CN116343897A - 一种用于flash型mcu的测试电路及测试方法 - Google Patents

一种用于flash型mcu的测试电路及测试方法 Download PDF

Info

Publication number
CN116343897A
CN116343897A CN202310045714.3A CN202310045714A CN116343897A CN 116343897 A CN116343897 A CN 116343897A CN 202310045714 A CN202310045714 A CN 202310045714A CN 116343897 A CN116343897 A CN 116343897A
Authority
CN
China
Prior art keywords
circuit
module
test
tested
protocol analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310045714.3A
Other languages
English (en)
Inventor
邓国贺
舒海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haisuxin Hangzhou Technology Co ltd
Shenzhen Hisu Core Technology Co ltd
Wuxi Haisuxinye Electronic Technology Co ltd
Shanghai Haisuxin Microelectronics Co ltd
Original Assignee
Haisuxin Hangzhou Technology Co ltd
Shenzhen Hisu Core Technology Co ltd
Wuxi Haisuxinye Electronic Technology Co ltd
Shanghai Haisuxin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haisuxin Hangzhou Technology Co ltd, Shenzhen Hisu Core Technology Co ltd, Wuxi Haisuxinye Electronic Technology Co ltd, Shanghai Haisuxin Microelectronics Co ltd filed Critical Haisuxin Hangzhou Technology Co ltd
Priority to CN202310045714.3A priority Critical patent/CN116343897A/zh
Publication of CN116343897A publication Critical patent/CN116343897A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明公开了一种用于FLASH型MCU的测试电路及测试方法，属于芯片技术领域。本发明一种用于FLASH型MCU的测试电路，该电路包括协议解析模块、功能控制模块、外部控制系统以及待测电路；所述协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；所述功能控制模块根据送入的数据获得命令和参数，用于启动相应子模块，子模块将激励送入待测电路，并接受待测电路的反馈将结果通过协议解析模块传输给外部控制系统；所述外部控制系统根据反馈确定本次测试结果；针对测试不同的电路，功能控制模块使用不同的子模块，实现对多种不同电路的测试。

Description

一种用于FLASH型MCU的测试电路及测试方法
技术领域
本发明属于芯片技术领域，特别是涉及一种用于FLASH型MCU测试电路及测试方法。
背景技术
MCU按其存储器类型可分为无片内ROM型和带片内ROM型两种。对于无片内ROM型的芯片，必须外接EPROM才能应用(典型为8031)；带片内ROM型的芯片又分为片内EPROM型(典型芯片为87C51)、MASK片内掩模ROM型(典型芯片为8051)、片内FLASH型(典型芯片为89C51)等类型；按用途可分为通用型和专用型；根据数据总线的宽度和一次可处理的数据字节长度可分为8、16、32位MCU；其中FLASH型MCU广泛地用于消费电子市场，FLASH的特点是结构简单，同样工艺和同样晶元面积下可以得到更高容量，且大数据量下的操作速度更快；MCU功能复杂，必须通过严格测试的才能保证其功能。当前测试多通过运行CPU对MCU进行测试，在测试过程中所需要的时间较长，消耗了大量的时间，在企业制造产品时带来诸多不便，因此，人们需要一种用于FLASH型MCU测试电路及测试方法来满足快速的完成MCU测试的需求。
发明内容
本发明的目的在于提供一种用于FLASH型MCU测试电路及测试方法，以解决上述背景技术中提出的问题。
为了解决上述技术问题，本发明提供如下技术方案：一种用于FLASH型MCU的测试电路，所述测试电路包含MCU微控制单元和外部控制系统；所述MCU微控制单元包括测试电路、CPU以及三个待测电路，所述三个待测电路即待测电路1、待测电路2和待测电路3；所述测试电路包括协议解析模块和功能控制模块；所述功能控制模块包含子模块1、子模块2和子模块3等若干子模块，其中子模块的个数可以根据需要进行增减；
所述协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；所述功能控制模块根据协议解析模块送入的数据获得命令和参数，所述命令用于启动相应子模块，所述参数传送给子模块，用于子模块产生相应激励；所述子模块将激励送入待测电路，接受待测电路的反馈将结果通过协议解析模块传输给外部控制系统；所述外部控制系统对测试的结果进行判断；
针对测试不同的电路，功能控制模块使用不同的子模块，可以实现对多种不同电路的测试；
所述协议解析模块与外部控制系统进行信息交互，所述协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统之间电性连接，其中外部控制系统的输出端通过时钟线、数据输入线和控制线电性连接协议解析模块输入端，协议解析模块输出端由数据输出线电性连接外部控制系统；所述协议解析模块与功能控制模块之间电性连接；所述功能控制模块分别与待测电路1、待测电路2和待测电路3之间电性连接；所述CPU与待测电路1、待测电路2和待测电路3之间电性连接。
根据上述技术方案，所述协议解析模块的控制线与MCU的外部复位引脚复用，且协议解析模块第一次通信只能在MCU处于复位状态时进行；
所述协议解析模块与功能控制模块之间电性连接，且协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统之间电性连接。
根据上述技术方案，所述协议解析模块需要外部控制系统发送激活序列才能激活整个功能，外部控制系统发送激活序列必须处于MCU复位状态，外部控制系统可以通过控制线来强制MCU处于复位状态；当激活序列发送后，协议解析模块接收激活序列，并通过接收的激活序列激活整个测试电路，并反馈一段序列用于外部控制系统确认测试电路已激活；所述激活序列和反馈序列都是16bit的固定序列；
所述外部控制系统通过时钟线、数据输入线、数据输出线以及控制线与协议解析模块之间电性连接。
根据上述技术方案，所述功能控制模块包含多个针对各个待测电路的子模块，所述功能控制模块接受协议解析模块传输的数据，并对数据进行分析，得到相应的命令和参数，根据不同的命令启动不同的子模块，子模块根据相应的参数发出激励控制待测电路，并收集待测电路反馈的结果；
根据不同的命令启动不同的子模块有助于避免在数据输入时的意外冲突，减少了处理特定命令时必须注意的复杂性和可维护性，降低模块与模块之间的依赖关系体现低耦合，模块又有特定功能体现高内聚，既满足新需求又不影响当前的使用，并且进行变更的能力也得到了显著的提高，更容易构建和扩展；
所述功能控制模块与待测电路1、待测电路2和待测电路3之间电性连接，并与协议解析模块之间电性连接。
根据上述技术方案，所述子模块根据需要可以进行增减并且若干个子模块之间相对独立，可以方便的进行扩展和修改；不同的待测电路由不同的子模块进行控制；子模块可以针对不同需求进行定制，比如针对FLASH时，可以借助CPU控制FLASH的电路对FLASH进行控制；针对触摸电路时，子模块可以监测正常使用时不会用到的信号，如此就不需要专门将信号引出，减少了不必要的过程，大大提高了使用效率。
一种用于FLASH型MCU的测试电路的测试方法，该方法包括以下步骤：
S100：外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据；
S200：协议解析模块对命令和数据进行接收，解析完成后以信号方式送入功能控制模块并启动相应子模块，产生相应激励；
S300：子模块将激励送入待测电路，将接收的待测电路反馈结果返回至协议解析模块；
S400：协议解析模块将反馈结果传输至外部控制系统，以确定测试结果；完成所有命令的测试，将测试结果写入FLASH，结束测试。
根据上述技术方案，在步骤S100中，所述激活测试电路后，外部控制系统可以发送测试命令和数据，通过控制线传输至协议解析模块，所述控制线用于区别发送的是命令还是数据，所述命令用于启动功能控制模块针对待测电路的子模块；所述数据是子模块的参数，功能控制模块接收到协议解析模块的解析数据，从而确定命令和参数，根据不同的命令启动不同的子模块，对于不同的子模块参数的含义和效果是不同的。
根据上述技术方案，在步骤S300中，功能控制模块使用不同的子模块同时实现对多条不同电路的测试；在步骤S300进行的同时，提前将测试程序写入FLASH，外部控制系统通过控制控制线来运行CPU，同时对其它电路进行测试。
更进一步的，步骤S300的步骤为：外部控制系统可以通过对应的子模块将测试程序写入FLASH，然后释放控制线，让CPU运行测试程序，同时可以继续控制测试电路进行测试，可以提升效率，节省时间；需要注意的是，测试电路和CPU不能同时对同一待测电路进行测试，否则测试结果肯定不正确；为保证测试的正常进行，测试电路相比于CPU拥有更高一级的权限，以保证测试电路的测试结果是正确的。
在步骤S400中，所述外部控制系统与协议解析模块通过时钟线、数据输入线、数据输出线以及控制线连接，外部控制系统通过控制时钟线、数据输入线和控制线发送命令，并通过时钟线和数据输出线接受反馈。
与现有技术相比，本发明所达到的有益效果是：
本发明通过外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据，通过控制线传输至协议解析模块，其中控制线用于区别发送的是命令还是数据，命令用于启动功能控制模块针对待测电路的子模块；协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；功能控制模块根据协议解析模块送入的数据获得命令和参数，其中命令用于启动相应子模块，并将参数传送给子模块，用于子模块产生相应激励；子模块将激励送入待测电路，接受待测电路的反馈将结果通过协议解析模块的数据输出线传输给外部控制系统，外部控制系统对测试的结果进行判断，实现循环效果；其中，通过控制控制线可以同时对CPU的状态进行控制，可以实现同时对不同模块的测试，快速的完成MCU的测试，并且在测试完成后将测试参数写入FLASH，具有适用性广，实用性强的特点，节约时间，提高了效率。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是本发明一种用于FLASH型MCU测试电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供技术方案：一种用于FLASH型MCU的测试电路，所述测试电路包含MCU微控制单元和外部控制系统；所述MCU微控制单元包括测试电路、CPU以及三个待测电路，所述三个待测电路即待测电路1、待测电路2和待测电路3；所述测试电路包括协议解析模块和功能控制模块；所述功能控制模块包含子模块1、子模块2和子模块3等若干子模块，其中子模块的个数可以根据需要进行增减；
所述协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；所述功能控制模块根据协议解析模块送入的数据获得命令和参数，所述命令用于启动相应子模块，所述参数传送给子模块，用于子模块产生相应激励；所述子模块将激励送入待测电路，接受待测电路的反馈将结果通过协议解析模块传输给外部控制系统；所述外部控制系统对测试的结果进行判断；
针对测试不同的电路，功能控制模块使用不同的子模块，可以实现对多种不同电路的测试；
所述协议解析模块与外部控制系统进行信息交互，所述协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统之间电性连接，其中外部控制系统的输出端通过时钟线、数据输入线和控制电线性连接协议解析模块输入端，协议解析模块输出端由数据输出线电性连接外部控制系统；所述协议解析模块与功能控制模块之间电性连接；所述功能控制模块分别与待测电路1、待测电路2和待测电路3之间电性连接；所述CPU与待测电路1、待测电路2和待测电路3之间电性连接。
根据上述技术方案，所述协议解析模块的控制线与MCU的外部复位引脚复用，且协议解析模块第一次通信只能在MCU处于复位状态时进行；
所述协议解析模块与功能控制模块之间电性连接，且协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统之间电性连接。
根据上述技术方案，所述协议解析模块需要外部控制系统发送激活序列才能激活整个功能，外部控制系统发送激活序列必须处于MCU复位状态，外部控制系统可以通过控制线来强制MCU处于复位状态；当激活序列发送后，协议解析模块接收激活序列，并通过接收的激活序列激活整个测试电路，并反馈一段序列用于外部控制系统确认测试电路已激活；所述激活序列和反馈序列都是16bit的固定序列；
所述外部控制系统通过时钟线、数据输入线、数据输出线以及控制线与协议解析模块之间电性连接。
根据上述技术方案，所述功能控制模块包含多个针对各个待测电路的子模块，所述功能控制模块接受协议解析模块传输的数据，并对数据进行分析，得到相应的命令和参数，根据不同的命令启动不同的子模块，子模块根据相应的参数发出激励控制待测电路，并收集待测电路反馈的结果；
根据不同的命令启动不同的子模块有助于避免在数据输入时的意外冲突，减少了处理特定命令时必须注意的复杂性和可维护性，降低模块与模块之间的依赖关系体现低耦合，模块又有特定功能体现高内聚，既满足新需求又不影响当前的使用，并且进行变更的能力也得到了显著的提高，更容易构建和扩展；
所述功能控制模块与待测电路1、待测电路2和待测电路3之间电性连接，并与协议解析模块之间电性连接。
根据上述技术方案，所述子模块根据需要可以进行增减并且若干个子模块之间相对独立，可以方便的进行扩展和修改；针对不同的待测电路由不同的子模块进行控制；子模块可以针对不同需求进行定制，比如针对FLASH时，可以借助CPU控制FLASH的电路对FLASH进行控制；针对触摸电路时，子模块可以监测正常使用时不会用到的信号，如此就不需要专门将信号引出，减少了不必要的过程，大大提高了使用效率。
一种用于FLASH型MCU的测试电路的测试方法，该方法包括以下步骤：
S100：外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据；
S200：协议解析模块对命令和数据进行接收，解析完成后以信号方式送入功能控制模块并启动相应子模块，产生相应激励；
S300：子模块将激励送入待测电路，将接收的待测电路反馈结果返回至协议解析模块；
S400：协议解析模块将反馈结果传输至外部控制系统，以确定测试结果；完成所有命令的测试，将测试结果写入FLASH，结束测试。
根据上述技术方案，在步骤S100中，所述激活测试电路后，外部控制系统可以发送测试命令和数据，通过控制线传输至协议解析模块，所述控制线用于区别发送的是命令还是数据，所述命令用于启动功能控制模块针对待测电路的子模块；所述数据是子模块的参数，功能控制模块接收到协议解析模块的解析数据，从而确定命令和参数，根据不同的命令启动不同的子模块，对于不同的子模块参数的含义和效果是不同的。
根据上述技术方案，在步骤S300中，功能控制模块使用不同的子模块同时实现对多条不同电路的测试；在步骤S300进行的同时，提前将测试程序写入FLASH，外部控制系统通过控制控制线来运行CPU，同时对其它电路进行测试。
更进一步的，步骤S300的步骤为：外部控制系统可以通过对应的子模块将测试程序写入FLASH，然后释放控制线，让CPU运行测试程序，同时可以继续控制测试电路进行测试，可以提升效率，节省时间；需要注意的是，测试电路和CPU不能同时对同一待测电路进行测试，否则测试结果肯定不正确；为保证测试的正常进行，测试电路相比于CPU拥有更高一级的权限，以保证测试电路的测试结果是正确的。
在步骤S400中，所述外部控制系统与协议解析模块通过时钟线、数据输入线、数据输出线以及控制线连接，外部控制系统通过控制时钟线、数据输入线和控制线发送命令，并通过时钟线和数据输出线接受反馈。
在本实施例中：
图1是所述的一种用于FLASH型MCU的测试电路，所述测试电路包含MCU微控制单元和外部控制系统；所述MCU微控制单元包括测试电路、CPU以及三个待测电路，所述三个待测电路即待测电路1、待测电路2和待测电路3；所述测试电路包括协议解析模块和功能控制模块；所述功能控制模块包含子模块1、子模块2和子模块3等若干子模块，其中子模块的个数可以根据需要进行增减；针对测试不同的电路，功能控制模块使用不同的子模块，可以实现对多种不同电路的测试；
所述外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据，通过控制线传输至协议解析模块，所述控制线用于区别发送的是命令还是数据，所述命令用于启动功能控制模块针对待测电路的子模块；所述协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；所述功能控制模块根据协议解析模块送入的数据获得命令和参数，所述命令用于启动相应子模块，所述参数传送给子模块，用于子模块产生相应激励；所述子模块将激励送入待测电路，接受待测电路的反馈将结果通过协议解析模块的数据输出线传输给外部控制系统；所述外部控制系统对测试的结果进行判断，实现循环效果；
所述协议解析模块与外部控制系统进行信息交互，所述协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统连接，其中外部控制系统的输出端通过时钟线、数据输入线和控制电性连接协议解析模块输入端，协议解析模块输出端由数据输出线电性连接外部控制系统；所述协议解析模块与功能控制模块之间电性连接；所述功能控制模块与若干个待测电路之间电性连接；所述CPU与若干个待测电路之间电性连接。
基于上述电路的测试方法及流程如下：
S100：外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据；
S200：协议解析模块对命令和数据进行接收，解析完成后以信号方式送入功能控制模块并启动相应子模块，产生相应激励；
S300：子模块将激励送入待测电路，将接收的待测电路反馈结果返回至协议解析模块；
S400：协议解析模块将反馈结果传输至外部控制系统，以确定测试结果；完成所有命令的测试，将测试结果写入FLASH，结束测试。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于FLASH型MCU的测试电路，其特征在于：所述测试电路包含MCU微控制单元和外部控制系统；所述MCU微控制单元包括测试电路、CPU以及三个待测电路，所述三个待测电路即待测电路1、待测电路2和待测电路3；所述测试电路包括协议解析模块和功能控制模块；所述功能控制模块包含若干个子模块；
所述协议解析模块对外部控制系统发送的指令进行解析，将解析完成的信号送入功能控制模块；所述功能控制模块根据协议解析模块送入的数据获得命令和参数，所述命令用于启动相应子模块，所述参数传送给子模块，用于子模块产生相应激励，所述子模块将激励送入待测电路，接受待测电路的反馈将结果通过协议解析模块传输给外部控制系统；所述外部控制系统根据待测电路的反馈确定本次测试结果；
所述外部控制系统的输出端通过时钟线、数据输入线和控制线电性连接协议解析模块输入端；协议解析模块输出端由数据输出线电性连接外部控制系统；所述协议解析模块与功能控制模块之间电性连接；所述功能控制模块与各个待测电路之间电性连接；所述CPU与待测电路之间电性连接。
2.根据权利要求1所述的一种用于FLASH型MCU的测试电路，其特征在于：所述协议解析模块的控制线与MCU的外部复位引脚复用，且协议解析模块第一次通信只能在MCU处于复位状态时进行；
所述协议解析模块与功能控制模块之间电性连接，且协议解析模块通过时钟线、数据输入线、数据输出线以及控制线与外部控制系统连接。
3.根据权利要求2所述的一种用于FLASH型MCU的测试电路，其特征在于：所述协议解析模块第一次通信由外部控制系统发送激活序列，协议解析模块接收到激活序列后发送给外部控制系统反馈序列；
所述激活序列和反馈序列是16bit的固定序列；
所述外部控制系统通过时钟线、数据输入线、数据输出线以及控制线与协议解析模块之间电性连接。
4.根据权利要求3所述的一种用于FLASH型MCU的测试电路，其特征在于：所述功能控制模块包含多个针对各个待测电路的子模块，子模块根据系统设置进行增减；
所述功能控制模块与若干待测电路之间电性连接，与协议解析模块之间电性连接。
5.根据权利要求4所述的一种用于FLASH型MCU的测试电路，其特征在于：所述子模块之间相对独立，方便进行扩展和修改，并且针对不同的待测电路由不同的子模块进行控制。
6.一种用于FLASH型MCU的测试电路的测试方法，其特征在于，该方法包括以下步骤：
S100：外部控制系统发送激活序列激活电路，激活测试电路后，通过控制线来强制MCU处于复位状态，并发送测试命令和数据；
S200：协议解析模块对命令和数据进行接收，解析完成后以信号方式送入功能控制模块并启动相应子模块，产生相应激励；
S300：子模块将激励送入待测电路，将接收的待测电路反馈结果返回至协议解析模块；
S400：协议解析模块将反馈结果传输至外部控制系统，以确定测试结果；完成所有命令的测试，将测试结果写入FLASH，结束测试。
7.根据权利要求6所述的一种用于FLASH型MCU的测试电路的测试方法，其特征在于，在步骤S300中，功能控制模块使用不同的子模块同时实现对多条不同电路的测试；在步骤S300进行的同时，提前将测试程序写入FLASH，外部控制系统通过控制控制线来运行CPU，同时对多条电路进行测试。
8.根据权利要求6所述的一种用于FLASH型MCU的测试电路的测试方法，其特征在于，在步骤S400中，所述外部控制系统与协议解析模块通过时钟线、数据输入线、数据输出线以及控制线连接，外部控制系统通过控制时钟线、数据输入线和控制线发送命令，并通过时钟线和数据输出线接受反馈。
CN202310045714.3A 2023-01-30 2023-01-30 一种用于flash型mcu的测试电路及测试方法 Pending CN116343897A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310045714.3A CN116343897A (zh) 2023-01-30 2023-01-30 一种用于flash型mcu的测试电路及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310045714.3A CN116343897A (zh) 2023-01-30 2023-01-30 一种用于flash型mcu的测试电路及测试方法

Publications (1)

Publication Number Publication Date
CN116343897A true CN116343897A (zh) 2023-06-27

Family

ID=86879743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310045714.3A Pending CN116343897A (zh) 2023-01-30 2023-01-30 一种用于flash型mcu的测试电路及测试方法

Country Status (1)

Country Link
CN (1) CN116343897A (zh)

Similar Documents

Publication Publication Date Title
CN107907814B (zh) 一种提高芯片量产测试效率的方法
US7058855B2 (en) Emulation interface system
CN108415331B (zh) Ai深度学习板卡及其电源供电方法
KR20110124617A (ko) 시스템-온-칩 및 그것의 디버깅 방법
CN1932789B (zh) 利用usb和外设部件互连功能的增强ccid电路和系统
CN103376400A (zh) 芯片测试方法及芯片
JPH08321769A (ja) 出力インピーダンスを自己調整する伝送線路ドライバ及びその方法
CN111078614B (zh) 一种基于fpga的功能模块
CN108205393A (zh) 用于半导体设备中的通信的系统和方法
JP2002024201A (ja) 半導体集積回路
CN210835151U (zh) 芯片测试系统
CN116860096B (zh) Mcu芯片的rstn复位引脚功能复用控制方法及电路
CN116343897A (zh) 一种用于flash型mcu的测试电路及测试方法
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
CN111459730A (zh) 一种Whitley平台下PCH端参数的调整方法及系统
WO2022237486A1 (zh) 接口复用的芯片和芯片的调试系统
CN112578262A (zh) 芯片测试系统以及芯片测试方法
CN214480671U (zh) 一种基于spi通讯的一对多通讯电路
CN114062904A (zh) 一种验证板、测试系统及测试方法
CN101923506A (zh) 测试装置
CN111459785B (zh) 一种芯片调试模式下时钟处理电路及其时钟处理方法
US6041371A (en) Asynchronous input/output for integrated circuits that latches external asynchronous signal in feedback path of state machine
CN112783071A (zh) 一种sdio控制器、fpga板卡和sdio测试系统
CN111413606A (zh) 显示驱动芯片source的测试装置及方法
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination