CN111459785B - 一种芯片调试模式下时钟处理电路及其时钟处理方法 - Google Patents

一种芯片调试模式下时钟处理电路及其时钟处理方法 Download PDF

Info

Publication number
CN111459785B
CN111459785B CN201910048925.6A CN201910048925A CN111459785B CN 111459785 B CN111459785 B CN 111459785B CN 201910048925 A CN201910048925 A CN 201910048925A CN 111459785 B CN111459785 B CN 111459785B
Authority
CN
China
Prior art keywords
signal
selector
clock
sleep
sleep signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910048925.6A
Other languages
English (en)
Other versions
CN111459785A (zh
Inventor
董宇
张召旭
乔瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Tongxin Microelectronics Co Ltd
Original Assignee
Ziguang Tongxin Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Tongxin Microelectronics Co Ltd filed Critical Ziguang Tongxin Microelectronics Co Ltd
Priority to CN201910048925.6A priority Critical patent/CN111459785B/zh
Publication of CN111459785A publication Critical patent/CN111459785A/zh
Application granted granted Critical
Publication of CN111459785B publication Critical patent/CN111459785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3644—Software debugging by instrumenting at runtime
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

本发明提供了一种芯片调试模式下时钟处理电路及其时钟处理方法。所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门。在芯片调试模式下，芯片对系统时钟进行特殊处理，使系统时钟信号正常翻转，而且，在芯片进入休眠状态后，系统时钟不会因为系统休眠而停止，芯片与电脑之间能够正常发送和接收确认连接状态的信号，芯片仍然能正常工作不会退出调试模式，解决了芯片运行程序调试过程中被中断的难题，既优化了芯片运行程序开发的流程，又提高了芯片运行程序的开发效率。

Description

一种芯片调试模式下时钟处理电路及其时钟处理方法
技术领域
本发明涉及集成电路数字设计技术领域， 尤其涉及一种芯片调试模式下的时钟处理电路及其时钟处理方法。
背景技术
芯片运行程序开发过程中，开发人员需要不断对芯片运行程序调试，这时芯片工作模式需要切换成调试模式，而且，芯片运行程序中可能会包含令芯片系统休眠的命令。当芯片进入休眠状态后，系统时钟停止会导致芯片退出调试模式，程序调试过程中断，这样就无法对休眠命令后面的程序进行调试。
如图1所示，为现有的芯片调试工作原理图。该芯片调试工作原理图中，Chip为芯片，其中包含时钟处理电路CLK Circuit；Ulink为芯片和电脑之间的连接工具，Ulink与芯片Chip之间使用JTAG接口连接，Ulink与电脑Computer之间使用USB接口连接；Computer为电脑，存放被调试的芯片运行程序；电脑Computer中存放着芯片Chip的运行程序，通过软件对芯片Chip进行调试，程序调试时，芯片Chip进入调试模式。调试期间电脑Computer不断发送信号给芯片Chip来确认二者是否处于连接状态，同时芯片Chip的CPU也回以应答信号来确认二者正处于连接状态。当芯片Chip运行程序中出现系统休眠命令后，芯片Chip进入休眠状态，芯片Chip因此而退出调试模式，导致芯片Chip运行程序调试过程中断，既影响了芯片Chip运行程序开发的流程，还影响了芯片Chip运行程序的开发效率。
发明内容
针对上述现有技术中存在的不足，本发明的目的是一种芯片调试模式下时钟处理电路及其时钟处理方法，在芯片调试模式下，芯片对系统时钟进行特殊处理，使系统时钟信号正常翻转，而且，在芯片进入休眠状态后，系统时钟不会因为系统休眠而停止，芯片与电脑之间能够正常发送和接收确认连接状态的信号，芯片仍然能正常工作不会退出调试模式，能够继续调试芯片运行程序。
为了达到上述技术目的，本发明所采用的技术方案是：
一种芯片调试模式下时钟处理电路，所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门；
所述时钟处理电路工作时，首先，外部开始给予所述时钟处理电路外部时钟信号，通过外部配置寄存器使系统休眠信号，系统深睡眠信号、系统调试信号均设置为0；然后，系统休眠信号输入第一选择器，以系统深睡眠信号等于0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号恒等于1；而后，系统休眠信号和使能休眠信号输入第二选择器，以系统调试信号等于0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号跟随使能休眠信号，休眠信号等于1；紧接着，外部时钟信号和休眠信号输入锁存器，经锁存器锁存处理后输出的使能信号等于1；最后，外部时钟信号和使能信号输入逻辑与门，逻辑与门处理后输出与外部时钟信号一样占空比和时钟周期的系统时钟信号，结束处理。
一种芯片调试模式下时钟处理电路的时钟处理方法，基于上述时钟处理电路，所述处理方法分为如下具体步骤：
步骤1：外部开始给予所述时钟处理电路外部时钟信号、通过外部配置寄存器使系统休眠信号，系统深睡眠信号、系统调试信号均设置为0；
步骤2：系统休眠信号输入第一选择器，以系统深睡眠信号等于0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号恒等于1；
步骤3：系统休眠信号信号和使能休眠信号输入第二选择器，以系统调试信号等于0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号跟随使能休眠信号，休眠信号等于1；
步骤4：外部时钟信号和休眠信号输入锁存器，经锁存器锁存处理后输出的使能信号等于1；
步骤5：外部时钟信号和使能信号输入逻辑与门，逻辑与门处理后输出与外部时钟信号一样占空比和时钟周期的系统时钟信号，结束处理。
本发明由于采用了上述时钟处理电路及其处理方法，所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门的结构，所获得的有益效果是，在调试芯片运行程序时，使用本发明的时钟处理电路及其处理方法后，芯片能够在调试模式下执行系统休眠操作，而且芯片不会退出调试模式，解决了芯片运行程序调试过程中被中断的难题，既优化了芯片运行程序开发的流程，又提高了芯片运行程序的开发效率。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1是现有的芯片调试工作原理图。
图2是本发明具体实施的芯片调试模式下时钟处理电路结构图。
图3是本发明具体实施的芯片调试模式下时钟处理电路的时钟处理方法步骤图。
具体实施方式
参看图2，本发明具体实施的芯片调试模式下时钟处理电路结构图。 该芯片调试模式下时钟处理电路结构中，所述时钟处理电路包括第一选择器MUX1、第二选择器MUX2、锁存器Latch和逻辑与门AND，第一选择器MUX1连接第二选择器MUX2，第二选择器MUX2连接锁存器Latch，锁存器Latch连接逻辑与门AND。
参看图2，所述时钟处理电路工作时，首先，外部给予所述时钟处理电路外部时钟信号CLK，通过外部配置寄存器使系统休眠信号sfr_idlesleepcon_sleepen，系统深睡眠信号sfr_idledbgcon_dbgsleepen、系统调试信号sfr_idledbgcon1_en均设置为0；然后，系统休眠信号sfr_idlesleepcon_sleepen输入第一选择器，以系统深睡眠信号sfr_idledbgcon_dbgsleepen=0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号sleep_en 恒等于1；而后，系统休眠信号sfr_idlesleepcon_sleepen和使能休眠信号sleep_en输入第二选择器，以系统调试信号sfr_idledbgcon1_en=0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号sleep跟随使能休眠信号sleep_en，休眠信号sleep=1；紧接着，外部时钟信号CLK和休眠信号sleep输入锁存器，经锁存器锁存处理后输出的使能信号q=1；最后，外部时钟信号CLK和使能信号q输入逻辑与门AND，逻辑与门AND处理后输出与外部时钟信号CLK一样占空比和时钟周期的系统时钟信号sys_clk。
参看图3，本发明具体实施的芯片调试模式下时钟处理电路的时钟处理方法步骤图。该芯片调试模式下时钟处理电路的时钟处理方法分为如下具体步骤：步骤1：外部给予所述时钟处理电路外部时钟信号CLK、通过外部配置寄存器使系统休眠信号sfr_idlesleepcon_sleepen，系统深睡眠信号sfr_idledbgcon_dbgsleepen、系统调试信号sfr_idledbgcon1_en三个信号均设置为0。
步骤2：系统休眠信号sfr_idlesleepcon_sleepen输入第一选择器，以系统深睡眠信号sfr_idledbgcon_dbgsleepen=0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号sleep_en 恒等于1。
步骤3：系统休眠信号sfr_idlesleepcon_sleepen信号和使能休眠信号sleep_en输入第二选择器，以系统调试信号sfr_idledbgcon1_en=0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号sleep跟随使能休眠信号sleep_en，休眠信号sleep=1。
步骤4：外部时钟信号CLK和休眠信号sleep输入锁存器，经锁存器锁存处理后输出的使能信号q=1。
步骤5：外部时钟信号CLK和使能信号q输入逻辑与门AND，逻辑与门AND处理后输出与外部时钟信号CLK一样占空比和时钟周期的系统时钟信号sys_clk。
由具体实施例和附图可以看出本发明中的时钟处理电路及其时钟处理方法通过外部配置使能寄存器来控制芯片调试模式下系统休眠后系统时钟的工作状态。
需要说明的是，上述实施方式仅以示意方式说明本发明的基本思路，与本发明中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制。其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变。
以上所述的实施例仅是本发明较佳的实施例而已，不能限制本发明技术方案的延伸。凡属本领域技术人员在本发明技术方案基础上所作的任何公知技术的修改、等同变化和显而易见的改换等，均应属于本发明的保护范围之内。

Claims (2)

1.一种芯片调试模式下时钟处理电路，其特征在于，所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门；
所述时钟处理电路工作时，首先，外部开始给予所述时钟处理电路外部时钟信号，通过外部配置寄存器使系统休眠信号、系统深睡眠信号、系统调试信号均设置为0；然后，系统休眠信号输入第一选择器，以系统深睡眠信号等于0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号恒等于1；而后，系统休眠信号和使能休眠信号输入第二选择器，以系统调试信号等于0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号跟随使能休眠信号，休眠信号等于1；紧接着，外部时钟信号和休眠信号输入锁存器，经锁存器锁存处理后输出的使能信号等于1；最后，外部时钟信号和使能信号输入逻辑与门，逻辑与门处理后输出与外部时钟信号一样占空比和时钟周期的系统时钟信号。
2.一种芯片调试模式下时钟处理电路的时钟处理方法，基于权利要求1所述的时钟处理电路，其特征在于，所述时钟处理方法分为如下具体步骤：
步骤1：外部开始给予所述时钟处理电路外部时钟信号、通过外部配置寄存器使系统休眠信号、系统深睡眠信号、系统调试信号均设置为0；
步骤2：系统休眠信号输入第一选择器，以系统深睡眠信号等于0为判断正确的条件，满足上述判断条件，第一选择器输出使能休眠信号恒等于1；
步骤3：系统休眠信号和使能休眠信号输入第二选择器，以系统调试信号等于0为判断正确的条件，满足上述判断条件，第二选择器输出休眠信号跟随使能休眠信号，休眠信号等于1；
步骤4：外部时钟信号和休眠信号输入锁存器，经锁存器锁存处理后输出的使能信号等于1；
步骤5：外部时钟信号和使能信号输入逻辑与门，逻辑与门处理后输出与外部时钟信号一样占空比和时钟周期的系统时钟信号。
CN201910048925.6A 2019-01-18 2019-01-18 一种芯片调试模式下时钟处理电路及其时钟处理方法 Active CN111459785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910048925.6A CN111459785B (zh) 2019-01-18 2019-01-18 一种芯片调试模式下时钟处理电路及其时钟处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910048925.6A CN111459785B (zh) 2019-01-18 2019-01-18 一种芯片调试模式下时钟处理电路及其时钟处理方法

Publications (2)

Publication Number Publication Date
CN111459785A CN111459785A (zh) 2020-07-28
CN111459785B true CN111459785B (zh) 2023-12-29

Family

ID=71684940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910048925.6A Active CN111459785B (zh) 2019-01-18 2019-01-18 一种芯片调试模式下时钟处理电路及其时钟处理方法

Country Status (1)

Country Link
CN (1) CN111459785B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110346618A (zh) * 2019-07-29 2019-10-18 天津大学 一种针对于多时钟域at-speed测试的OCC电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
JP2011145972A (ja) * 2010-01-18 2011-07-28 Renesas Electronics Corp 半導体集積回路及び電源制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519787B1 (ko) * 2002-11-07 2005-10-10 삼성전자주식회사 슬립 모드에서 데이터 보존이 가능한 ｍｔｃｍｏｓ플립플롭 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145972A (ja) * 2010-01-18 2011-07-28 Renesas Electronics Corp 半導体集積回路及び電源制御方法
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核

Also Published As

Publication number Publication date
CN111459785A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
EP2847681B1 (en) Device having configurable breakpoint based on interrupt status
CN103440216B (zh) 一种通过i2c从设备调试mcu的芯片及方法
CN103645794A (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
US20110283141A1 (en) System-on-chip and debugging method thereof
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN103324546B (zh) 一种延时喂狗的方法及装置
JP2013029515A (ja) 最適化されたｊｔａｇインターフェイス
CN104272271B (zh) 具有指令跟踪能力的处理器装置
CN111078614B (zh) 一种基于fpga的功能模块
CN105095040A (zh) 一种芯片调试方法与装置
US5530597A (en) Apparatus and method for disabling interrupt masks in processors or the like
CN101297256A (zh) 包含复位设施的数据处理装置
CN112596743B (zh) 一种基于jtag接口的军用fpga通用重构电路
CN111459785B (zh) 一种芯片调试模式下时钟处理电路及其时钟处理方法
CN101782626B (zh) 一种jtag端口控制器
CN116860096B (zh) Mcu芯片的rstn复位引脚功能复用控制方法及电路
CN201035573Y (zh) 一种闪存微控制器
CN103376877B (zh) 一种多核处理器时钟控制装置及控制方法
CN101329650A (zh) 智能卡仿真器
CN106991022B (zh) 一种基于扫描链的芯片分析方法
CN102483861A (zh) 用于仿真片上仿真系统中的重置信号的方法和设备
CN114661127B (zh) 一种复位电路、复位方法和芯片
CN104656741B (zh) 一种基于nios II的服务器系统不同分区的时序控制方法
US20040220757A1 (en) Pipeline control for power management
JPH10270558A (ja) 非同期ラッチおよび外部非同期信号のラッチ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant