CN116325175A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN116325175A
CN116325175A CN202080105187.5A CN202080105187A CN116325175A CN 116325175 A CN116325175 A CN 116325175A CN 202080105187 A CN202080105187 A CN 202080105187A CN 116325175 A CN116325175 A CN 116325175A
Authority
CN
China
Prior art keywords
trench
gate
insulating film
termination
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105187.5A
Other languages
English (en)
Inventor
岩松俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116325175A publication Critical patent/CN116325175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开的半导体装置具备：栅极沟槽，设置于活性区域；终端沟槽，设置于终端区域，具有比栅极沟槽宽的宽度；扩散保护层，与栅极沟槽的底面相接地形成；终端保护层，与终端沟槽的底面相接地形成；栅极绝缘膜以及栅极布线，设置于栅极沟槽以及终端沟槽的内部；栅极电极，与栅极布线电连接；以及源极电极，与源极区域、扩散保护层以及终端保护层电连接，进而，在终端沟槽，离开两侧面的栅极绝缘膜地形成有栅极绝缘膜的厚度以上的厚度的终端绝缘膜，栅极布线形成于夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧。

Description

半导体装置以及半导体装置的制造方法
技术领域
本公开涉及半导体装置以及半导体装置的制造方法。
背景技术
在功率电子设备中，作为控制向马达等负载的电力供给的开关元件，广泛使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等绝缘栅极型半导体装置。在这些绝缘栅极型半导体装置中，有具有将栅极布线埋入到半导体层的沟槽构造的装置。具有沟槽构造的绝缘栅极型半导体装置相比于栅极布线形成于半导体层的表面的平面型的半导体装置，能够提高活性区域的沟道宽度密度，所以能够在半导体装置的导通状态下降低每单位面积的电阻。
以往，在具有沟槽构造的绝缘栅极型半导体装置中，在设置于活性区域的周围的终端区域中，在活性区域侧的沟槽开口部的沟槽内部以及上侧角部周边形成有栅极布线以及栅极绝缘膜，但在施加栅极电压而半导体装置成为导通状态时，电场集中到沟槽底面以及上侧角部周边，底面以及角部周边的栅极绝缘膜产生绝缘劣化，半导体装置的可靠性降低。
为了解决该问题，已知通过在沟槽底面设置具有导电性的电场缓和区域，缓和施加到沟槽底面的栅极绝缘膜的电场的方法。另外，已知如下的方法：形成具备活性区域的宽度窄且深的沟槽和终端区域的宽度宽且浅的沟槽的构造，通过之后的CMP(ChemicalMechanical Polishing，化学机械抛光)工艺或者CMP工艺和回蚀刻工艺的并用，使形成于活性区域以及终端区域的沟槽的栅极布线平坦化，从而使得沟槽的角部不被栅极布线覆盖(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特表2006-520091号公报
发明内容
然而，在沟槽底面设置电场缓和区域的方法中，有时无法抑制沟槽上侧角部周边的绝缘劣化。在使用CMP工艺的方法中，需要使半导体基板的翘曲或表面的凹凸、形成于半导体基板上的膜的面内厚度均匀性、微粒等的影响所引起的膜的凹凸的影响非常小，在现实上难以采用。进而，在终端区域形成宽度宽的沟槽而连续地沉积栅极绝缘膜、栅极布线的情况下，在之后的回蚀刻工艺中栅极布线的露出面积变大，栅极布线被蚀刻而厚度变薄或者膜消失，所以得不到绝缘栅极型半导体装置的稳定的动作。
本公开是为了解决如上述的课题而完成的，其目的在于抑制具有沟槽构造的绝缘栅极型半导体装置的、设置于活性区域的周围的终端区域中的沟槽开口端的角部的栅极绝缘膜的劣化以及半导体装置的可靠性降低。
本公开的半导体装置具备：半导体基板；第1导电类型的漂移层，设置于半导体基板上；第2导电类型的基极区域，设置于漂移层上；第1导电类型的源极区域，在基极区域上隔离地设置有多个；栅极沟槽，贯通源极区域和基极区域而到达至漂移层；终端沟槽，位于处于形成有栅极沟槽的活性区域的外周侧的终端区域内，具有比栅极沟槽的宽度宽的宽度，贯通基极区域而到达至漂移层；第2导电类型的扩散保护层，与栅极沟槽的底面相接地形成于漂移层内；第2导电类型的终端保护层，与终端沟槽的底面相接地形成于漂移层内；栅极绝缘膜，形成于扩散保护层上、终端保护层上、栅极沟槽的侧部以及终端沟槽的侧部；终端绝缘膜，在终端沟槽的内侧与终端保护层相接地形成于上方，该终端绝缘膜的厚度为栅极绝缘膜的厚度以上；栅极布线，在栅极沟槽，形成于栅极沟槽的内侧的栅极绝缘膜之上，在终端沟槽，形成于在某个剖面夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧，该栅极布线被连接在栅极沟槽与终端沟槽之间；源极电极，与源极区域和终端保护层电连接；以及栅极电极，在终端沟槽内的栅极布线上和终端绝缘膜上相接地设置，与栅极布线电连接。
另外，本公开的半导体装置的制造方法，具备：在半导体基板的表面形成第1导电类型的漂移层的工序；在漂移层上形成第2导电类型的基极区域的工序；在基极区域上形成隔离的多个第1导电类型的源极区域的工序；形成贯通源极区域和基极区域而到达至漂移层的栅极沟槽的工序；在处于形成有栅极沟槽的活性区域的外周侧的终端区域内，形成具有比栅极沟槽的宽度宽的宽度、贯通基极区域而到达至漂移层的终端沟槽的工序；与栅极沟槽的底面相接地在漂移层内形成第2导电类型的扩散保护层的工序；与终端沟槽的底面相接地在漂移层内形成第2导电类型的终端保护层的工序；在终端沟槽的内侧与终端保护层相接地在上方形成终端绝缘膜的工序；在扩散保护层上、终端保护层上、栅极沟槽的侧部以及终端沟槽的侧部，形成厚度为终端绝缘膜的厚度以下的栅极绝缘膜的工序；通过在终端绝缘膜上以及栅极绝缘膜上沉积栅极布线层之后对栅极布线层进行回蚀刻，在栅极沟槽在栅极沟槽的内侧的栅极绝缘膜之上形成栅极布线，在终端沟槽在某个剖面夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧形成栅极布线，被连接在栅极沟槽与终端沟槽之间而形成栅极布线的工序；形成与源极区域和终端保护层电连接的源极电极的工序；以及在终端沟槽内的栅极布线上和终端绝缘膜上相接地形成与栅极布线电连接的栅极电极的工序。
根据本公开，在终端沟槽形成厚度为栅极绝缘膜的厚度以上的终端绝缘膜，在终端沟槽的某个剖面夹着终端绝缘膜的2个部位以上的位置形成栅极布线，所以能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜的劣化以及半导体装置的可靠性降低。
附图说明
图1是实施方式1中的半导体装置的概略俯视图。
图2是实施方式1中的半导体装置的概略平面的放大图。
图3是示出实施方式1中的半导体装置的一部分的剖面示意图。
图4是示出实施方式1中的半导体装置的一部分的剖面示意图。
图5是实施方式1的半导体装置的制造方法的说明图。
图6是实施方式1的半导体装置的制造方法的说明图。
图7是实施方式1的半导体装置的制造方法的说明图。
图8是实施方式1的半导体装置的制造方法的说明图。
图9是实施方式1的半导体装置的制造方法的说明图。
图10是实施方式1的半导体装置的制造方法的说明图。
图11是示出实施方式1中的半导体装置的栅极布线构造的一个例子的概略平面的放大图。
图12是示出实施方式1中的半导体装置的终端沟槽的一个例子的概略俯视图。
图13是示出实施方式1中的半导体装置的栅极布线构造的一个例子的概略平面的放大图。
图14是示出实施方式2中的半导体装置的一部分的剖面示意图。
图15是实施方式2的半导体装置的制造方法的说明图。
图16是实施方式2的半导体装置的制造方法的说明图。
图17是实施方式2的半导体装置的制造方法的说明图。
图18是实施方式2的半导体装置的制造方法的说明图。
图19是示出实施方式3中的半导体装置的一部分的剖面示意图。
图20是示出实施方式4中的半导体装置的一部分的剖面示意图。
(符号说明)
1：半导体基板；2：漂移层；3：基极区域；4：源极区域；5：栅极沟槽；6：终端沟槽；7a：扩散保护层；7b：终端保护层；8：终端绝缘膜；9：栅极绝缘膜；10：栅极布线；10a：栅极布线层；11：层间绝缘膜；12a：第1接触孔；12b：第2接触孔；12c：第3接触孔；13：源极电极；14：栅极电极；15：漏极电极；16：欧姆电极；17：电场缓和层：30：活性区域；40：终端区域；50、51：蚀刻掩模。
具体实施方式
以下，根据附图，详细说明本公开的实施方式所涉及的半导体装置以及半导体装置的制造方法。为了简洁地说明，有时省略半导体层、电极的详细说明。
实施方式1.
图1是示出本公开的本实施方式的半导体装置的概略的俯视图。如图1所示，半导体装置具备活性区域30和终端区域40。活性区域30具有栅极布线10。终端区域40具有终端沟槽6、终端绝缘膜8、栅极布线10。
活性区域30是设置于半导体装置的中央部、在对在活性区域30内形成为格子状的栅极布线10施加了电压的情况下在半导体装置中流过电流的区域。
终端区域40形成于活性区域30的周围，除了终端沟槽6、终端绝缘膜8、栅极绝缘膜9以及栅极布线10以外，例如还包括以电场缓和为目的的保护环。终端沟槽6是设置于终端区域40的沟槽。终端绝缘膜8形成于终端沟槽6的内侧，栅极绝缘膜9和栅极布线10形成于由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的内侧。
接下来，使用图2、图3以及图4，说明本实施方式的半导体装置的活性区域30和终端区域40的边界部的附近的结构。图2是示出本实施方式中的半导体装置的概略的平面的放大图，是将图1所示的终端沟槽6附近放大的图。在此在图2中，为了简洁地说明本实施方式，省略了源极电极13、栅极电极14、漏极电极15以及欧姆电极16。图3、图4是示出本实施方式中的半导体装置的一部分的剖面示意图，图3示出图2的A-A剖面，图4示出图2的B-B剖面。
首先，说明活性区域30的结构。如图3所示，在活性区域30包括半导体基板1、漂移层2、基极区域3、源极区域4、栅极沟槽5、扩散保护层7a、栅极绝缘膜9、栅极布线10、层间绝缘膜11、源极电极13、漏极电极15以及欧姆电极16。
半导体基板1导电类型呈现N型，由作为N型杂质被添加氮、多型为4H的碳化硅构成。
漂移层2设置于半导体基板1上，呈现N型，由作为N型杂质添加的氮的杂质浓度为1×1014cm-3以上且1×1017cm-3以下的碳化硅构成。漂移层2的厚度是5μm以上且200μm以下。
基极区域3设置于漂移层2的表面，呈现P型，由作为P型杂质添加的铝的浓度为1×1017cm-3以上且1×1020cm-3以下的碳化硅构成。基极区域3的深度是1.0μm以上且6.0μm以下。
源极区域4在基极区域3的表面隔离地设置有多个，呈现N型，由作为N型杂质添加的氮的浓度为1×1018cm-3以上且1×1021cm-3以下的碳化硅构成。源极区域4的深度比基极区域3的深度浅。
栅极沟槽5是贯通源极区域4和基极区域3而到达至漂移层2的沟槽，例如在活性区域30内在俯视时形成为格子状。栅极沟槽5的宽度、深度都以1μm以上且10μm以下构成。扩散保护层7a与栅极沟槽5的底面相接地形成于漂移层2内，呈现P型，由作为P型杂质添加的铝的浓度为1×1017cm-3以上且1×1019cm-3以下的碳化硅构成。扩散保护层7a的厚度由0.1μm以上且2.0μm以下构成。
栅极绝缘膜9形成于扩散保护层7a上和栅极沟槽5的侧部，例如由厚度为50nm以上且80nm以下的氧化硅膜构成。
栅极布线10形成于栅极沟槽5的内侧的栅极绝缘膜9之上，由多晶硅构成。栅极布线10的厚度以及宽度分别成为从栅极沟槽5的深度减去栅极绝缘膜9的厚度以及宽度后的值。
在此，如图3所示，第1接触孔12a是为了将源极区域4和源极电极13电连接而形成于层间绝缘膜11的孔。欧姆电极16是用于使接触电阻降低的层，设置于源极区域4与源极电极13之间。欧姆电极16由金属和半导体的化合物、硅化物、多个层的金属或者半导体等导电体构成。在层间绝缘膜11上形成源极电极13，在半导体基板1的背面侧形成漏极电极15。
接下来，说明终端区域40的结构。如图3所示，在终端区域40包括半导体基板1、漂移层2、基极区域3、终端沟槽6、终端保护层7b、终端绝缘膜8、栅极绝缘膜9、栅极布线10、层间绝缘膜11、源极电极13、栅极电极14以及漏极电极15。
终端沟槽6是在俯视时相比于形成栅极沟槽5位于更靠半导体基板1的外周侧、具有比栅极沟槽5的宽度宽的宽度、如图3所示贯通基极区域3而到达至漂移层2的沟槽。终端沟槽6的深度是基极区域3的深度以上，以1μm以上且10μm以下构成。在终端沟槽6内，形成终端绝缘膜8、栅极绝缘膜9以及栅极布线10。
终端保护层7b与终端沟槽6的底面相接地形成于漂移层2内，呈现P型，由作为P型杂质添加的铝的浓度为1×1017cm-3以上且1×1019cm-3以下的碳化硅构成。关于终端保护层7b的厚度，在栅极沟槽5的深度和终端沟槽6的深度相同的情况下，形成为与扩散保护层7a相同的深度，以0.1μm以上且2.0μm以下构成。
终端绝缘膜8在终端沟槽6的内侧与终端保护层7b相接地形成于上方，由氧化硅膜或者氮化氧化硅膜构成。终端绝缘膜8的厚度是栅极绝缘膜9的厚度以上，也可以大于终端沟槽6的深度。如图3所示，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分，形成到达终端保护层7b、剖面形状呈现矩形或者锥形形状的槽，该槽的宽度是栅极沟槽5的宽度的2倍以下。例如，在栅极沟槽5的宽度是2.5μm、且相邻的栅极沟槽5彼此的间距是5.0μm的情况下，使埋设于栅极沟槽5的栅极布线10的厚度成为2.5μm以上即可，如果栅极布线10的厚度是2.5μm，则由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的宽度是栅极沟槽5的宽度2.5μm的2倍以下，所以是5.0μm以下。在此，在使由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的宽度成为栅极沟槽5的宽度的2倍以下时，在后述回蚀刻工艺时，该槽内的栅极布线10的蚀刻被抑制，栅极布线10能够在该槽内稳定地形成，所以更优选。
如图2所示，终端区域40的栅极布线10夹着终端沟槽6内的终端绝缘膜8在俯视时条纹状地形成。另外，活性区域30内的栅极布线10和终端区域40内的栅极布线10在栅极沟槽5与终端沟槽6之间被连接地形成。如图3所示，第2接触孔12b是为了将栅极布线10和在终端沟槽6内的栅极布线10上和终端绝缘膜8上相接地设置的栅极电极14电连接而形成于层间绝缘膜11的孔。第3接触孔12c是贯通层间绝缘膜11和基极区域3而到达至漂移层2、为了将终端保护层7b和源极电极13电连接而形成的孔。在第3接触孔12c的外侧形成有终端绝缘膜8，该终端绝缘膜8使第3接触孔12c内的源极电极13和基极区域3绝缘。
接着，使用图5至图10，依次说明本公开的半导体装置的制造方法。图5至图10是本实施方式1的半导体装置的制造方法的说明图。在此，示出图2的A-A剖面进行说明。以下，P型杂质使用铝，N型杂质使用氮即可，但没有特别限定，也可以使用一般已知的其他杂质。
图5示出在半导体基板1形成有漂移层2、基极区域3以及源极区域4的状态。
作为半导体基板1，使用导电类型呈现N型、由多型为4H的碳化硅构成的半导体基板1。
在半导体基板1的表面，用化学气相生长(CVD：Chemical Vapor Deposition)法形成N型的外延生长层。外延生长层的N型杂质浓度为1×1014cm-3以上且1×1017cm-3以下，厚度为5μm以上且200μm以下。
在外延生长层的表面，形成有通过离子注入添加了P型杂质的、基极区域3。P型杂质的离子注入深度是外延生长层的厚度以下，例如是0.3μm以上且3μm以下。基极区域3中的P型杂质浓度是外延生长层的N型杂质浓度以上，是1×1017cm-3以上且1×1020cm-3以下。除了该基极区域3以外的外延生长层的区域是漂移层2。在此，基极区域3也可以是外延生长的P型半导体，该情况下的基极区域3的p型杂质浓度和厚度可以与通过离子注入形成的基极区域3的p型杂质浓度和厚度相同。
在基极区域3的表面，选择性地对N型杂质进行离子注入而形成有源极区域4。源极区域4由与在后面的工序中形成的栅极电极14的布局对应的图案形成。N型杂质的离子注入深度小于基极区域3的厚度。源极区域4中的N型杂质浓度是基极区域3的p型杂质浓度以上，是1×1018cm-3以上且1×1021cm-3以下。
图6示出形成有栅极沟槽5、终端沟槽6、栅极沟槽5下方的扩散保护层7a以及终端沟槽6下方的终端保护层7b的状态。
在形成上述源极区域4后，利用光刻、反应性离子蚀刻，选择性地蚀刻基极区域3、源极区域4，从而形成栅极沟槽5以及终端沟槽6。栅极沟槽5以及终端沟槽6的深度是基极区域3的深度以上，是1.0～6.0μm。
接下来，对P型杂质进行离子注入，在栅极沟槽5之下形成扩散保护层7a，在终端沟槽6之下形成终端保护层7b。扩散保护层7a以及终端保护层7b的杂质浓度是1×1017cm-3以上且1×1019cm-3以下，扩散保护层7a以及终端保护层7b的厚度是0.1μm以上且2.0μm以下。在此，关于这些的杂质浓度，在漏极电极15与源极电极13之间施加与半导体装置的耐压相同的电压的情况下，在考虑根据选择的杂质浓度而在栅极绝缘膜9产生的电场强度的基础之上，选择期望的值即可。另外，在形成扩散保护层7a时，从倾斜方向针对栅极沟槽5的开口对P型杂质进行离子注入，从而能够在与栅极沟槽5的侧面相接的漂移层2内形成P型的半导体层，经由该P型的半导体层连接P型的扩散保护层7a和P型的基极区域3。
接着扩散保护层7a以及终端保护层7b的形成，使用热处理装置进行使离子注入的杂质活性化的退火处理。在氩(Ar)等惰性气体气氛中或者在真空中在1300℃～1900℃下加热30秒～1小时而进行退火处理。
图7示出形成有终端绝缘膜8的状态。
在上述退火处理后，在活性区域30以及终端区域40形成终端绝缘膜8。由用CVD法沉积的氧化硅膜或者氮化氧化硅膜构成，终端绝缘膜8的厚度与终端沟槽6的深度相同或者为其以上。使终端绝缘膜8的厚度与终端沟槽6的深度相同或者为其以上的原因在于，与栅极沟槽5内的栅极布线10的形成同时，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽埋设栅极布线10。
图8示出对终端绝缘膜8进行构图而形成有终端区域40的由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的状态。
使用蚀刻掩模用反应性离子蚀刻或者氢氟酸等的湿蚀刻，对终端绝缘膜8进行构图。也可以将它们组合而构图。在此，虽然形成由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽，但在构图时，也可以有剖面形状并非完全的矩形、锥形形状而角部为圆角的情况等，还可以有在该槽的底部薄薄地留下未蚀刻的终端绝缘膜8的情况。这样，在终端沟槽6的内侧与终端保护层7b相接地形成终端绝缘膜8。
图9是示出沉积有栅极绝缘膜9以及栅极布线层10a的状态。
在去除上述蚀刻掩模后，在活性区域30以及终端区域40的扩散保护层7a上以及栅极沟槽5和终端沟槽6的侧部，形成栅极绝缘膜9。栅极绝缘膜9由用CVD法沉积的氧化硅膜构成，其厚度是终端绝缘膜8的厚度以下，是50nm以上且80nm以下。
在形成栅极绝缘膜9后，沉积栅极布线层10a。栅极布线层10a由通过减压CVD法沉积的多晶硅构成。
这些的结果，栅极绝缘膜9以及栅极布线层10a埋设于栅极沟槽5内、终端沟槽6内以及由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽内。在此，栅极绝缘膜9也可以通过热氧化处理等形成。栅极布线层10a能够同时沉积到活性区域30和终端区域40，但也能够分别沉积，并且还能够由不同的材料构成。
图10示出对栅极布线层10a等进行回蚀刻而在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽内形成有栅极布线10的状态。
在沉积上述栅极布线层10a后，通过回蚀刻工艺，对终端绝缘膜8、栅极绝缘膜9以及栅极布线层10a的从终端沟槽6露出的部分的栅极布线层10a进行蚀刻。在此，图10的剖面中的终端沟槽6内的栅极布线10不承载到终端沟槽6的开口端而夹着终端绝缘膜8配置到2个部位。
接下来，形成层间绝缘膜11并构图，形成第1接触孔12a、第2接触孔12b、第3接触孔12c。通过减压CVD法在活性区域30以及终端区域40形成层间绝缘膜11，在活性区域30，形成到达基极区域3以及源极区域4的第1接触孔12a，在终端区域40，形成到达栅极布线10的第2接触孔12b和到达终端保护层7b的第3接触孔12c。
之后，在形成于活性区域30的第1接触孔12a内，形成欧姆电极16。欧姆电极16例如由在基极区域3和源极区域4之上对以镍(Ni)为主成分的金属膜进行制膜之后使通过600℃～1100℃的热处理形成的Ni和半导体反应而形成的硅化物膜构成。
进而，在层间绝缘膜11上、第1接触孔12a内、第2接触孔12b内以及第3接触孔12c内，沉积铝合金等来形成金属电极，对金属电极进行构图而分离为源极电极13和栅极电极14。而且，在半导体基板1的背面沉积铝合金等来形成漏极电极15。通过以上的工序，形成本实施方式所涉及的半导体装置。
接下来，说明本公开的半导体装置的作用效果。
本公开的半导体装置通过控制在源极电极13与栅极电极14之间施加的电压，控制形成于隔着栅极绝缘膜9与栅极布线10对置的基极区域3的沟道，控制半导体装置的导通状态和截止状态。
在源极电极13与栅极电极14之间施加使半导体装置成为导通状态的电压的情况下，从栅极电极14对栅极布线10施加电压。其结果，在隔着栅极绝缘膜9与栅极布线10对置的基极区域3形成沟道，在N型的源极区域4与N型的漂移层2之间形成作为载流子的电子流过的路径。而且，从源极区域4流入到漂移层2的电子由于通过在漏极电极15与源极电极13之间施加的电压形成的电场，经由漂移层2以及半导体基板1到达漏极电极15。其结果，通过对栅极布线10施加阈值以上的电压，电流从漏极电极15流到源极电极13。
另一方面，在源极电极13与栅极电极14之间施加使半导体装置成为截止状态的电压的情况下，在隔着栅极绝缘膜9与栅极布线10对置的基极区域3中不形成沟道。在该情况下，在N型的源极区域4与N型的漂移层2之间存在P型的基极区域3，所以从漏极电极15向源极电极13的电流不会流过。
在半导体装置成为截止状态时，在漏极电极15与源极电极13之间施加从外部的电路供给的高的电压。在半导体装置为截止状态的情况下，通过设置扩散保护层7a以及终端保护层7b，耗尽层在漂移层2内扩展，所以抑制由于在漏极电极15与源极电极13之间施加的电压引起的电场集中到栅极沟槽5的底部的栅极绝缘膜9，即使对栅极沟槽5以及终端沟槽底部的栅极绝缘膜9施加高电场，也能够防止绝缘破坏。
另一方面，在半导体装置成为导通状态时，通过从外部的电路供给的电压引起的电流从漏极电极15流向源极电极13，所以漏极电极15与源极电极13之间的电压成为作为由从漏极电极15流到源极电极13的电流和半导体装置的导通电阻决定的电压的导通电压。导通电压远低于在截止状态下在漏极电极15与源极电极13之间施加的电压。因此，在截止状态下从扩散保护层7a以及终端保护层7b扩展到漂移层2内的耗尽层通过成为导通状态，收缩到扩散保护层7a以及终端保护层7b侧。在半导体装置反复导通状态和截止状态而进行开关的情况下，伴随开关从扩散保护层7a以及终端保护层7b扩展到漂移层2内的耗尽层伸缩，经由源极电极13在扩散保护层7a以及终端保护层7b中流过电流。该电流是对耗尽层的等价的静电电容进行充放电的位移电流。
半导体装置在反复截止状态和导通状态的动作中，通过设置扩散保护层7a以及终端保护层7b，能够缓和向栅极绝缘膜9的电压应力，抑制栅极绝缘膜9的绝缘破坏。
另外，在本公开中，在宽度比栅极沟槽5宽的终端沟槽6，形成厚度为栅极绝缘膜9的厚度以上的终端绝缘膜8，在终端沟槽6的某个剖面夹着终端绝缘膜8的2个部位以上的位置形成栅极布线10，所以能够抑制在回蚀刻工艺中终端沟槽6内部的栅极布线10被蚀刻而厚度变薄或者膜消失。而且，栅极布线10不会承载到终端沟槽6的开口端的角部，能够以大的面积与栅极电极14电连接。因此，在半导体装置成为导通状态的情况下，终端沟槽6的开口端的角部的电场被抑制，能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜9的劣化以及半导体装置的可靠性降低。
此外，在本实施方式中，在终端区域40的栅极布线10上相接地设置有栅极电极14，但也可以在栅极布线10与栅极电极14之间形成欧姆电极16。欧姆电极16例如能够由在基极区域3和源极区域4上对以镍(Ni)为主成分的金属膜进行制膜之后使通过600℃～1100℃的热处理形成的Ni和半导体反应来形成的硅化物膜构成。在此，欧姆电极16作为栅极布线10的一部分，对栅极布线10与栅极电极14之间的电传导作出贡献，所以在设置欧姆电极16的情况下，也在与栅极布线10上相接地设置栅极电极14实质上同义。
另外，虽然示出了终端沟槽6内的栅极布线10为平行的直线的条纹状的例子，但例如也可以是并非条纹状的折线状、椭圆状等。
另外，虽然示出了终端绝缘膜8的厚度为栅极绝缘膜9的厚度以上的例子，但终端绝缘膜8的厚度也可以与终端沟槽6的深度相同。其理由在于，如图9所示，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽埋设栅极布线10的情况下，在该槽填满栅极布线10，即使经由回蚀刻工艺也会抑制该栅极布线10变薄或者消失。在此终端绝缘膜8的厚度例如如图3所示，相当于在从终端沟槽6底面至栅极电极14底面之间形成的终端绝缘膜8的长度。另外，相同并非仅指完全相同，还表示包括与终端沟槽6的深度和终端绝缘膜8、栅极绝缘膜9以及栅极布线层10a的沉积量对应的最佳设计值的范围、由于制造引起的个体差的范围以及其他公差和误差的范围。例如，将电场缓和层17和终端绝缘膜8合起来的厚度有时成为终端沟槽6的深度的80％以上且120％以下。
另外，如图11所示，也可以将栅极布线10形成为将平行的直线之间直角地连接的格子状，还可以在某个剖面将栅极布线10设置3个部位以上并在各个栅极布线10之间形成终端绝缘膜8。在此，也可以在终端沟槽6内的最外周的栅极布线10之上不设置栅极电极14，在最外周的栅极布线10上用层间绝缘膜11覆盖。在图11的终端沟槽6的某个剖面，将栅极布线10设置5个部位并在它们之间形成终端绝缘膜8。形成于层间绝缘膜11的第2接触孔12b以在俯视时使最外周的栅极布线10不重叠的方式形成，在栅极布线10的3个部位与栅极电极14连接。在此，在被终端绝缘膜8夹住的区域的槽形成有栅极绝缘膜9和栅极布线10，但该槽也与由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽同时形成，具有在俯视时同样的宽度和在剖面时同样的形状。
另外，虽然示出了终端沟槽6设置于活性区域30的周围的一部分的例子，但也可以如图12所示，按照将活性区域30连续地包围的无端部的环状形成。另外，也可以如图13所示，将终端区域40内的栅极布线10形成为大的格子状。这样，在活性区域30与终端区域40之间许多位置栅极布线10被连接的情况下，能够在从活性区域30到终端区域40之间低电阻地连接栅极布线10。另外，如果增大第2接触孔12b的开口面积，则能够增大栅极布线10和栅极电极14的连接面积，能够低电阻地连接栅极布线10和栅极电极14。在此，以不会由于回蚀刻工艺使栅极布线10的厚度变薄或者使膜消失的方式设定终端区域40内的栅极布线10的宽度即可。
进而，虽然示出了终端沟槽6形成为与栅极沟槽5相同的深度的例子，但也可以形成为不同的深度。在该情况下，根据半导体装置的动作时的栅极绝缘膜9的耐压的观点，终端保护层7b的厚度优选厚，优选成为扩散保护层7a的厚度以上。在此，根据简化制造工艺的工序的观点，优选使扩散保护层7a和终端保护层7b成为相同的厚度，但根据需要适当地选择扩散保护层7a和终端保护层7b的厚度即可。
通过这样的结构，终端沟槽6的开口端的角部的电场也被抑制，也能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜9的劣化以及半导体装置的可靠性降低。
实施方式2.
在实施方式1中，示出了由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部到达终端保护层7b的例子，但在本实施方式中，示出在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部的下方也存在终端绝缘膜8，该槽的底部未到达终端保护层7b的例子。其以外的结构与实施方式1相同，省略说明。
首先，使用图14，说明活性区域30和终端区域40的边界部的附近的结构。图14是示出本实施方式中的半导体装置的一部分的剖面示意图，示出与图2的A-A剖面相当的剖面。
如图14所示，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部的下方也存在终端绝缘膜8，该槽的底部比栅极沟槽5的底部更接近基极区域3的表面侧、换言之比栅极沟槽5浅。由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部至终端保护层7b之间的终端绝缘膜8的厚度例如是终端保护层7b至栅极电极14之间的终端绝缘膜8的厚度的20％以上且30％以下等即可。在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽，形成有栅极绝缘膜9和栅极布线10。
接下来，关于本实施方式所涉及的半导体装置的制造方法，与实施方式1相同的直至图7的工序省略，使用图15至图18说明其以后的工序。图15至图18是本实施方式2的半导体装置的制造方法的说明图。在此，示出与图2的A-A剖面对应的部位进行说明。
图15示出对接着终端绝缘膜8的形成而形成的蚀刻掩模50进行构图而形成有由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的状态。
在形成图7所示的剖面之后，为了形成由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽，对终端绝缘膜8进行蚀刻，但在此该槽的底部不会到达终端保护层7b，而蚀刻结束。换言之，不贯通终端绝缘膜8而在途中蚀刻结束。在终端绝缘膜8的蚀刻中，使用反应性离子蚀刻或者氢氟酸等的湿蚀刻。另外，也可以将它们组合。在此，关于除了终端沟槽6以外的部分，形成蚀刻掩模50而不蚀刻。
图16示出对在去除蚀刻掩模50后形成的蚀刻掩模51进行构图而对终端绝缘膜8进行蚀刻的状态。
在形成图15所示的剖面后，去除蚀刻掩模50，接着进行蚀刻掩模51的形成、构图，对未用蚀刻掩模51覆盖的、栅极沟槽5内等的终端绝缘膜8进行蚀刻。在终端绝缘膜8的蚀刻中，使用反应性离子蚀刻或者氢氟酸等的湿蚀刻。另外，也可以将它们组合。在此，以使终端沟槽6内以及终端保护层7b和源极电极13的连接部分的槽内的终端绝缘膜8不被蚀刻的方式，形成有蚀刻掩模51。
图17示出沉积有栅极绝缘膜9以及栅极布线层10a的状态。
在形成图16所示的剖面之后，去除蚀刻掩模51，将栅极绝缘膜9和栅极布线层10a沉积到活性区域30以及终端区域40。
图18示出对栅极布线层10a进行回蚀刻而在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽内形成有栅极布线10的状态。
在形成图17所示的剖面后，通过回蚀刻工艺，对终端绝缘膜8、栅极绝缘膜9以及栅极布线层10a的从终端沟槽6露出的部分的栅极布线层10a进行蚀刻。在此，终端沟槽6内的栅极布线10不承载到终端沟槽6的开口端，而配置到夹着终端绝缘膜8的2个部位。
以后的工序与在实施方式1中说明的层间绝缘膜11形成以后的工序相同，所以省略说明。
这样本实施方式与实施方式1同样地，能够抑制在回蚀刻工艺中终端沟槽6内部的栅极布线10被蚀刻而厚度变薄或者膜消失。而且，栅极布线10不会承载到终端沟槽6的开口端的角部，能够以大的面积与栅极电极14电连接。因此，在半导体装置成为导通状态的情况下，终端沟槽6的开口端的角部的电场被抑制，能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜9的劣化以及半导体装置的可靠性降低。
进而，在本实施方式中，在剖面视时，在终端沟槽6内的栅极绝缘膜9与漂移层2之间存在终端保护层7b和终端绝缘膜8，所以在半导体装置为截止状态的情况下在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部之上形成的栅极绝缘膜9中产生的电场被缓和，能够防止栅极绝缘膜9的绝缘破坏。
实施方式3.
在实施方式1中，说明了由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部到达终端保护层7b的例子，但在本实施方式中，示出由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部与形成于终端保护层7b上的电场缓和层17相接的例子。其以外的结构与实施方式1相同，省略说明。
首先，使用图19，说明活性区域30和终端区域40的边界部的附近的结构。图19是示出本实施方式中的半导体装置的一部分的剖面示意图，示出与图2的A-A剖面相当的剖面。
如图19所示，由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部与形成于终端保护层7b上的电场缓和层17相接。电场缓和层17具有绝缘性，相对介电常数高于终端绝缘膜8的相对介电常数，厚度是栅极绝缘膜9的厚度以上且小于终端沟槽6的深度。电场缓和层17由氮化氧化膜构成，但不限于氮化氧化膜，为如包含钽或者钇的绝缘体那样相对介电常数比终端绝缘膜8的相对介电常数高的膜即可。在此，与终端保护层7b的上表面至栅极电极14的底面的长度相当的终端绝缘膜8的厚度也可以与终端沟槽6的深度相同。其理由在于，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽埋设栅极布线10的情况下，在该槽填满栅极布线10，即使经由回蚀刻工艺也抑制该栅极布线10变薄或者消失。在此相同并非仅指完全相同，还表示包括与终端沟槽6的深度和终端绝缘膜8、栅极绝缘膜9以及栅极布线层10a的沉积量对应的最佳设计值的范围、由于制造引起的个体差的范围以及其他公差和误差的范围。例如，将电场缓和层17和终端绝缘膜8合起来的厚度有时成为终端沟槽6的深度的80％以上且120％以下。
接下来，说明本实施方式所涉及的半导体装置的制造方法。在实施方式1所示的图7的终端绝缘膜8形成之前，与终端绝缘膜8同样地从活性区域30到终端区域40形成电场缓和层17。电场缓和层17与终端绝缘膜8同样地用CVD法形成，但也可以是一般已知的其他绝缘膜的形成方法。
接着形成终端绝缘膜8并经由构图工序，但将蚀刻进行至贯通终端绝缘膜8的程度、换言之到达电场缓和层17的程度。由此，由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部与电场缓和层17相接。关于之后的终端绝缘膜8形成以后的工序，与在实施方式1中说明的工序相同，所以省略说明。
此外，在图19中，电场缓和层17仅形成于由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的下方，但电场缓和层17也为与终端绝缘膜8同样的绝缘性的层，作为终端绝缘膜8的一部分发挥功能，所以也可以以覆盖终端沟槽6内的终端保护层7b的上表面的方式形成电场缓和层17。在该情况下，将电场缓和层17的厚度和终端绝缘膜8的厚度合起来的厚度也可以与终端沟槽6的深度相同。其理由在于，在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽埋设栅极布线10的情况下，在该槽填满栅极布线10，即使经由回蚀刻工艺也抑制该栅极布线10变薄或者消失。在此相同并非仅指完全相同，还表示包括与终端沟槽6的深度和终端绝缘膜8以及栅极布线10的沉积量对应的最佳设计值的范围、由于制造引起的个体差的范围以及其他公差和误差的范围。例如，将电场缓和层17和终端绝缘膜8合起来的厚度有时成为终端沟槽6的深度的80％以上且120％以下。
这样本实施方式与实施方式1同样地，能够抑制在回蚀刻工艺中终端沟槽6内部的栅极布线10被蚀刻而厚度变薄或者膜消失。而且，栅极布线10不会承载到终端沟槽6的开口端的角部，能够以大的面积与栅极电极14电连接。因此，在半导体装置成为导通状态的情况下，终端沟槽6的开口端的角部的电场被抑制，能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜9的劣化以及半导体装置的可靠性降低。
进而，在本实施方式中，在剖面视时，在终端沟槽6内的栅极绝缘膜9与漂移层2之间，存在终端保护层7b和具有比终端绝缘膜8的相对介电常数高的相对介电常数的电场缓和层17，所以在半导体装置为截止状态的情况下在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部之上形成的栅极绝缘膜9中产生的电场与和电场缓和层17的相对介电常数对应的静电电容相应地被缓和，能够防止栅极绝缘膜9的绝缘破坏。
此外，也可以在形成终端绝缘膜8后的蚀刻中，终端绝缘膜8不被贯通，而在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部的下方，存在终端绝缘膜8和电场缓和层17，该槽的底部与终端绝缘膜8相接。在该情况下，在半导体装置为截止状态的情况下在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部之上形成的栅极绝缘膜9中产生的电场通过电场缓和层17和终端绝缘膜8被缓和，能够防止栅极绝缘膜9的绝缘破坏。另外，在图19中，示出了在电场缓和层17之上相接地形成终端绝缘膜8的例子，但也可以在该相接的区域不形成电场缓和层17，在终端保护层7b之上形成终端绝缘膜8。在该情况下，也在半导体装置为截止状态的情况下在由终端沟槽6的外周壁和终端绝缘膜8的侧部包围的部分的槽的底部之上形成的栅极绝缘膜9中产生的电场通过电场缓和层17和终端绝缘膜8被缓和，能够防止栅极绝缘膜9的绝缘破坏。
实施方式4.
在实施方式1中，说明了通过回蚀刻工艺对终端沟槽6内的终端绝缘膜8上的栅极布线10进行蚀刻的例子，但在本实施方式中，示出在终端沟槽6内的终端绝缘膜8上形成有栅极布线10的例子。其以外的结构与实施方式1相同，省略说明。
首先，使用图20，说明活性区域30和终端区域40的边界部的附近的结构。图20是示出本实施方式中的半导体装置的一部分的剖面示意图，示出与图2的A-A剖面相当的剖面。
如图20所示，在终端沟槽6内的终端绝缘膜8上形成有栅极绝缘膜9和栅极布线10。终端绝缘膜8上的栅极布线10的厚度是0.1μm以上。在此，栅极布线10和栅极电极14经由与终端沟槽6的开口面积同等的面积的接合面连接。
接下来，说明本实施方式所涉及的半导体装置的制造方法。在实施方式1所示的图9的栅极布线10形成后，跨越活性区域30和终端区域40，在栅极布线10上形成蚀刻掩模，留下终端沟槽6的上方的蚀刻掩模，去除其以外的部分的蚀刻掩模。而且，通过回蚀刻工艺，对终端绝缘膜8、栅极绝缘膜9以及栅极布线10的从终端沟槽6露出的部分的栅极布线10进行蚀刻，之后去除蚀刻掩模。其结果，终端沟槽6内的栅极布线10不承载到终端沟槽6的开口端，而在终端沟槽6内的终端绝缘膜8上形成栅极绝缘膜9和栅极布线10。
在此，关于用蚀刻掩模覆盖栅极布线10的区域，使终端沟槽6内的栅极布线10不承载到终端沟槽6的开口端即可，例如成为如图20所示的第2接触孔12b的开口区域程度即可。关于之后的层间绝缘膜11形成以后的工序，与在实施方式1中说明的工序相同，所以省略说明。
这样本实施方式与实施方式1同样地，能够抑制在回蚀刻工艺中终端沟槽6内部的栅极布线10被蚀刻而厚度变薄或者膜消失。而且，栅极布线10不会承载到终端沟槽6的开口端的角部，能够以大的面积与栅极电极14电连接。因此，在半导体装置成为导通状态的情况下，终端沟槽6的开口端的角部的电场被抑制，能够抑制终端区域中的沟槽开口端的角部的栅极绝缘膜9的劣化以及半导体装置的可靠性降低。
进而，在本实施方式中，在终端沟槽6内的终端绝缘膜8上形成栅极绝缘膜9和栅极布线10，经由与终端沟槽6的开口面积同等的面积的接合面连接栅极布线10和栅极电极14，所以能够以比实施方式1大的面积将栅极布线10和栅极电极14电连接，能够更低电阻地连接。
此外，在本公开中，材料、各层以及各区域的形成方法以及浓度、厚度、深度的数值不限定于例示的内容，能够适当地变更。
另外，关于半导体装置，说明了第1导电类型为N型、第2导电类型为P型的例子，但也可以是使第1导电类型成为P型、使第2导电类型成为N型的半导体装置。
另外，虽然说明了半导体装置为MOSFET的例子，但半导体装置也可以是IGBT，在该情况下使半导体基板1的导电类型成为P型即可。
另外，虽然说明了漂移层2为碳化硅的例子，但漂移层2也可以是氮化镓、金刚石等宽带隙半导体。
另外，在本公开中，附图是示意地示出的图，在不同的附图中分别示出的图像的尺寸以及位置的相互关系未必被正确记载，能够适当地变更。另外，有时使用“上”“下”“侧”“底”“表”“背”等意味着特定的位置以及方向的用语，但以使实施方式的内容易于理解的目的被使用，而并不以与实际上实施时的方向一致为目的。

Claims (8)

1.一种半导体装置，具备：
半导体基板(1)；
第1导电类型的漂移层(2)，设置于所述半导体基板(1)上；
第2导电类型的基极区域(3)，设置于所述漂移层(2)上；
第1导电类型的源极区域(4)，在所述基极区域(3)上隔离地设置有多个；
栅极沟槽(5)，贯通所述源极区域(4)和所述基极区域(3)而到达至所述漂移层(2)；
终端沟槽(6)，位于处于形成有所述栅极沟槽(5)的活性区域(30)的外周侧的终端区域(40)内，具有比所述栅极沟槽(5)的宽度宽的宽度，贯通所述基极区域(3)而到达至所述漂移层(2)；
第2导电类型的扩散保护层(7a)，与所述栅极沟槽(5)的底面相接地形成于所述漂移层(2)内；
第2导电类型的终端保护层(7b)，与所述终端沟槽(6)的底面相接地形成于所述漂移层(2)内；
栅极绝缘膜(9)，形成于所述扩散保护层(7a)上、所述终端保护层(7b)上、所述栅极沟槽(5)的侧部以及所述终端沟槽(6)的侧部；
终端绝缘膜(8)，在所述终端沟槽(6)的内侧与所述终端保护层(7b)相接地形成于上方，该终端绝缘膜(8)的厚度为所述栅极绝缘膜(9)的厚度以上；
栅极布线(10)，在所述栅极沟槽(5)，形成于所述栅极沟槽(5)的内侧的所述栅极绝缘膜(9)之上，在所述终端沟槽(6)，形成于在某个剖面夹着所述终端绝缘膜(8)的2个部位以上的、由所述终端沟槽(6)的外周壁和所述终端绝缘膜(8)的侧部包围的部分的槽的内侧，所述栅极布线被连接在所述栅极沟槽(5)与所述终端沟槽(6)之间；
源极电极(13)，与所述源极区域(4)和所述终端保护层(7b)电连接；以及
栅极电极(14)，在所述终端沟槽(6)内的所述栅极布线(10)上和所述终端绝缘膜(8)上相接地设置，与所述栅极布线(10)电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述槽的宽度是所述栅极沟槽(5)的宽度的2倍以下。
3.根据权利要求1或者2所述的半导体装置，其特征在于，
所述终端沟槽(6)内的所述栅极布线(10)在俯视时形成为格子状。
4.根据权利要求1至3中的任意一项所述的半导体装置，其特征在于，
与从所述终端沟槽(6)底面至所述栅极电极(14)底面之间的长度相当的、所述终端绝缘膜(8)的厚度与所述终端沟槽(6)的深度相同。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
在所述槽的底部与所述终端保护层(7b)之间还形成所述终端绝缘膜(8)。
6.根据权利要求1至3中的任意一项所述的半导体装置，其特征在于，
所述槽的底部与电场缓和层(17)相接，该电场缓和层(17)具有比所述终端绝缘膜(8)的相对介电常数高的相对介电常数，设置于所述终端保护层(7b)上。
7.根据权利要求1至6中的任意一项所述的半导体装置，其特征在于，
在所述终端绝缘膜(8)上还具备所述栅极布线(10)，形成于所述槽的内侧的所述栅极布线(10)通过所述终端绝缘膜(8)上的所述栅极布线(10)相互连接，所述终端绝缘膜(8)上的所述栅极布线(10)和所述栅极电极(14)电连接。
8.一种半导体装置的制造方法，具备：
在半导体基板的表面形成第1导电类型的漂移层(2)的工序；
在所述漂移层(2)上形成第2导电类型的基极区域(3)的工序；
在所述基极区域(3)上形成隔离的多个第1导电类型的源极区域(4)的工序；
形成贯通所述源极区域(4)和所述基极区域(3)而到达至所述漂移层(2)的栅极沟槽(5)的工序；
在处于形成有所述栅极沟槽(5)的活性区域(30)的外周侧的终端区域(40)内，形成具有比所述栅极沟槽(5)的宽度宽的宽度、贯通所述基极区域而到达至所述漂移层(2)的终端沟槽(6)的工序；
与所述栅极沟槽(5)的底面相接地在所述漂移层(2)内形成第2导电类型的扩散保护层(7a)的工序；
与所述终端沟槽(6)的底面相接地在所述漂移层(2)内形成第2导电类型的终端保护层(7b)的工序；
在所述终端沟槽(6)的内侧与所述终端保护层(7b)相接地在上方形成终端绝缘膜(8)的工序；
在所述扩散保护层(7a)上、所述终端保护层(7b)上、所述栅极沟槽(5)的侧部以及所述终端沟槽(6)的侧部，形成厚度为所述终端绝缘膜(8)的厚度以下的栅极绝缘膜(9)的工序；
通过在所述终端绝缘膜(8)上以及所述栅极绝缘膜(9)上沉积栅极布线层(10a)之后对所述栅极布线层(10a)进行回蚀刻，在所述栅极沟槽(5)在所述栅极沟槽(5)的内侧的所述栅极绝缘膜(9)之上形成栅极布线，在所述终端沟槽(6)在某个剖面夹着所述终端绝缘膜(8)的2个部位以上的、由所述终端沟槽(6)的外周壁和所述终端绝缘膜(8)的侧部包围的部分的槽的内侧形成栅极布线，被连接在所述栅极沟槽(5)与所述终端沟槽(6)之间而形成栅极布线(10)的工序；
形成与所述源极区域(4)和所述终端保护层(7b)电连接的源极电极(13)的工序；以及
在所述终端沟槽(6)内的所述栅极布线(10)上和所述终端绝缘膜(8)上相接地形成与所述栅极布线(10)电连接的栅极电极(14)的工序。
CN202080105187.5A 2020-09-30 2020-09-30 半导体装置以及半导体装置的制造方法 Pending CN116325175A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037139 WO2022070304A1 (ja) 2020-09-30 2020-09-30 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116325175A true CN116325175A (zh) 2023-06-23

Family

ID=80951544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105187.5A Pending CN116325175A (zh) 2020-09-30 2020-09-30 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230246101A1 (zh)
JP (1) JP7330392B2 (zh)
CN (1) CN116325175A (zh)
DE (1) DE112020007650T5 (zh)
WO (1) WO2022070304A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038732B (zh) * 2023-07-15 2024-09-27 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
DE102005008354B4 (de) * 2005-02-23 2007-12-27 Infineon Technologies Austria Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
JP2010251422A (ja) 2009-04-13 2010-11-04 Renesas Electronics Corp 半導体装置及びその製造方法
JP6135181B2 (ja) 2013-02-26 2017-05-31 サンケン電気株式会社 半導体装置
US10453951B2 (en) * 2014-09-26 2019-10-22 Mitsubishi Electric Corporation Semiconductor device having a gate trench and an outside trench
JP6967907B2 (ja) 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE112020007650T5 (de) 2023-07-13
JP7330392B2 (ja) 2023-08-21
JPWO2022070304A1 (zh) 2022-04-07
US20230246101A1 (en) 2023-08-03
WO2022070304A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US9985093B2 (en) Trench-gate type semiconductor device and manufacturing method therefor
TWI500151B (zh) 用於半導體裝置的溝槽遮罩結構和方法
CN109638069B (zh) 半导体装置
TWI463660B (zh) 具有溝槽遮罩電極結構的半導體裝置
US8748977B2 (en) Semiconductor device and method for producing same
JP4777630B2 (ja) 半導体装置
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US20180006026A1 (en) Bidirectional switch having back to back field effect transistors
WO2017138215A1 (ja) 半導体装置
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
US11489047B2 (en) Semiconductor device and method of manufacturing the same
JP7155641B2 (ja) 半導体装置
JP2024019464A (ja) 半導体装置
US20210320171A1 (en) Superjunction semiconductor device and method of manufacturing superjunction semiconductor device
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
JP2020129624A (ja) 半導体装置および半導体装置の製造方法
CN116325175A (zh) 半导体装置以及半导体装置的制造方法
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
JP2022007788A (ja) 半導体装置
CN112466923A (zh) 半导体装置
WO2024150368A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2024053022A1 (ja) 半導体装置およびその製造方法
JP7338813B1 (ja) 半導体装置および半導体装置の製造方法
JP2007053226A (ja) 半導体装置およびその製造方法
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination