CN116318096A - 信号传输开关的保护电路和信号传输开关的保护系统 - Google Patents
信号传输开关的保护电路和信号传输开关的保护系统 Download PDFInfo
- Publication number
- CN116318096A CN116318096A CN202310267620.0A CN202310267620A CN116318096A CN 116318096 A CN116318096 A CN 116318096A CN 202310267620 A CN202310267620 A CN 202310267620A CN 116318096 A CN116318096 A CN 116318096A
- Authority
- CN
- China
- Prior art keywords
- mos device
- module
- protection module
- protection
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供了一种信号传输开关的保护电路和信号传输开关的保护系统,信号传输开关包括第一MOS器件和第二MOS器件,该保护电路包括:第一保护单元,包括第一保护模块和第二保护模块,第一保护模块用于使得第一MOS器件的栅源电压小于第一MOS器件的阈值电压以保护第一MOS器件,第二保护模块用于使得第二MOS器件的栅源电压小于第二MOS器件的阈值电压以保护第二MOS器件;第二保护单元,包括第三保护模块和第四保护模块,第三保护模块用于保护第一MOS器件,第四保护模块用于保护第二MOS器件。本申请通过设置两个保护单元,避免信号传输开关两端的电压高于其耐受电压的信号电压,从而达到保护开关管的目的。
Description
技术领域
本申请涉及宽输入电压范围的信号传输开关电路技术领域,具体而言,涉及一种信号传输开关的保护电路和信号传输开关的保护系统。
背景技术
随着集成电路工艺的提升,器件的特征尺寸不断减小,器件耐受电压也随之减小,但是信号传输的电压范围并未发生变化,导致输入电压通常高于器件的最高耐受电压,使得低压器件在高压工作环境下寿命缩短,成本随之升高。
发明内容
本申请的主要目的在于提供一种信号传输开关的保护电路和信号传输开关的保护系统,以至少解决现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种信号传输开关的保护电路,所述信号传输开关包括第一MOS器件和第二MOS器件,所述保护电路包括:第一保护单元,所述第一保护单元包括第一保护模块和第二保护模块,所述第一保护模块具有第一端、第二端和第三端,所述第一保护模块的第一端用于输入第一输入电压信号,所述第一保护模块的第二端用于输入偏置电压信号,所述第一保护模块的第三端与所述第一MOS器件的源极电连接,所述第一保护模块用于使得所述第一MOS器件的栅源电压小于所述第一MOS器件的阈值电压以保护所述第一MOS器件,所述第二保护模块具有第一端、第二端和第三端,所述第二保护模块的第一端用于输入所述第一输入电压信号,所述第二保护模块的第二端用于输入所述偏置电压信号,所述第二保护模块的第三端与所述第二MOS器件的源极电连接,所述第二保护模块用于使得所述第二MOS器件的栅源电压小于所述第二MOS器件的阈值电压以保护所述第二MOS器件;第二保护单元,所述第二保护单元包括第三保护模块和第四保护模块,所述第三保护模块具有第一端、第二端和第三端,所述第三保护模块的第一端与所述第一MOS器件的漏极电连接,所述第三保护模块的第二端用于输入所述偏置电压信号,所述第三保护模块的第三端用于输出输出电压信号,所述第三保护模块用于使得所述第一MOS器件的栅漏电压小于所述第一MOS器件的阈值电压以保护所述第一MOS器件,所述第四保护模块具有第一端、第二端和第三端,所述第四保护模块的第一端与所述第二MOS器件的漏极电连接,所述第四保护模块的第二端用于输入所述偏置电压信号,所述第四保护模块的第三端用于输出所述输出电压信号,所述第四保护模块用于使得所述第二MOS器件的栅漏电压小于所述第二MOS器件的阈值电压以保护所述第二MOS器件。
可选地,所述第一保护模块包括第三MOS器件,所述第三MOS器件具有源极、栅极和漏极,所述第三MOS器件的源极用于输入所述第一输入电压信号,所述第三MOS器件的栅极用于输入所述偏置电压信号,所述第三MOS器件的漏极与所述第一MOS器件的源极电连接;所述第二保护模块包括第四MOS器件,所述第四MOS器件具有源极、栅极和漏极,所述第四MOS器件的源极用于输入所述第一输入电压信号,所述第四MOS器件的栅极用于输入所述偏置电压信号,所述第四MOS器件的漏极与所述第二MOS器件的源极电连接;所述第三保护模块包括第五MOS器件,所述第五MOS器件具有源极、栅极和漏极,所述第五MOS器件的漏极与所述第一MOS器件的漏极电连接,所述第五MOS器件的栅极用于输入所述偏置电压信号,所述第五MOS器件的源极用于输出所述输出电压信号;所述第四保护模块包括第六MOS器件,所述第六MOS器件具有源极、栅极和漏极,所述第六MOS器件的漏极与所述第二MOS器件的漏极电连接,所述第六MOS器件的栅极用于输入所述偏置电压信号,所述第六MOS器件的源极用于输出所述输出电压信号。
可选地,所述第一MOS器件为NMOS,所述第二MOS器件为PMOS,所述第三MOS器件为NMOS,所述第四MOS器件为PMOS,所述第五MOS器件为NMOS,所述第六MOS器件为PMOS。
可选地,所述保护电路还包括:偏置电压生成电路,具有第一端、第二端和第三端,所述偏置电压生成电路的第一端用于输入所述第一输入电压信号,所述偏置电压生成电路的第二端分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接,所述偏置电压生成电路的第三端用于输入第二输入电压信号,所述偏置电压生成电路用于生成所述偏置电压信号。
可选地,所述偏置电压生成电路包括:第一分压模块,具有第一端和第二端,所述第一分压模块的第一端用于输入所述第一输入电压信号;第二分压模块,具有第一端和第二端,所述第二分压模块的第一端与所述第一分压模块的第二端电连接,所述第二分压模块的第二端接地;第一开关模块,具有第一端、第二端、第三端和第四端,所述第一开关模块的第一端分别与所述第一分压模块的第二端和所述第二分压模块的第一端电连接,所述第一开关模块的第二端用于输入所述第二输入电压信号,所述第一开关模块的第三端接地;第二开关模块,具有第一端和第二端,所述第二开关模块的第一端与所述第一开关模块的第四端电连接,所述第二开关模块的第二端分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接。
可选地,所述第一开关模块包括:第七MOS器件,具有源极、栅极和漏极,所述第七MOS器件的源极分别与所述第一分压模块的第二端和所述第二分压模块的第一端电连接,所述第七MOS器件的栅极接地;第八MOS器件,具有源极、栅极和漏极,所述第八MOS器件的源极与所述第七MOS器件的漏极电连接,所述第八MOS器件的栅极用于输入所述第二输入电压信号;第九MOS器件,具有源极、栅极和漏极,所述第九MOS器件的源极与所述第八MOS器件的漏极电连接,所述第九MOS器件的栅极接地,所述第九MOS器件的漏极与所述第二开关模块的第一端电连接。
可选地,所述第二开关模块包括:第十MOS器件,具有源极、栅极和漏极,所述第十MOS器件的源极与所述第一开关模块的第四端电连接,所述第十MOS器件的漏极分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接;第十一MOS器件,具有源极、栅极和漏极,所述第十一MOS器件的源极与所述第十MOS器件的栅极电连接,所述第十一MOS器件的栅极与所述第一开关模块的第四端电连接,所述第十一MOS器件的漏极分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接。
可选地,所述偏置电压生成电路还包括:漏电保护模块,具有第一端、第二端和第三端,所述漏电保护模块的第一端与所述第二分压模块的第二端电连接,所述漏电保护模块的第二端接地,所述漏电保护模块用于防止在所述第二输入电压信号作用的情况下所述第一分压模块和所述第二分压模块产生漏电流;第三开关模块,具有第一端、第二端和第三端,所述第三开关模块的第一端与所述第一开关模块的第三端电连接,所述第三开关模块的第二端与漏电保护模块的第三端电连接,所述第三开关模块的第三端接地。
可选地,所述漏电保护模块包括第十二MOS器件,所述第十二MOS器件具有源极、栅极和漏极,所述第十二MOS器件的源极接地,所述第十二MOS器件的漏极与所述第二分压模块的第二端电连接;所述第三开关模块包括第十三MOS器件,所述第十三MOS器件具有源极、栅极和漏极,所述第十三MOS器件的源极接地,所述第十三MOS器件的漏极与所述第十二MOS器件的栅极电连接,所述第十三MOS器件的栅极与所述第一开关模块的第三端电连接。
根据本申请的另一方面,提供了一种信号传输开关的保护系统,包括信号传输开关和任意一种所述的信号传输开关的保护电路,所述信号传输开关与所述保护电路电连接。
应用本申请的技术方案,上述信号传输开关的保护电路,信号传输开关包括第一MOS器件和第二MOS器件,该保护电路包括:第一保护单元,第一保护单元包括第一保护模块和第二保护模块,第一保护模块具有第一端、第二端和第三端,第一保护模块的第一端用于输入第一输入电压信号,第一保护模块的第二端用于输入偏置电压信号,第一保护模块的第三端与第一MOS器件的源极电连接,第一保护模块用于使得第一MOS器件的栅源电压小于第一MOS器件的阈值电压以保护第一MOS器件,第二保护模块具有第一端、第二端和第三端,第二保护模块的第一端用于输入第一输入电压信号,第二保护模块的第二端用于输入偏置电压信号,第二保护模块的第三端与第二MOS器件的源极电连接,第二保护模块用于使得第二MOS器件的栅源电压小于第二MOS器件的阈值电压以保护第二MOS器件;第二保护单元,第二保护单元包括第三保护模块和第四保护模块,第三保护模块具有第一端、第二端和第三端,第三保护模块的第一端与第一MOS器件的漏极电连接,第三保护模块的第二端用于输入偏置电压信号,第三保护模块的第三端用于输出输出电压信号,第三保护模块用于使得第一MOS器件的栅漏电压小于第一MOS器件的阈值电压以保护第一MOS器件,第四保护模块具有第一端、第二端和第三端,第四保护模块的第一端与第二MOS器件的漏极电连接,第四保护模块的第二端用于输入偏置电压信号,第四保护模块的第三端用于输出输出电压信号,第四保护模块用于使得第二MOS器件的栅漏电压小于第二MOS器件的阈值电压以保护第二MOS器件。该电路通过设置两个保护单元,避免信号传输开关两端的电压高于其耐受电压的信号电压,从而达到保护开关管的目的,解决了现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的实施例提供的一种信号传输开关的结构示意图;
图2示出了根据本申请的实施例提供的一种信号传输开关的保护电路的结构示意图;
图3示出了根据本申请的实施例提供的另一种信号传输开关的保护电路的结构示意图;
图4示出了根据本申请的实施例提供的再一种信号传输开关的保护电路的结构示意图;
图5示出了根据本申请的实施例提供的又一种信号传输开关的保护电路的结构示意图。
其中,上述附图包括以下附图标记:
10、第一保护单元;11、第一保护模块;12、第二保护模块;20、第二保护单元;21、第三保护模块;22、第四保护模块;30、第一分压模块;40、第二分压模块;50、漏电保护模块;60、第三开关模块;100、信号传输开关;M1、第一MOS器件;M2、第二MOS器件;M3、第三MOS器件;M4、第四MOS器件;M5、第五MOS器件;
M6、第六MOS器件;M7、第七MOS器件;M8、第八MOS器件;M9、第九MOS器件;M10、第十MOS器件;M11、第十一MOS器件;M12、第十二MOS器件;M13、第十三MOS器件。
具体实施方式
应该指出,以下详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学属于具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术中所介绍的,现有的电路最高输入电压通常高于器件的最高耐受电压,为解决现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题,本申请的实施例提供了一种信号传输开关的保护电路和信号传输开关的保护系统。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
在本实施例中提供了一种信号传输开关的保护电路。
如图1所示,以前的信号传输开关是由PMOS器件M2和NMOS器件M1构成,一般情况下器件M1和M2最高耐压是1.8V,即M1在开关闭合状态时的V(G)为1.65V,M1在开关断开状态时的V(G)为0V,M2在开关闭合状态时的V(G)为1.65V,M1在开关断开状态时的V(G)为3.3V。
当信号传输开关处于断开状态时,如果输入信号的范围是0-3.3V,那么存在以下两种情况:
第一种情况为当传输信号等于3.3V即V(In)=3.3V,V(Out)=3.3V时,NMOS器件M1的│Vgs│=3.3V和│Vgd│=3.3V,这个电压大于器件M1的最高耐压是1.8V,会造成器件寿命的缩短。
第二种情况为当传输信号等于0V即V(in)=0V,V(out)=0V时,PMOS器件M2的│Vgs│=3.3V和│Vgd│=3.3V,这个电压大于器件M2的最高耐压是1.8V,同样会造成器件寿命的缩短。
图2是根据本申请实施例的信号传输开关的保护电路的结构示意图。如图2所示,上述信号传输开关100包括第一MOS器件M1和第二MOS器件M2,上述保护电路包括:第一保护单元10,上述第一保护单元10包括第一保护模块11和第二保护模块12,上述第一保护模块11具有第一端、第二端和第三端,上述第一保护模块11的第一端用于输入第一输入电压信号(即图2中In),上述第一保护模块11的第二端用于输入偏置电压信号,上述第一保护模块11的第三端与上述第一MOS器件M1的源极电连接,上述第一保护模块11用于使得上述第一MOS器件M1的栅源电压小于上述第一MOS器件M1的阈值电压以保护上述第一MOS器件M1,上述第二保护模块12具有第一端、第二端和第三端,上述第二保护模块12的第一端用于输入上述第一输入电压信号,上述第二保护模块12的第二端用于输入上述偏置电压信号,上述第二保护模块12的第三端与上述第二MOS器件M2的源极电连接,上述第二保护模块12用于使得上述第二MOS器件M2的栅源电压小于上述第二MOS器件M2的阈值电压以保护上述第二MOS器件M2;第二保护单元20,上述第二保护单元20包括第三保护模块21和第四保护模块22,上述第三保护模块21具有第一端、第二端和第三端,上述第三保护模块21的第一端与上述第一MOS器件M1的漏极电连接,上述第三保护模块21的第二端用于输入上述偏置电压信号,上述第三保护模块21的第三端用于输出输出电压信号(即图2中Out),上述第三保护模块21用于使得上述第一MOS器件M1的栅漏电压小于上述第一MOS器件M1的阈值电压以保护上述第一MOS器件M1,上述第四保护模块22具有第一端、第二端和第三端,上述第四保护模块22的第一端与上述第二MOS器件M2的漏极电连接,上述第四保护模块22的第二端用于输入上述偏置电压信号,上述第四保护模块22的第三端用于输出上述输出电压信号,上述第四保护模块22用于使得上述第二MOS器件M2的栅漏电压小于上述第二MOS器件M2的阈值电压以保护上述第二MOS器件M2。
具体地,上述第一保护模块和第三保护模块中可以包括多个串联的NMOS,以用来保护第一MOS器件,上述第二保护模块和第四保护模块中可以包括多个串联的PMOS,以用来保护第二MOS器件。
本申请的上述信号传输开关的保护电路,信号传输开关包括第一MOS器件和第二MOS器件,该保护电路包括:第一保护单元,第一保护单元包括第一保护模块和第二保护模块,第一保护模块具有第一端、第二端和第三端,第一保护模块的第一端用于输入第一输入电压信号,第一保护模块的第二端用于输入偏置电压信号,第一保护模块的第三端与第一MOS器件的源极电连接,第一保护模块用于使得第一MOS器件的栅源电压小于第一MOS器件的阈值电压以保护第一MOS器件,第二保护模块具有第一端、第二端和第三端,第二保护模块的第一端用于输入第一输入电压信号,第二保护模块的第二端用于输入偏置电压信号,第二保护模块的第三端与第二MOS器件的源极电连接,第二保护模块用于使得第二MOS器件的栅源电压小于第二MOS器件的阈值电压以保护第二MOS器件;第二保护单元,第二保护单元包括第三保护模块和第四保护模块,第三保护模块具有第一端、第二端和第三端,第三保护模块的第一端与第一MOS器件的漏极电连接,第三保护模块的第二端用于输入偏置电压信号,第三保护模块的第三端用于输出输出电压信号,第三保护模块用于使得第一MOS器件的栅漏电压小于第一MOS器件的阈值电压以保护第一MOS器件,第四保护模块具有第一端、第二端和第三端,第四保护模块的第一端与第二MOS器件的漏极电连接,第四保护模块的第二端用于输入偏置电压信号,第四保护模块的第三端用于输出输出电压信号,第四保护模块用于使得第二MOS器件的栅漏电压小于第二MOS器件的阈值电压以保护第二MOS器件。该电路通过设置两个保护单元,避免信号传输开关两端的电压高于其耐受电压的信号电压,从而达到保护开关管的目的,解决了现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题。
一种可选的实施例中,如图3所示,上述第一保护模块11包括第三MOS器件M3,上述第三MOS器件M3具有源极、栅极和漏极,上述第三MOS器件M3的源极用于输入上述第一输入电压信号,上述第三MOS器件M3的栅极用于输入上述偏置电压信号,上述第三MOS器件M3的漏极与上述第一MOS器件M1的源极电连接;上述第二保护模块12包括第四MOS器件M4,上述第四MOS器件M4具有源极、栅极和漏极,上述第四MOS器件M4的源极用于输入上述第一输入电压信号,上述第四MOS器件M4的栅极用于输入上述偏置电压信号,上述第四MOS器件M4的漏极与上述第二MOS器件M2的源极电连接;上述第三保护模块21包括第五MOS器件M5,上述第五MOS器件M5具有源极、栅极和漏极,上述第五MOS器件M5的漏极与上述第一MOS器件M1的漏极电连接,上述第五MOS器件M5的栅极用于输入上述偏置电压信号,上述第五MOS器件M5的源极用于输出上述输出电压信号;上述第四保护模块22包括第六MOS器件M6,上述第六MOS器件M6具有源极、栅极和漏极,上述第六MOS器件M6的漏极与上述第二MOS器件M2的漏极电连接,上述第六MOS器件M6的栅极用于输入上述偏置电压信号,上述第六MOS器件M6的源极用于输出上述输出电压信号。
具体地,M4、M6和M3、M5起过压保护作用,可以保护M1和M2不因高压损坏,器件M1、M3、M5和M2、M4、M6的最高耐压都是1.8V,其中,偏置电压值可以根据M1和M2的最高耐受电压的不同而改变,一般情况下,M1和M2的最高耐受电压高,偏置电压值可以相应减小。
示例性的,上述第一MOS器件M1为NMOS,上述第二MOS器件M2为PMOS,上述第三MOS器件M3为NMOS,上述第四MOS器件M4为PMOS,上述第五MOS器件M5为NMOS,上述第六MOS器件M6为PMOS。
当信号传输开关处于闭合状态时,如果输入信号的范围是0-3.3V则有以下两种情况:
第一种情况,当传输信号等于0V即V(In)=0V,V(Out)=0时,NMOS器件M1,M3,M5的栅极输入一个1.65V的电压,即M1,M3,M5的│Vgs│=1.65V和│Vgd│=1.65V,这个电压小于器件NMOS器件的最高耐压是1.8V,不会造成器件寿命的缩短。同时PMOS器件M2,M4,M6的栅极同样输入一个1.65V的电压,即M1,M3,M5的│Vgs│=1.65V和│Vgd│=1.65V,这个电压同样小于PMOS器件的最高耐压是1.8V,也不会造成器件寿命的缩短。
第二种情况,当传输信号等于3.3V即V(In)=3.3V,V(Out)=3.3V时,PMOS器件M2,M4,M6的栅极输入一个1.65V的电压,即M2,M4,M6的│Vgs│=1.65V和│Vgd│=1.65V,这个电压小于器件PMOS的最高耐压1.8V,不会造成器件寿命的缩短。同时NMOS器件M1的│Vgs│=0V和│Vgd│=0V,M3,M5的│Vgs│=1.65V和│Vgd│=0V,这个电压小于NMOS器件的最高耐压是1.8V,也不会造成器件寿命的缩短。
当信号传输开关处于断开状态时,如果输入信号的范围是0-3.3V则有以下两种情况:
第一种情况,当传输信号等于0V即V(In)=0V,V(Out)=0时,NMOS器件M1的│Vgs│=0V和│Vgd│=0V,NMOS器件M3,M5的│Vgs│=1.65V和│Vgd│=1.65V这个电压小于器件NMOS器件的最高耐压1.8V,不会造成器件寿命的缩短。同时PMOS器件M4,M6的│Vgs│=1.65V,这个电压小于PMOS器件的最高耐压1.8V,也不会造成器件寿命的缩短。并且器件M4,M6处于关断状态避免PMOS器件M2看到0V电压,从而达到保护PMOS器件M2的作用。
第二种情况,当传输信号等于3.3V即V(in)=3.3V,V(out)=3.3V时,PMOS器件M2的│Vgs│=0V和│Vgd│=0V,M4、M6的│Vgs│=1.65V和│Vgd│=1.65V,这个电压小于器件PMOS的最高耐压是1.8V,不会造成器件寿命的缩短。M3、M5的│Vgs│=1.65V这个电压小于器件NMOS的最高耐压1.8V,同样不会造成器件寿命的缩短。并且器件M3,M5处于关断状态避免NMOS器件M1看到0V电压,从而达到保护NMOS器件M1的作用。可以使用偏置电压生成电路去产生1.65V的电压去偏置MOS晶体管的栅极。
作为一种可选的方案,上述保护电路还包括:偏置电压生成电路,具有第一端、第二端和第三端,上述偏置电压生成电路的第一端用于输入上述第一输入电压信号,上述偏置电压生成电路的第二端分别与上述第一保护模块的第二端、上述第二保护模块的第二端、上述第三保护模块的第二端和上述第四保护模块的第二端电连接,上述偏置电压生成电路的第三端用于输入第二输入电压信号,上述偏置电压生成电路用于生成上述偏置电压信号。
具体地,偏置电压生成电路用于生成偏置电压,而正是因为偏置电压去偏置第一保护单元和第二保护单元中各MOS器件的栅极电压,才使得第一保护单元和第二保护单元对信号传输开关起到保护作用,使得信号传输开关不因过压而损坏。
并且,偏置电压可以同时接收第一输入电压信号和第二输入电压信号,在第二输入电压信号无法作用的情况下,偏置电压可以通过第一输入电压信号生成偏置电压,这样即使第二输入电压信号出现故障,偏置电压生成电路同样可以生成偏置电压以使得第一保护单元和第二保护单元对信号传输开关进行过压保护。
一种可选的实施例中,如图4所示,上述偏置电压生成电路包括:第一分压模块30,具有第一端和第二端,上述第一分压模块30的第一端用于输入上述第一输入电压信号;第二分压模块40,具有第一端和第二端,上述第二分压模块40的第一端与上述第一分压模块30的第二端电连接,上述第二分压模块40的第二端接地;第一开关模块,具有第一端、第二端、第三端和第四端,上述第一开关模块的第一端分别与上述第一分压模块30的第二端和上述第二分压模块40的第一端电连接,上述第一开关模块的第二端用于输入上述第二输入电压信号(即Vref_se1),上述第一开关模块的第三端接地;第二开关模块,具有第一端和第二端,上述第二开关模块的第一端与上述第一开关模块的第四端电连接,上述第二开关模块的第二端分别与上述第一保护模块的第二端、上述第二保护模块的第二端、上述第三保护模块的第二端和上述第四保护模块的第二端电连接。
具体地,如图5所示,第一分压模块可以为电阻R1,第二分压模块也可以为电阻R2,相应的,第一分压模块可以为多个串联的电阻或者多个并联的电阻,第二分压模块也可以为多个串联的电阻或者多个并联的电阻,其中,第一分压模块和第二分压模块具体地电路结构可以根据实际情况进行相应的修改,只要能起到分压作用均可。
示例性的,如图4所示,上述第一开关模块包括:第七MOS器件M7,具有源极、栅极和漏极,上述第七MOS器件M7的源极分别与上述第一分压模块30的第二端和上述第二分压模块40的第一端电连接,上述第七MOS器件M7的栅极接地;第八MOS器件M8,具有源极、栅极和漏极,上述第八MOS器件M8的源极与上述第七MOS器件M7的漏极电连接,上述第八MOS器件M8的栅极用于输入上述第二输入电压信号(即Vref_se1);第九MOS器件M9,具有源极、栅极和漏极,上述第九MOS器件M9的源极与上述第八MOS器件M8的漏极电连接,上述第九MOS器件M9的栅极接地,上述第九MOS器件M9的漏极与上述第二开关模块的第一端电连接。
具体地,如图4所示,第七MOS器件M7、第八MOS器件M8和第九MOS器件M9均为PMOS,第二输入电压可以设置为3.3V,第七MOS器件M7的栅极和第九MOS器件M9的栅极还用于输入Vref1电压信号(即第二输入电压的分压),其中,Vref1电压信号与R3和R4的电阻值有关,一般情况下R3和R4的阻值相等,即Vref1为第二输入电压的二分之一,也可以根据实际分压情况进行调整。第一开关模块的设置可以控制偏置电压的大小。
另一种实施例中,如图3和图4所示,上述第二开关模块包括:第十MOS器件M10,具有源极、栅极和漏极,上述第十MOS器件M10的源极与上述第一开关模块的第四端电连接,上述第十MOS器件M10的漏极分别与上述第一保护模块11的第二端、上述第二保护模块12的第二端、上述第三保护模块21的第二端和上述第四保护模块22的第二端电连接;第十一MOS器件M11,具有源极、栅极和漏极,上述第十一MOS器件M11的源极与上述第十MOS器件M10的栅极电连接,上述第十一MOS器件M11的栅极与上述第一开关模块的第四端电连接,上述第十一MOS器件M11的漏极分别与上述第一保护模块11的第二端、上述第二保护模块12的第二端、上述第三保护模块21的第二端和上述第四保护模块22的第二端电连接。
具体地,第十MOS器件和第十一MOS器件均为PMOS。
其中,上述实施例可以在芯片没上电和上电后自动切换偏置电压来保护开关电路,
当输出3.3V的第二输入电压信号的芯片电源关断时,即第二输入电压信号此时的电压是0V,如果第一输入电压信号是3.3V时,为了保护信号传输开关,使信号传输开关不会有过压问题。我们可以通过第一分压模块和第二分压模块的分压使得节点vref2的电压为1.5V(或者为其他电压值,此处仅为示例),由于第二输入电压信号的3.3V电源电压此时的电压是0V,那vref1的电压等于0V,那么节点Vref3的电压会由于PMOS管M7,M8,M9的导通等于vref2,即1.5V,由于PMOS管M10(M10的栅极电压V(vref1)=0)的导通使得节点vref_sel的电压等于V(vref3)=1.5V,此时偏置NMOS管M3和PMOS管M4的栅极为1.5V,使得这两个MOS管的Vgs=V(输入端)-V(M3,M4栅极)=3.3V-1.5V=1.8V,避免了M3,M4的过压问题。
当输出第二输入电压信号的芯片3.3V电源上电后,即第二输入电压信号的3.3V电源电压此时的电压是3.3V,那么节点Vref1的电压会由于第一分压模块和第二分压模块的分压产生1.65V电压即V(vref1)=1.65V.此时PMOS管M8由于3.3V上电后处于关断状态,同时由于节点vref1的电压等于1.65V使得第十三MOS器件(NMOS)处于打开状态,会使得节点V(vref3)的电压等于0,从而关断第十二MOS器件(NMOS)避免信号的输入端发生通过第一分压模块、第二分压模块和M12的漏电。另外由于V(vref3)=0,PMOS M11就会选通使得V(vref_sel)=V(vref1)=1.65V,即当输入端的电压等于3.3V时,由于M4和M3的栅极(G)vref_sel被偏置到1.65V,所以也不会发生过压问题。
作为一种可选的方案,如图4所示,上述偏置电压生成电路还包括:漏电保护模块50,具有第一端、第二端和第三端,上述漏电保护模块50的第一端与上述第二分压模块40的第二端电连接,上述漏电保护模块50的第二端接地,上述漏电保护模块50用于防止在上述第二输入电压信号作用的情况下上述第一分压模块30和上述第二分压模块40产生漏电流;第三开关模块60,具有第一端、第二端和第三端,上述第三开关模块60的第一端与上述第一开关模块的第三端电连接,上述第三开关模块60的第二端与漏电保护模块50的第三端电连接,上述第三开关模块60的第三端接地。
具体地,漏电保护模块和第三开关模块是为了在第二输入电压信号作用的情况下,避免第一分压模块和第二分压模块发生漏电,对保护电路造成影响。
示例性的,如图4所示,上述漏电保护模块50包括第十二MOS器件M12,上述第十二MOS器件M12具有源极、栅极和漏极,上述第十二MOS器件M12的源极接地,上述第十二MOS器件M12的漏极与上述第二分压模块40的第二端电连接;上述第三开关模块60包括第十三MOS器件M13,上述第十三MOS器件M13具有源极、栅极和漏极,上述第十三MOS器件M13的源极接地,上述第十三MOS器件M13的漏极与上述第十二MOS器件M12的栅极电连接,上述第十三MOS器件M13的栅极与上述第一开关模块的第三端电连接。
具体地,第十二MOS器件和第十三MOS器件均为NMOS,而上述M7、M8、M9、M10、M11均为PMOS,因此M7、M8、M9、M10、M11的源极和漏极均可以互换。
本申请的另一种典型的实施例还提供了一种信号传输开关的保护系统,包括信号传输开关和任意一种上述的信号传输开关的保护电路,上述信号传输开关与上述保护电路电连接。
本申请的上述信号传输开关的保护系统,包括任意一种上述的信号传输开关的保护电路,信号传输开关包括第一MOS器件和第二MOS器件,该保护电路包括:第一保护单元,第一保护单元包括第一保护模块和第二保护模块,第一保护模块具有第一端、第二端和第三端,第一保护模块的第一端用于输入第一输入电压信号,第一保护模块的第二端用于输入偏置电压信号,第一保护模块的第三端与第一MOS器件的源极电连接,第一保护模块用于使得第一MOS器件的栅源电压小于第一MOS器件的阈值电压以保护第一MOS器件,第二保护模块具有第一端、第二端和第三端,第二保护模块的第一端用于输入第一输入电压信号,第二保护模块的第二端用于输入偏置电压信号,第二保护模块的第三端与第二MOS器件的源极电连接,第二保护模块用于使得第二MOS器件的栅源电压小于第二MOS器件的阈值电压以保护第二MOS器件;第二保护单元,第二保护单元包括第三保护模块和第四保护模块,第三保护模块具有第一端、第二端和第三端,第三保护模块的第一端与第一MOS器件的漏极电连接,第三保护模块的第二端用于输入偏置电压信号,第三保护模块的第三端用于输出输出电压信号,第三保护模块用于使得第一MOS器件的栅漏电压小于第一MOS器件的阈值电压以保护第一MOS器件,第四保护模块具有第一端、第二端和第三端,第四保护模块的第一端与第二MOS器件的漏极电连接,第四保护模块的第二端用于输入偏置电压信号,第四保护模块的第三端用于输出输出电压信号,第四保护模块用于使得第二MOS器件的栅漏电压小于第二MOS器件的阈值电压以保护第二MOS器件。该电路通过设置两个保护单元,避免信号传输开关两端的电压高于其耐受电压的信号电压,从而达到保护开关管的目的,解决了现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的上述信号传输开关的保护电路,信号传输开关包括第一MOS器件和第二MOS器件,该保护电路包括:第一保护单元,第一保护单元包括第一保护模块和第二保护模块,第一保护模块具有第一端、第二端和第三端,第一保护模块的第一端用于输入第一输入电压信号,第一保护模块的第二端用于输入偏置电压信号,第一保护模块的第三端与第一MOS器件的源极电连接,第一保护模块用于使得第一MOS器件的栅源电压小于第一MOS器件的阈值电压以保护第一MOS器件,第二保护模块具有第一端、第二端和第三端,第二保护模块的第一端用于输入第一输入电压信号,第二保护模块的第二端用于输入偏置电压信号,第二保护模块的第三端与第二MOS器件的源极电连接,第二保护模块用于使得第二MOS器件的栅源电压小于第二MOS器件的阈值电压以保护第二MOS器件;第二保护单元,第二保护单元包括第三保护模块和第四保护模块,第三保护模块具有第一端、第二端和第三端,第三保护模块的第一端与第一MOS器件的漏极电连接,第三保护模块的第二端用于输入偏置电压信号,第三保护模块的第三端用于输出输出电压信号,第三保护模块用于使得第一MOS器件的栅漏电压小于第一MOS器件的阈值电压以保护第一MOS器件,第四保护模块具有第一端、第二端和第三端,第四保护模块的第一端与第二MOS器件的漏极电连接,第四保护模块的第二端用于输入偏置电压信号,第四保护模块的第三端用于输出输出电压信号,第四保护模块用于使得第二MOS器件的栅漏电压小于第二MOS器件的阈值电压以保护第二MOS器件。该电路通过设置两个保护单元,避免信号传输开关两端的电压高于其耐受电压的信号电压,从而达到保护开关管的目的,解决了现有电路的最高输入电压通常高于器件的最高耐受电压导致器件寿命缩短的问题。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种信号传输开关的保护电路,其特征在于,所述信号传输开关包括第一MOS器件和第二MOS器件,所述保护电路包括:
第一保护单元,所述第一保护单元包括第一保护模块和第二保护模块,所述第一保护模块具有第一端、第二端和第三端,所述第一保护模块的第一端用于输入第一输入电压信号,所述第一保护模块的第二端用于输入偏置电压信号,所述第一保护模块的第三端与所述第一MOS器件的源极电连接,所述第一保护模块用于使得所述第一MOS器件的栅源电压小于所述第一MOS器件的阈值电压以保护所述第一MOS器件,所述第二保护模块具有第一端、第二端和第三端,所述第二保护模块的第一端用于输入所述第一输入电压信号,所述第二保护模块的第二端用于输入所述偏置电压信号,所述第二保护模块的第三端与所述第二MOS器件的源极电连接,所述第二保护模块用于使得所述第二MOS器件的栅源电压小于所述第二MOS器件的阈值电压以保护所述第二MOS器件;
第二保护单元,所述第二保护单元包括第三保护模块和第四保护模块,所述第三保护模块具有第一端、第二端和第三端,所述第三保护模块的第一端与所述第一MOS器件的漏极电连接,所述第三保护模块的第二端用于输入所述偏置电压信号,所述第三保护模块的第三端用于输出输出电压信号,所述第三保护模块用于使得所述第一MOS器件的栅漏电压小于所述第一MOS器件的阈值电压以保护所述第一MOS器件,所述第四保护模块具有第一端、第二端和第三端,所述第四保护模块的第一端与所述第二MOS器件的漏极电连接,所述第四保护模块的第二端用于输入所述偏置电压信号,所述第四保护模块的第三端用于输出所述输出电压信号,所述第四保护模块用于使得所述第二MOS器件的栅漏电压小于所述第二MOS器件的阈值电压以保护所述第二MOS器件。
2.根据权利要求1所述的保护电路,其特征在于,
所述第一保护模块包括第三MOS器件,所述第三MOS器件具有源极、栅极和漏极,所述第三MOS器件的源极用于输入所述第一输入电压信号,所述第三MOS器件的栅极用于输入所述偏置电压信号,所述第三MOS器件的漏极与所述第一MOS器件的源极电连接;
所述第二保护模块包括第四MOS器件,所述第四MOS器件具有源极、栅极和漏极,所述第四MOS器件的源极用于输入所述第一输入电压信号,所述第四MOS器件的栅极用于输入所述偏置电压信号,所述第四MOS器件的漏极与所述第二MOS器件的源极电连接;
所述第三保护模块包括第五MOS器件,所述第五MOS器件具有源极、栅极和漏极,所述第五MOS器件的漏极与所述第一MOS器件的漏极电连接,所述第五MOS器件的栅极用于输入所述偏置电压信号,所述第五MOS器件的源极用于输出所述输出电压信号;
所述第四保护模块包括第六MOS器件,所述第六MOS器件具有源极、栅极和漏极,所述第六MOS器件的漏极与所述第二MOS器件的漏极电连接,所述第六MOS器件的栅极用于输入所述偏置电压信号,所述第六MOS器件的源极用于输出所述输出电压信号。
3.根据权利要求2所述的保护电路,其特征在于,所述第一MOS器件为NMOS,所述第二MOS器件为PMOS,所述第三MOS器件为NMOS,所述第四MOS器件为PMOS,所述第五MOS器件为NMOS,所述第六MOS器件为PMOS。
4.根据权利要求1所述的保护电路,其特征在于,所述保护电路还包括:
偏置电压生成电路,具有第一端、第二端和第三端,所述偏置电压生成电路的第一端用于输入所述第一输入电压信号,所述偏置电压生成电路的第二端分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接,所述偏置电压生成电路的第三端用于输入第二输入电压信号,所述偏置电压生成电路用于生成所述偏置电压信号。
5.根据权利要求4所述的保护电路,其特征在于,所述偏置电压生成电路包括:
第一分压模块,具有第一端和第二端,所述第一分压模块的第一端用于输入所述第一输入电压信号;
第二分压模块,具有第一端和第二端,所述第二分压模块的第一端与所述第一分压模块的第二端电连接,所述第二分压模块的第二端接地;
第一开关模块,具有第一端、第二端、第三端和第四端,所述第一开关模块的第一端分别与所述第一分压模块的第二端和所述第二分压模块的第一端电连接,所述第一开关模块的第二端用于输入所述第二输入电压信号,所述第一开关模块的第三端接地;
第二开关模块,具有第一端和第二端,所述第二开关模块的第一端与所述第一开关模块的第四端电连接,所述第二开关模块的第二端分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接。
6.根据权利要求5所述的保护电路,其特征在于,所述第一开关模块包括:
第七MOS器件,具有源极、栅极和漏极,所述第七MOS器件的源极分别与所述第一分压模块的第二端和所述第二分压模块的第一端电连接,所述第七MOS器件的栅极接地;
第八MOS器件,具有源极、栅极和漏极,所述第八MOS器件的源极与所述第七MOS器件的漏极电连接,所述第八MOS器件的栅极用于输入所述第二输入电压信号;
第九MOS器件,具有源极、栅极和漏极,所述第九MOS器件的源极与所述第八MOS器件的漏极电连接,所述第九MOS器件的栅极接地,所述第九MOS器件的漏极与所述第二开关模块的第一端电连接。
7.根据权利要求5所述的保护电路,其特征在于,所述第二开关模块包括:
第十MOS器件,具有源极、栅极和漏极,所述第十MOS器件的源极与所述第一开关模块的第四端电连接,所述第十MOS器件的漏极分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接;
第十一MOS器件,具有源极、栅极和漏极,所述第十一MOS器件的源极与所述第十MOS器件的栅极电连接,所述第十一MOS器件的栅极与所述第一开关模块的第四端电连接,所述第十一MOS器件的漏极分别与所述第一保护模块的第二端、所述第二保护模块的第二端、所述第三保护模块的第二端和所述第四保护模块的第二端电连接。
8.根据权利要求5所述的保护电路,其特征在于,所述偏置电压生成电路还包括:
漏电保护模块,具有第一端、第二端和第三端,所述漏电保护模块的第一端与所述第二分压模块的第二端电连接,所述漏电保护模块的第二端接地,所述漏电保护模块用于防止在所述第二输入电压信号作用的情况下所述第一分压模块和所述第二分压模块产生漏电流;
第三开关模块,具有第一端、第二端和第三端,所述第三开关模块的第一端与所述第一开关模块的第三端电连接,所述第三开关模块的第二端与漏电保护模块的第三端电连接,所述第三开关模块的第三端接地。
9.根据权利要求8所述的保护电路,其特征在于,
所述漏电保护模块包括第十二MOS器件,所述第十二MOS器件具有源极、栅极和漏极,所述第十二MOS器件的源极接地,所述第十二MOS器件的漏极与所述第二分压模块的第二端电连接;
所述第三开关模块包括第十三MOS器件,所述第十三MOS器件具有源极、栅极和漏极,所述第十三MOS器件的源极接地,所述第十三MOS器件的漏极与所述第十二MOS器件的栅极电连接,所述第十三MOS器件的栅极与所述第一开关模块的第三端电连接。
10.一种信号传输开关的保护系统,其特征在于,包括信号传输开关和权利要求1至9中任意一项所述的信号传输开关的保护电路,所述信号传输开关与所述保护电路电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310267620.0A CN116318096A (zh) | 2023-03-15 | 2023-03-15 | 信号传输开关的保护电路和信号传输开关的保护系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310267620.0A CN116318096A (zh) | 2023-03-15 | 2023-03-15 | 信号传输开关的保护电路和信号传输开关的保护系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116318096A true CN116318096A (zh) | 2023-06-23 |
Family
ID=86777576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310267620.0A Pending CN116318096A (zh) | 2023-03-15 | 2023-03-15 | 信号传输开关的保护电路和信号传输开关的保护系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116318096A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118316427A (zh) * | 2024-06-11 | 2024-07-09 | 上海芯炽科技集团有限公司 | 一种超压保护的模拟开关电路 |
-
2023
- 2023-03-15 CN CN202310267620.0A patent/CN116318096A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118316427A (zh) * | 2024-06-11 | 2024-07-09 | 上海芯炽科技集团有限公司 | 一种超压保护的模拟开关电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5406141A (en) | High voltage CMOS switching circuit | |
KR101442331B1 (ko) | 과전압 보호 회로 및 그 방법 | |
US8450942B2 (en) | Light emitting diode driving apparatus | |
CN109327218B (zh) | 一种电平移位电路和集成电路芯片 | |
KR20010071855A (ko) | 고전압 레벨 허용 트랜지스터 회로 | |
CN113468089B (zh) | 输出驱动电路、gpio电路 | |
KR970707637A (ko) | 비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits) | |
US20130141825A1 (en) | Esd protection circuit | |
CN116318096A (zh) | 信号传输开关的保护电路和信号传输开关的保护系统 | |
US11869886B2 (en) | ESD protection circuit, semiconductor device, and electronic apparatus | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
CN113885644B (zh) | 用于ldo防倒灌的衬底切换电路 | |
CN114624485A (zh) | 应用于高压模拟集成电路的低压熔丝修调电路 | |
US7489559B2 (en) | Recursive device for switching over a high potential greater than a nominal potential of a technology in which the device is made and related system and method | |
JP5613488B2 (ja) | 過電圧保護回路 | |
CN113422503B (zh) | 电源钳位电路及esd保护电路 | |
CN110768655B (zh) | 基于高压输入及esd防护的gpio复用电路 | |
CN110266186B (zh) | 低漏电流充电泵电路 | |
CN107733423B (zh) | 缓冲器电路及应用其的电压产生器 | |
US7026854B2 (en) | System for producing high-voltage, low-power driver circuitry | |
CN111756029A (zh) | 高速宽动态范围输入结构 | |
CN111831046A (zh) | 输出级电路及其稳压器 | |
US11750098B2 (en) | Voltage conversion circuit having self-adaptive mechanism | |
US6590443B1 (en) | Dynamic biasing for cascoded transistors to double operating supply voltage | |
CN216649665U (zh) | 一种高压全摆幅逻辑电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |