CN116317541A - 一种用于负压隔离的全氮化镓集成负压生成电路 - Google Patents
一种用于负压隔离的全氮化镓集成负压生成电路 Download PDFInfo
- Publication number
- CN116317541A CN116317541A CN202310253043.XA CN202310253043A CN116317541A CN 116317541 A CN116317541 A CN 116317541A CN 202310253043 A CN202310253043 A CN 202310253043A CN 116317541 A CN116317541 A CN 116317541A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- capacitor
- hemt tube
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 103
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000010354 integration Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910002704 AlGaN Inorganic materials 0.000 claims description 20
- 238000007599 discharging Methods 0.000 claims description 18
- 150000002739 metals Chemical class 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000009471 action Effects 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体功率集成技术领域，特别涉及一种用于负压隔离的全氮化镓集成负压生成电路。本发明包括直流分压电路，脉冲信号产生电路，第一、第二电容充放电电路。直流分压电路用于将直流电压源根据负压隔离需要生成宽电源输入兼容的电压；脉冲信号产生电路用于产生与高压氮化镓器件开关同步的负压电路开关控制信号；第一、第二电容充放电电路用于在控制信号的作用下生成稳定的负向电压。本发明的用于负向隔离的全氮化镓集成负压生成电路能实现负向电压与高压氮化镓功率器件高频开关时的同步跟随，且能根据不同隔离场景在不同的直流电源下灵活生成所需要的稳定负向电压，并完全兼容P‑GaN栅增强型氮化镓功率集成工艺平台。
Description
技术领域
本发明属于半导体功率集成技术领域，特别涉及一种用于负压隔离的全氮化镓集成负压生成电路。
背景技术
作为第三代宽禁带半导体材料的氮化镓(GaN)，具有3.4eV的禁带宽度、2.0W/(cm·K)的热导率、2000cm2/V·s的电子迁移率、3.5×106V/cm的临界击穿电场，且AlGaN/GaN异质结由于极化效应在结面产生的二维电子气(2DEG)具有极高的电荷密度，因此氮化镓高电子迁移率晶体管(GaN HEMT)具有比硅器件在更高频率、更高电压和更高温度下工作的能力，因而可以显著减小电源系统中电容、电感、变压器等无源器件的体积，降低对散热的需求，提升电源系统的功率密度，实现电源设备小型化和低碳化。现在已经广泛应用于开关电源、新能源汽车、光伏逆变器等领域。
目前GaN HEMT的主流应用方案仍是分立式增强型GaN器件结合Si基驱动器等外围电路部件焊接在印制电路板(PCB)上的分立功率电路。由于器件封装和PCB走线不可避免的在信号回路上存在寄生电感，导致GaN器件在驱动时产生栅信号震荡，使GaN功率器件在高频应用中难以驱动；此外在GaN器件的高速开关时，由于信号回路中寄生参数的存在导致保护电路来不及安全的关断GaN器件，这些都使分立式GaN功率电路不能完全发挥GaN HEMT的性能优势。而将GaN功率器件和驱动、保护电路集成在同一衬底上的全氮化镓集成方案可以将信号回路上的寄生参数降到最低，甚至达到0寄生电感，从而最大程度释放GaN的性能，成为当前GaN应用的发展趋势。
在全氮化镓功率集成电路中，高压GaN功率器件和低压GaN逻辑器件集成在同一片衬底上，由于高低压器件之间存在寄生电容以及低电阻P型硅衬底存在泄露电流路径，在高压GaN功率器件高频开关时，将不可避免的对低压逻辑器件产生串扰信号。串扰信号包括串扰电流和串扰电压，串扰电流会影响低压器件的漏极电流，串扰电压会带来低压器件不规则的电位扰动，表现为阈值电压的漂移，带来误开启的风险。通常有以下几种串扰解决方式：1)、对有源区进行台面刻蚀实现沟槽隔离，但为了达到较好的串扰隔离效果，沟槽的宽度通常在几百微米，这极大降低了全GaN IC的功率密度；2)、离子注入隔离，与沟槽隔离类似，只能通过器件之间横向扩展的方式来达到更好的隔离效果，且离子注入对工艺的稳定性要求较高。3)、GaN-on-SOI隔离，但该隔离技术对工艺要求较高，且由于衬底上的氧化物将GaN器件半包裹，而氧化物与衬底的热阻不同，因此存在热可靠性的问题。4)、反向电场耦合隔离结构，通过在沟槽内施加负向电场以此影响高、低压器件之间的电场分布，实现对串扰信号的抑制，同时可以实现较窄的沟槽宽度，提升全GaN IC的功率密度，是全GaN IC中能够兼顾各方面的串扰隔离方案。
发明内容
本发明所要解决的是单片GaN功率集成电路的负向电场耦合技术中负向电电压在不同隔离需求下的高速、稳定生成的问题，提出了一种基于P-GaN栅增强型GaN功率集成工艺平台，通过P-GaN栅增强型HEMT(E-HEMT)和MIS耗尽型HEMT(D-HEMT)构成的全氮化镓负压生成电路。能够在高压GaN功率器件开关时，在隔离沟槽中快速生成负向电压以实现对高低压器件之间的电场调制，从而抑制串扰噪声。并且通过所提电路中的分压电路结构，能够根据不同的串扰抑制场景灵活调控所产生的负向电压幅值，同时所生成的负向电压对不同幅值的直流源具有较高的稳定性。
本发明具有以下特点：
1)快速响应，能够跟随高压GaN功率器件的开关迅速生成负压。
2)负压可控，能够根据串扰隔离需要对生成的负压进行调控。
3)工艺兼容性高，该发明中所用器件均基于较成熟的P-GaN栅增强型GaN功率集成工艺平台。
本发明的技术方案是：
一种用于负压隔离的全氮化镓集成负压生成电路，包括分压电路、脉冲信号产生电路、第一电容充放电电路和第二电容充放电电路；
所述分压电路包括第一D-HEMT管和第一E-HEMT管；第一D-HEMT管的漏极接电源，其栅极和漏极短接，其漏极接第一E-HEMT管的栅极和漏极，第一E-HEMT管的源极接地，第一E-HEMT管的漏极为分压电路的输出端；
所述脉冲信号产生电路包括第二D-HEMT管和第二E-HEMT管；第二D-HEMT管的漏极接分压电路的输出端，第二D-HEMT管的栅极和源极短接后接第二E-HEMT管的漏极，第二E-HEMT管的栅极为负压生成电路的信号输入端，第二E-HEMT管的源极接地，第二E-HEMT管的漏极为脉冲信号产生电路的输出端；
所述第一电容充放电电路包括第一二极管D1和第一电容C1；第一二极管D1的阳极通过第一电容C1后接脉冲信号产生电路的输出端，第一二极管D1的阴极接地；
所述第二电容充放电电路包括第二二极管D2和第二电容C2；第二二极管D2的阴极接第一二极管D1的阳极，第二二极管D2的阳极接第二电容C2的一端，第二电容C2的另一端接地；第二电容C2的一端为负压生成电路的输出端；
所述的脉冲信号生成电路用于与高压GaN功率器件的开关同步产生负向电压生成信号，用于控制第一电容充放电电路和第二电容充放电电路生成稳定的负压。
进一步的，负压生成电路中采用的器件均基于P-GaN栅增强型氮化镓功率集成工艺平台集成在同一衬底，定义D-HEMT管、E-HEMT管、二极管、电容构成集成器件，集成器件从下到上依次为Si衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；沿器件横向方向依次为D-HEMT管、E-HEMT管、二极管、电容，相互之间具有间隔，其中D-HEMT管部分的两端具有第一金属，第一金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，第一金属之间的AlGaN势垒层上表面中部具有P-GaN层，P-GaN层与两侧的第一金属之间具有介质层，P-GaN层上表面具有第二金属；E-HEMT管部分的两端具有第一金属，第一金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，第一金属之间的AlGaN势垒层上表面具有介质层，介质层上表面中部具有第二金属；二极管部分靠近E-HEMT管一端具有第二金属，第二金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，二极管部分远离E-HEMT管一端具有第一金属，第一金属的底部与AlGaN势垒层接触，第二金属与第一金属之间的AlGaN势垒层上表面具有介质层；电容部分上表面具有介质层，在远离二极管的一端的介质层上表面具有第二金属，第二金属上具有钝化层，钝化层上具有第三金属。
本发明的有益效果为：
1、能迅速生成负向电压以调制高低压器件之间的电场分布。相较于传统的分立式负压产生电路，所提全氮化镓负压生成电路中所用器件完全兼容较为成熟的P-GaN栅增强GaN功率集成工艺平台，能够将信号间的延迟降到最低，因而能够实现当高压GaN功率器件高频开启时，实现负向电压的跟随产生，以避免在高压GaN功率器件快速开启瞬间负向电压来不及对低压GaN逻辑器件做成阈值及漏电流漂移。
2、能根据不同串扰场景调控产生的负向电压值，且对不同的直流电源具有高兼容性。相较于传统的电阻分压方式，通过栅漏短接的D-HEMT器件与栅源短接的E-HEMT串联，可以通过改变E-HEMT的栅宽灵活实现对预设分压的调整，且该结构下预定分压将更少的受到不同直流电源的影响，
附图说明
图1为本发明提出的一种用于负压隔离的全氮化镓集成负压生成电路功能框图示意图；
图2为本发明提出的一种用于负压隔离的全氮化镓集成负压生成电路拓扑结构示意图；
图3为本发明提出的一种用于负压隔离的全氮化镓集成负压生成电路负基于ADS仿真软件的仿真示意图；
图4为本发明所兼容的P-GaN栅增强型GaN功率集成工艺平台示意图；
图5为本发明实施例在全GaN功率IC中隔离应用位置示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
请参阅图1，本发明提出的一种用于负压隔离的全氮化镓集成负压生成电路功能框图。
分压电路：用于实现不同串扰抑制场景下对不同量值负向电压的需求，并且能够兼容不同的直流电源输入产生相对稳定的分压。
脉冲信号生成电路：用于与高压GaN功率器件的开关同步产生负向电压生成信号，用于控制第一电容充放电电路和第二电容充放电电路生成稳定的负压。
第一、第二电容充放电电路：在脉冲信号生成电路的控制下生成稳定的负压。
整体的，所述分压电路的分压输出端与脉冲信号产生电路的电压输入端相连接；所述脉冲信号产生电路的信号输出端与第一电容充放电电路的输入端相连接；第一电容充放电电路的输出端与第二电容充放电电路的输入端相连接。
其功能描述为：分压电路实时将直流电源电压VDD分压到所设定的分压值Vdivide，当高压GaN功率HEMT关断时，所述负向电压生成电路输入信号端输入信号保持为低电平，负压生成电路被禁用。当高压GaN功率器件高频开关时，在输入信号为低电平周期，脉冲信号生成电路输出Vdivide高电平，对第一电容充放电电路充电；在输入信号为高电平周期，脉冲信号生成电路输出0V低电平，第一电容充放电电路对第二电容充放电电路充电，在GND的0V的标定下，电容C2两端电压不能跃变，于是输出幅值接近Vdivide的负向电压。
请参阅图2，为本发明提出的一种用于负压隔离的全氮化镓集成负压生成电路拓扑结构示意图；
其工作原理为：
当高压GaN功率HEMT关断时，所述负压生成电路的输入端信号保持为0V电平，因此第二E-HEMT2保持截止，故脉冲信号产生电路的输出保持分压值Vdivide，此时第一电容充放电电路和第二电容充放电电路均不会有充放电操作，因此负压生成电路保持禁止状态，输出保持0V。
当高压GaN功率器件HEMT高频开关时，在输入信号为低电平周期，第一E-HEMT截止，分压电路经第二D-HEMT对第一充电电容电路充电，电容C1与二极管D1阳极相连的一段电压为二极管的正向导通电压，电容C1的另外一段接近分压值Vdivide；在输入信号为高电平周期，第一E-HEMT开启，第一电容充放电电路经导通的第一E-HEMT对第二电容充放电电路充电，电容C2两端电压被充电至Vdivide，由于电容C2一端接地，且电容两端电压不能跃变，因此电容C2与二极管D2阳极连接的一端呈幅值接近Vdivide的负电压。
进一步的，分压电路中，电路的分压值Vdivide表达式为：
其中，ND、NE分别为第一D-HEMT和第二E-HEMT的栅宽，βD、βE分别为第一D-HEMT和第二E-HEMT的电流密度。VTHE、VTHD分别为第一D-HEMT和第一E-HEMT的阈值电压
请参阅图3，通过Advanced Design System(ADS)对所提全氮化镓集成负压生成电路的进行了波形仿真。由输出端VOUT可见，在输入信号VIIN保持为低电平时，输出VOUT保持在0V的禁止状态。在输入信号频率为1MHZ，直流电源VDD＝10V的条件下，经过分压电路的作用下，所提负向电压产生电路同步产生了接近-7V的负向电压。由以上仿真结果较好验证了所提电路负向电压生成的高速性和所生成负向电压的可调性。
请参阅图4，本发明实施例兼容的P-GaN栅增强型GaN功率集成工艺平台。
从下到上依次为Si衬底01、GaN缓冲层02、GaN沟道层03、AlGaN势垒层04、P-GaN层05、AlGaN势垒层04表面上的第一金属06、介质层08、P-GaN栅表面上的第二金属07、钝化层09、钝化层09表面上的第三金属10。
进一步的，GaN沟道层03和AlGaN势垒层04形成异质结结构，在极化效应下在异质结界面形成高浓度2DEG。第一金属06为低功函数金属、用于与沟道层03形成欧姆接触作为器件的源极、漏极或阴极；第二金属07为高功函数金属、用于与P-GaN层05形成肖特基接触作为器件的栅极或阳极。第三金属10为互连线金属，用于实现电路中各器件之间的连接。
所述集成电路由第一器件11、第二器件12、第三器件13、第四器件14集成在同一衬底上构成。其中第一器件11由衬底层01、缓冲层02、沟道层03、势垒层04、P-GaN层05、第一金属06、第二金属07、介质层08构成；第二器件12、第三器件13均由衬底层01、缓冲层02、沟道层03、势垒层04、第一金属06、第二金属07、介质层08构成；第四器件14由衬底层01、缓冲层02、沟道层03、势垒层04、第一金属06、第二金属07、介质层08、第二金属07、钝化层09、第三金属10构成。
进一步的，所述第一器件11为P-GaN栅增强型GaN HEMT，简记为E-HEMT；第二器件12为MIS耗尽型GaN HEMT，简记为D-HEMT；第三器件13为肖特基二极管D；第四器件14为电容C。上述器件均为低压器件。
请参阅图5，本发明实施例在全GaN功率IC中负向电压隔离应用示意图。
在图5中，所述第五器件15与第一器件10集成在同一衬底，其中第五器件15由衬底层01、缓冲层02、沟道层03、势垒层04、P-GaN层05、第一金属06、第二金属07、介质层08构成，为高压P-GaN栅增强型GaN功率HEMT。
电路的输出端为金属电极16，金属电极16覆盖在位于第五器件15和第一器件10之间的隔离沟槽17内。在上述应用结构中，当第五器件15开启时，金属输出电极同步生成负向电场以抑制串扰噪声，提升以第一器件10为代表的低压逻辑器件的稳定性及工作可靠性。
Claims (2)
1.一种用于负压隔离的全氮化镓集成负压生成电路，其特征在于：包括分压电路、脉冲信号产生电路、第一电容充放电电路和第二电容充放电电路；
所述分压电路包括第一D-HEMT管和第一E-HEMT管；第一D-HEMT管的漏极接电源，其栅极和漏极短接，其漏极接第一E-HEMT管的栅极和漏极，第一E-HEMT管的源极接地，第一E-HEMT管的漏极为分压电路的输出端；
所述脉冲信号产生电路包括第二D-HEMT管和第二E-HEMT管；第二D-HEMT管的漏极接分压电路的输出端，第二D-HEMT管的栅极和源极短接后接第二E-HEMT管的漏极，第二E-HEMT管的栅极为负压生成电路的信号输入端，第二E-HEMT管的源极接地，第二E-HEMT管的漏极为脉冲信号产生电路的输出端；
所述第一电容充放电电路包括第一二极管D1和第一电容C1；第一二极管D1的阳极通过第一电容C1后接脉冲信号产生电路的输出端，第一二极管D1的阴极接地；
所述第二电容充放电电路包括第二二极管D2和第二电容C2；第二二极管D2的阴极接第一二极管D1的阳极，第二二极管D2的阳极接第二电容C2的一端，第二电容C2的另一端接地；第二电容C2的一端为负压生成电路的输出端；
所述的脉冲信号生成电路用于与高压GaN功率器件的开关同步产生负向电压生成信号，用于控制第一电容充放电电路和第二电容充放电电路生成稳定的负压。
2.根据权力要求1所述的一种用于负压隔离的全氮化镓集成负压生成电路，其特征在于：负压生成电路中采用的器件均基于P-GaN栅增强型氮化镓功率集成工艺平台集成在同一衬底，定义D-HEMT管、E-HEMT管、二极管、电容构成集成器件，集成器件从下到上依次为Si衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；沿器件横向方向依次为D-HEMT管、E-HEMT管、二极管、电容，相互之间具有间隔，其中D-HEMT管部分的两端具有第一金属，第一金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，第一金属之间的AlGaN势垒层上表面中部具有P-GaN层，P-GaN层与两侧的第一金属之间具有介质层，P-GaN层上表面具有第二金属；E-HEMT管部分的两端具有第一金属，第一金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，第一金属之间的AlGaN势垒层上表面具有介质层，介质层上表面中部具有第二金属；二极管部分靠近E-HEMT管一端具有第二金属，第二金属沿器件垂直方向贯穿AlGaN势垒层后与GaN沟道层接触，二极管部分远离E-HEMT管一端具有第一金属，第一金属的底部与AlGaN势垒层接触，第二金属与第一金属之间的AlGaN势垒层上表面具有介质层；电容部分上表面具有介质层，在远离二极管的一端的介质层上表面具有第二金属，第二金属上具有钝化层，钝化层上具有第三金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310253043.XA CN116317541A (zh) | 2023-03-16 | 2023-03-16 | 一种用于负压隔离的全氮化镓集成负压生成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310253043.XA CN116317541A (zh) | 2023-03-16 | 2023-03-16 | 一种用于负压隔离的全氮化镓集成负压生成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116317541A true CN116317541A (zh) | 2023-06-23 |
Family
ID=86793781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310253043.XA Pending CN116317541A (zh) | 2023-03-16 | 2023-03-16 | 一种用于负压隔离的全氮化镓集成负压生成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116317541A (zh) |
-
2023
- 2023-03-16 CN CN202310253043.XA patent/CN116317541A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11322606B2 (en) | Heterojunction semiconductor device having high blocking capability | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN102629866B (zh) | 用于改良器件开关性能的共源共栅电路 | |
| US20160240470A1 (en) | Semiconductor modules and methods of forming the same | |
| WO2019012293A1 (en) | POWER SEMICONDUCTOR DEVICE WITH AUXILIARY GRID STRUCTURE | |
| Boutros et al. | GaN power electronics for automotive application | |
| EP3633733A1 (en) | Semiconductor device | |
| US20180301549A1 (en) | Electric power converter | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| CN102403349B (zh) | Ⅲ族氮化物mishemt器件 | |
| CN104518648A (zh) | 用于操作氮化镓电子器件的方法和系统 | |
| US11133391B2 (en) | Transistor device | |
| Yang et al. | Advanced low-voltage power MOSFET technology for power supply in package applications | |
| CN114784102B (zh) | 一种具有混合导电模式的ligbt | |
| CN116317541A (zh) | 一种用于负压隔离的全氮化镓集成负压生成电路 | |
| CN116525612A (zh) | 一种单片集成式GaN基半桥电路及半桥电路 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN114447101B (zh) | 一种集成续流沟道二极管的垂直GaN MOSFET | |
| CN115425064A (zh) | 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法 | |
| Almpanis et al. | Influence of emitter side design on the unintentional turn-on of 10kV+ SiC n-IGBTs | |
| CN113725215A (zh) | 一种具有隔离结构的氮化镓集成电路 | |
| CN113054969A (zh) | 一种氮化镓三极管栅极驱动电路及其控制方法 | |
| CN107579114A (zh) | 一种具有复合栅介质的栅控晶闸管 | |
| US20230387278A1 (en) | Semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |