CN116314147A - 一种高压电感隔离器 - Google Patents
一种高压电感隔离器 Download PDFInfo
- Publication number
- CN116314147A CN116314147A CN202211673228.8A CN202211673228A CN116314147A CN 116314147 A CN116314147 A CN 116314147A CN 202211673228 A CN202211673228 A CN 202211673228A CN 116314147 A CN116314147 A CN 116314147A
- Authority
- CN
- China
- Prior art keywords
- isolation
- chip
- metal layer
- inductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000001939 inductive effect Effects 0.000 claims abstract description 33
- 238000000605 extraction Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 15
- 230000008054 signal transmission Effects 0.000 claims description 12
- 239000000428 dust Substances 0.000 claims description 7
- 230000003628 erosive effect Effects 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000006698 induction Effects 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种高压电感隔离器，包括基板、位于基板内的芯片、与芯片连接的电感、用于隔离保护芯片和电感的隔离层；芯片通过金属层实现信号引出；电感包括接收电感线圈和发射电感线圈，接收电感线圈能够接收发射电感线圈发出的磁场，并产生感应电流，两者之间通过隔离层实现高低压隔离。本发明采用异构集成板块扇出型的封装方法，合理地将先进封装的工艺制程与集成电路芯片结合起来，形成完整地高性能高压电感隔离器，使得隔离电压更高，简化了集成高压电感隔离芯片的设计和加工难点，有效提高了隔离能力，使得高压电感隔离器性能更稳定可靠，同时也降低了成本，提高了生产效率。
Description
技术领域
本发明涉及隔离器技术领域，尤其是一种高压电感隔离器。
背景技术
传统的隔离电感芯片制造要求非常规的晶圆生产工艺，隔离电压需要特殊高压隔离工艺，工艺技术复杂，成本高。传统隔离电感芯片，电感整体位于芯片内部，占用芯片内部空间，导致芯片整体体积大，材料成本高，加工难度大。传统结构的集成度、隔离性能、可靠性很难提升，难以满足多通道或复杂系统的市场需求。
发明内容
本申请人针对上述现有生产技术中的缺点，提供一种高压电感隔离器，从而简化集成高压电感隔离芯片的设计和加工难点，有效提高隔离能力，使得高压电感隔离器性能更稳定可靠，同时也降低成本，提高生产效率。
本发明所采用的技术方案如下：
一种高压电感隔离器，包括：
基板；
芯片，位于基板内，通过金属层实现信号引出；
电感，与芯片连接；
隔离层，用于隔离保护芯片和电感，便于形成金属层。
作为上述技术方案的进一步改进：
所述电感包括接收电感线圈和发射电感线圈，接收电感线圈能够接收发射电感线圈发出的磁场，并产生感应电流，两者之间通过隔离层实现高低压隔离。
所述发射电感线圈嵌入在芯片内，与芯片内的电路连接，实现信号传输；
或者发射电感线圈布设在芯片外侧，并与芯片连接，实现信号传输。
所述接收电感线圈和发射电感线圈的线圈绕法一致，两者中心对齐，接收电感线圈大于发射电感线圈，以保证发射电感线圈发出的磁场最大化被接收电感线圈接收。
所述基板位于相邻芯片之间设置有隔离结构，隔离结构为中空结构或填充隔离材料的隔离实体，以提高2个芯片之间的隔离性能。
所述隔离层包括：
第一隔离层，位于芯片上方，金属层位于第一隔离层上；
第二隔离层，位于金属层上方，接收电感线圈位于第二隔离层上；
第三隔离层，位于电感顶板上方，用于固定接收电感线圈，防止水分、灰尘的侵蚀。
所述金属层包括位于基板上方的第一金属层，第一金属层与芯片连接，实现信号引出。
所述金属层还包括位于基板下方的第二金属层，所述基板上设置有第二通孔，第一金属层和第二金属层通过第二通孔实现信号传输，将信号从顶部传输至底部，实现信号引出。
所述基板下方位于第二金属层的上下两侧分别设置第四隔离层和第五隔离层；
所述第四隔离层便于形成第二金属层，第五隔离层实现基板底部的封装，防止水分、灰尘的侵蚀。
还包括金属框架和实现整体封装的封装体，金属层包括位于基板上方的第一金属层，第一金属层通过焊线与金属框架的引脚连接，实现信号的引出。
本发明的有益效果如下：
本发明采用异构集成板块扇出型的封装方法，合理地将先进封装的工艺制程与集成电路芯片结合起来，形成完整地高性能高压电感隔离器，使得隔离电压更高，简化了集成高压电感隔离芯片的设计和加工难点，有效提高了隔离能力，使得高压电感隔离器性能更稳定可靠，同时也降低了成本，提高了生产效率。
本发明还包括如下优点：
(1)隔离电感芯片可以完全采用常规晶圆工艺，成本更低，可靠性也更好，生产良率更高，一致性更好。
(2)隔离电感设计制造在封装环节完成，电感的发射端设置在芯片外侧，与芯片堆叠在一起，有效节省芯片的面积，减少了整个产品的厚度和尺寸，同时也降低了成本。
(3)集成度更高，该结构允许将电感隔离、电容隔离及光耦隔离全部封装在一起，有效地隔绝各种干扰，适用于更加复杂的系统，例如，自供电系统、双向系统。
(4)多通道传输更容易实现，实现电感隔离情况下的多通道信号传输，满足多通道系统的需求。
(5)隔离性能更高，隔离电感的隔离层在封装环节完成，适用更多可供选择的材料，厚度和成分的选择也有更大的自由度，隔离电压更高，且性能更稳定。
(6)可靠性更高，采用TMV和RDL结构，取代了传统的bonding wires结构，由于RDL金属连接的导电性和可靠性都更好，因此，封装的噪声环境更优，有利于生产更高精度和速度的产品。
附图说明
图1为第一实施例中高压电感隔离器的爆炸图。
图2为第一实施例中高压电感隔离器的结构示意图。
图3为第一实施例中高压电感隔离器的剖视图。
图4为第二实施例中高压电感隔离器的结构示意图。
图5为第二实施例中高压电感隔离器的剖视图。
图6为第二实施例中高压电感隔离器的爆炸图。
图7为第三实施例中高压电感隔离器的剖视图。
图8为第三实施例中高压电感隔离器的爆炸图。
图9为第四实施例中高压电感隔离器内部的结构示意图。
图10为第四实施例中高压电感隔离器内部的剖视图。
图11为第四实施例中高压电感隔离器内部的爆炸图。
图12为第四实施例中高压电感隔离器封装的结构示意图。
图13为第四实施例中高压电感隔离器封装后的结构示意图。
其中：100、基板；110、第二通孔；200、芯片；310、接收电感线圈；320、发射电感线圈；410、第一隔离层；411、第一通孔；420、第二隔离层；430、第三隔离层；440、第四隔离层；450、第五隔离层；510、第一金属层；520、第二金属层；600、隔离结构；700、金属框架；710、引脚；800、封装体。
具体实施方式
下面结合附图，说明本发明的具体实施方式。
如图1-3所示，本实施例的高压电感隔离器，包括基板100、位于基板100内的芯片200、与芯片200连接的电感、用于隔离保护芯片200和电感的隔离层；芯片200通过金属层实现信号引出，隔离层便于形成金属层。
电感包括接收电感线圈310和发射电感线圈320，接收电感线圈310能够接收发射电感线圈320发出的磁场，并产生感应电流，两者之间通过隔离层实现高低压隔离。
接收电感线圈310和发射电感线圈320的线圈绕法相同，两者中心对齐，接收电感线圈310大于发射电感线圈320，以保证发射电感线圈320发出的磁场最大化被接收电感线圈310接收。两者均为导电材料制成，可以是金属、多晶硅、硅化物或扩散基板。通常情况下，发射电感线圈320连接到芯片200的发射信号电路，发射信号电路发出电流信号，经过发射电感线圈320时，电流信号转化为电磁感应信号，然后被接收电感线圈310接收，并产生感应电流，该感应电流再连接到集成电路上，从而实现信号的传输。
基板100采用绝缘材料，可以是透光或者不透光的材料，可塑性强，把多个IC封装到一起。优选地，基板100为注塑材料，便于封装成型。
在一个实施例中，基板100上设置有第二通孔110，第二通孔110为金属连接通孔，布设位置可以灵活调整，粗细大小也可以灵活调整，数量也可以根据需求制定。
金属层通过设计不同的版图布局模式(layout pattern)，金属层把信号重新导入到指定的地方。比如他们可以把芯片200的焊盘重新分配到一个新的位置。也可以通过第二通孔110，将焊盘或者信号直接导入到芯片200的下方，具有非常大的灵活性，并有效的节省空间。
金属层包括位于基板100上方的第一金属层510和位于基板100下方的第二金属层520，第一金属层510和第二金属层520通过第二通孔110实现信号传输，将信号从顶部传输至底部，实现信号引出。
隔离层采用绝缘材料，主要起隔离保护作用，包括：
第一隔离层410，位于芯片200上方，覆盖芯片200，便于布线，金属层位于第一隔离层410上，根据需求开孔，以便于金属连接线通过孔洞进行信号传输。
第二隔离层420，位于金属层上方，接收电感线圈310位于第二隔离层420上，用于在接收电感线圈310和发射电感线圈320之间提供高压隔离，其厚度可以根据需求调节，以创造不同的隔离电压性能；厚度可以根据需求调节，以创造不同的隔离电压性能；材料一般是绝缘性非常好的隔绝材料，能承受极高的电压(>1千伏)，也可以由多层材料混合或者堆叠制成，以取得最好的隔离效果。
第三隔离层430，位于接收电感线圈310上方，用于固定接收电感线圈310，防止水分、灰尘的侵蚀。
第四隔离层440，位于基板100下方，便于形成第二金属层520，根据需求开孔，以便于金属连接线通过孔洞进行信号传输。
第五隔离层450，位于金属层下方，实现基板100底部的封装，防止水分、灰尘的侵蚀。
参见图3所示，芯片200的数量为2个，发射电感线圈320嵌入在其中1个芯片200内，与芯片200内的电路连接，实现信号传输，另一个芯片200通过金属连接线直接与接收电感线圈310连接，实现信号传输。
在一个实施例中，如图4-6所示，基板100位于相邻芯片200之间设置有隔离结构600，隔离结构600为中空结构或填充隔离材料的隔离实体，以提高2个芯片200之间的隔离性能。隔离材料可以与基板100或隔离层相同的材料，也可以使用不同的隔离材料，填充的步骤可以是多次或一次，一次填充的效果最好。
在一个实施例中，如图7和8所示，发射电感线圈320布设在芯片200外侧，位于第一隔离层410上，第一隔离层410上设置有第一通孔411，通过金属连接线和第一通孔411实现发射电感线圈320与芯片200连接，进而实现信号传输。
在一个实施例中，如图9-12所示，还包括金属框架700，金属层仅为一层，即第一金属层510，位于第一隔离层410上，第一金属层510上设置有焊盘，焊盘裸露在外，通过焊线与金属框架700的引脚710连接，实现信号的引出，即信号从顶部直接引出。
第一金属层510上方布设第二隔离层420，接收电感线圈310位于第二隔离层420上，第二隔离层420用于在接收电感线圈310和发射电感线圈320之间提供高压隔离作用，其厚度可以根据需求调节，以创造不同的隔离电压性能；厚度可以根据需求调节，以创造不同的隔离电压性能；材料一般是绝缘性非常好的隔绝材料，能承受极高的电压(>1千伏)，也可以由多层材料混合或者堆叠制成，以取得最好的隔离效果。位于接收电感线圈310上方设置第三隔离层430，用于固定接收电感线圈310，防止水分、灰尘的侵蚀。
进一步的，还包括封装体800，封装体800将基板100、电感、隔离层、部分金属框架700封装在一起，封装后的结构如图13所示。
进一步的，封装体800也可以是注塑体，由环氧树脂材料注塑成型而成。
进一步的，第一隔离层410和第二隔离层420之间增加一层隔离层，进一步覆盖第一金属层510，该隔离层位于第一金属层510的焊盘处开槽口，便于第一金属层510与外部连接，实现信号引出。
上述电感隔离器结构，即将芯片信号从顶部通过金属框架700的引脚710直接引出的结构，也同样适用于电感底板310嵌入在芯片200内部，相邻芯片200之间设置隔离结构600的情况。
上述电感隔离器结构在电感隔离的同时，也可以增加电容隔离和光耦隔离结构，实现电容隔离和光耦隔离，集成度更高，将三者之中的任意组合或者全部封装在一起，有效地隔绝各种干扰，适用于更加复杂的系统，例如，自供电系统、多通道系统、双向系统。
以上描述是对本发明的解释，不是对发明的限定，本发明所限定的范围参见权利要求，在本发明的保护范围之内，可以作任何形式的修改。
Claims (10)
1.一种高压电感隔离器，其特征在于，包括：
基板(100)；
芯片(200)，位于基板(100)内，通过金属层实现信号引出；
电感，与芯片(200)连接；
隔离层，用于隔离保护芯片(200)和电感，便于形成金属层。
2.如权利要求1所述的高压电感隔离器，其特征在于，所述电感包括接收电感线圈(310)和发射电感线圈(320)，接收电感线圈(310)能够接收发射电感线圈(320)发出的磁场，并产生感应电流，两者之间通过隔离层实现高低压隔离。
3.如权利要求2所述的高压电感隔离器，其特征在于，所述发射电感线圈(320)嵌入在芯片(200)内，与芯片(200)内的电路连接，实现信号传输；
或者发射电感线圈(320)布设在芯片(200)外侧，并与芯片(200)连接，实现信号传输。
4.如权利要求2所述的高压电感隔离器，其特征在于，所述接收电感线圈(310)和发射电感线圈(320)的线圈绕法一致，两者中心对齐，接收电感线圈(310)大于发射电感线圈(320)，以保证发射电感线圈(320)发出的磁场最大程度被接收电感线圈(310)接收。
5.如权利要求1所述的高压电感隔离器，其特征在于，所述基板(100)位于相邻芯片(200)之间设置有隔离结构(600)，隔离结构(600)为中空结构或填充隔离材料的隔离实体，以提高2个芯片(200)之间的隔离性能。
6.如权利要求2所述的高压电感隔离器，其特征在于，所述隔离层包括：
第一隔离层(410)，位于芯片(200)上方，金属层位于第一隔离层(410)上；
第二隔离层(420)，位于金属层上方，接收电感线圈(310)位于第二隔离层(420)上；
第三隔离层(430)，位于电感顶板(310)上方，用于固定接收电感线圈(310)，防止水分、灰尘的侵蚀。
7.如权利要求1所述的高压电感隔离器，其特征在于，所述金属层包括位于基板(100)上方的第一金属层(510)，第一金属层(510)与芯片(200)连接，实现信号引出。
8.如权利要求7所述的高压电感隔离器，其特征在于，所述金属层还包括位于基板(100)下方的第二金属层(520)，所述基板(100)上设置有第二通孔(110)，第一金属层(510)和第二金属层(520)通过第二通孔(110)实现信号传输，将信号从顶部传输至底部，实现信号引出。
9.如权利要求8所述的高压电感隔离器，其特征在于，所述基板(100)下方位于第二金属层(520)的上下两侧分别设置第四隔离层(440)和第五隔离层(450)；
所述第四隔离层(440)便于形成第二金属层(520)，第五隔离层(450)实现基板(100)底部的封装，防止水分、灰尘的侵蚀。
10.如权利要求1所述的高压电感隔离器，其特征在于，还包括金属框架(700)和实现整体封装的封装体(800)，金属层包括位于基板(100)上方的第一金属层(510)，第一金属层(510)通过焊线与金属框架(700)的引脚(710)连接，实现信号的引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211673228.8A CN116314147A (zh) | 2022-12-26 | 2022-12-26 | 一种高压电感隔离器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211673228.8A CN116314147A (zh) | 2022-12-26 | 2022-12-26 | 一种高压电感隔离器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314147A true CN116314147A (zh) | 2023-06-23 |
Family
ID=86791291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211673228.8A Pending CN116314147A (zh) | 2022-12-26 | 2022-12-26 | 一种高压电感隔离器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314147A (zh) |
-
2022
- 2022-12-26 CN CN202211673228.8A patent/CN116314147A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998952B2 (en) | Inductive device including bond wires | |
| US6222260B1 (en) | Integrated circuit device with integral decoupling capacitor | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| KR100690545B1 (ko) | 반도체 장치 | |
| CN103094257B (zh) | 具有屏蔽结构的3d芯片封装 | |
| CN109449141A (zh) | 半导体封装 | |
| KR100665217B1 (ko) | 반도체 멀티칩 패키지 | |
| CN101477971B (zh) | 半导体芯片及其制造方法 | |
| US20070200748A1 (en) | Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same | |
| US10636778B2 (en) | Isolator integrated circuits with package structure cavity and fabrication methods | |
| US7078794B2 (en) | Chip package and process for forming the same | |
| CN107409469B (zh) | 单层压体电流隔离体组件 | |
| EP0810655A2 (en) | A package for a semiconductor device | |
| KR20020043435A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN108573895A (zh) | 半导体封装装置及制造半导体封装装置的方法 | |
| US7772694B2 (en) | Integrated circuit module and method of packaging same | |
| CN105489561A (zh) | 具有集成铁氧体材料的半导体封装和模块 | |
| US6081030A (en) | Semiconductor device having separated exchange means | |
| US11984412B2 (en) | Electronic package and manufacturing method thereof | |
| CN102176450B (zh) | 高密度系统级封装结构 | |
| CN112992476B (zh) | 变压器，以及封装模块 | |
| KR20230127138A (ko) | 패키지 기판 상에 안테나를 갖는 안테나 인 패키지 | |
| KR20070059000A (ko) | 전자 디바이스 및 이것에 이용하는 패키지 | |
| CN116314147A (zh) | 一种高压电感隔离器 | |
| CN111048503A (zh) | 一种内埋芯片的扇出型封装方法以及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |