CN116313815A - 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法 - Google Patents

一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN116313815A
CN116313815A CN202310073364.1A CN202310073364A CN116313815A CN 116313815 A CN116313815 A CN 116313815A CN 202310073364 A CN202310073364 A CN 202310073364A CN 116313815 A CN116313815 A CN 116313815A
Authority
CN
China
Prior art keywords
active layer
substrate
doped zinc
thin film
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310073364.1A
Other languages
English (en)
Inventor
郭亮
王冲
迟耀丹
杨小天
王超
杨帆
初学峰
高晓红
王欢
杨佳
吕卅
王苏浩
王庆
李东旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Jianzhu University
Original Assignee
Jilin Jianzhu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Jianzhu University filed Critical Jilin Jianzhu University
Priority to CN202310073364.1A priority Critical patent/CN116313815A/zh
Publication of CN116313815A publication Critical patent/CN116313815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,包括:一、通过光刻剥离方法在基底上刻蚀出有多个有源层沉积区;二、利用掺Li氧化锌靶材和金属锡靶材在有源层沉积区上磁控溅射沉积掺Li氧化锌锡薄膜,得到第一有源层;以及利用氧化锌靶材和金属锡靶材在第一有源层上磁控溅射沉积氧化锌锡薄膜,得到第二有源层;其中,在沉积第一有源层时,O2的分压为0;在沉积第二有源层时,O2的分压为5%;三、对沉积有源层的基底去胶后,退火;四、通过光刻剥离方法在退火后的基底上刻蚀出多个电极沉积区;每个电极沉积区包括间隔设置的源电极沉积区和漏电极沉积区;五、在源电极沉积区和漏电极沉积区上沉积电极层后,去胶。

Description

一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制 备方法
技术领域
本发明属于薄膜晶体管技术领域,特别涉及一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法。
背景技术
平板显示技术中,最具有代表性,应用最为广泛的当属TFT-LCD和TFT-OLED技术。TFT作为像素驱动以及构成周边电路的核心半导体器件,其结构、制造工艺及器件特性对整个显示面板的质量和生产良率有着十分关键的影响。现阶段,Zn,Sn,In等元素的氧化物都己被实验证明是良好的有源层材料,如InGaZnO(IGZO),ZnSnO(ZTO),InZnO(IZO)等。铟镓锌氧化物(a-IGZO)作为非晶氧化物半导体材料的代表,因其高迁移率、高透光率和低温工艺而成为被广泛研究。IGZO-TFT其超高的迁移率,主要是由于沟道层中的铟元素,In3+具有增强载流子迁移率的作用。Ga元素的掺入具有控制氧空位的作用。然而铟元素、镓元素是稀有金属元素,非常的稀缺,未来可能会出现铟元素供应短缺,由于In是一种昂贵且有毒的材料,故其成本和可用性将阻碍其在TFT商业领域的广泛应用。但由于新元素、新材料的研究进展缓慢,且不同元素配比的薄膜对器件性能提升有限,氧化物薄膜晶体管的研究遇到了挑战。随着现代显示技术的发展与进步,人们也对TFT器件性能提出了更高的要求,传统的单层TFT由于迁移率较低、缺陷态较多、退火温度较高等限制,己逐渐难以满足工业应用的要求。仅通过改变有源层材料,己难以从根本上解决TFT器件的性能问题。
发明内容
本发明的目的是提供一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,能够抑制了氧空位的形成,并且实现更高的迁移率。
本发明提供的技术方案为:
一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,包括如下步骤:
步骤一、对基底进行预处理后,通过光刻剥离方法在所述基底上曝光显影出有多个有源层沉积区;
步骤二、利用掺Li氧化锌靶材和金属锡靶材在所述有源层沉积区上磁控溅射沉积掺Li氧化锌锡薄膜,得到第一有源层;以及利用氧化锌靶材和金属锡靶材在所述第一有源层上磁控溅射沉积氧化锌锡薄膜,得到第二有源层;
其中,在进行有源层沉积时,以Ar和O2混合气体作为工作气体;在沉积所述第一有源层时,O2的分压为0,沉积时间5min;在沉积所述第二有源层时,O2的分压为5%,沉积时间10min;
步骤三、对沉积有源层的基底去胶后,退火;
步骤四、通过光刻剥离方法在退火后的基底上曝光显影出多个电极沉积区;所述电极沉积区与所述有源层沉积区一一对应,并且位于所述第二有源层上方,每个所述电极沉积区包括间隔设置的源电极沉积区和漏电极沉积区;
步骤五、在所述源电极沉积区和漏电极沉积区上沉积电极层后,去胶,得到晶体管。
优选的是,在所述步骤一中,基底采用硅上二氧化硅硬性衬底。
优选的是,在所述步骤一中,对基底进行预处理的方法为:
将所述基底依次放入丙酮、乙醇和去离子水中清洗后,用高纯氮气吹干,放入烘箱90℃烘干5分钟。
优选的是,在所述步骤一中,在所述基底上曝光显影出有多个有源层沉积区,包括如下步骤:
步骤1、在基底上旋涂光刻胶;
步骤2、将涂好光刻胶的基底在90℃下前烘5分钟;
步骤3、在前烘后的基底上覆盖具有多个有源层沉积区图案的光刻板,并置于曝光机下曝光;
步骤4、将曝光后的基底置于显影液中,曝光部分对应的光刻胶溶于显影液,露出二氧化硅层;
步骤5、用去离子水冲洗所述基底,得到多个有源层沉积区。
优选的是,在所述步骤二中,掺Li氧化锌靶材中锌和锂的摩尔比为50:1。
优选的是,在所述步骤二中,沉积第一有源层时,掺Li氧化锌靶材的射频功率为100W,金属锡靶材的射频功率为15W,溅射压力为8mTorr。沉积第二有源层时,氧化锌靶材的射频功率为100W,金属锡靶材的射频功率为15W,溅射压力为8mTorr。
优选的是,在所述步骤二中,第一有源层的厚度为:30nm;第二有源层的厚度为:60nm。
优选的是,在所述步骤三中,退火的方法为:
将去胶后的基底放在退火炉中,在空气氛围下600℃退火1h。
优选的是,在所述步骤五中,沉积电极层的方法为:
将基底放置在电子束蒸发设备中,在60℃的腔室中,沉积金属铝。
优选的是,所述电极层的厚度为50nm。
本发明的有益效果是:
本发明提供的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,采用高纯度掺Li氧化锌靶材和高纯金属锡靶材共溅射方法,在薄膜中引入Li,成功地抑制了氧空位的形成过程;其较小的离子尺寸和强大的结合强度使得Li可以作为氧空位抑制剂,可实现更高的电学性能。
本发明提供的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,设置有双有源层,通过前通道(提供高移动性)和后通道(保持低关断电流)来调节电气性能,可实现更高的迁移率。
附图说明
图1为本发明所述的第一光刻板的示意图。
图2为本发明所述的刻蚀出有源层沉积区的示意图。
图3为本发明所述的有源层形状示意图。
图4为本发明所述的沉积有源层后的基底的侧面示意图。
图5为本发明所述的第二光刻板的示意图。
图6为本发明所述的刻蚀出源电极沉积区和漏电极沉积区的示意图。
图7为本发明所述的源漏电极形状示意图。
图8为本发明所述的沉积有电极的基底的侧面示意图。
图9为本发明所述的ZTO:Li/ZTO双有源层TFT器件的转移特性曲线图。
图10为本发明所述的ZTO:Li/ZTO双有源层TFT器件输出特性曲线图。
图11为本发明所述的ZTO单有源层TFT器件传输特性曲线图。
具体实施方式
下面结合附图对本发明做进一步的详细说明,以令本领域技术人员参照说明书文字能够据以实施。
本发明提供了一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,具体制备过程如下。
一、选用硅上二氧化硅硬性衬底,依次放入丙酮、乙醇、去离子水中清洗,之后用高纯氮气吹干,并放入烘箱90℃烘干5分钟。
在衬底上旋涂光刻胶,曝光显影刻蚀出有源层堆叠区域。具体过程是:
1、涂胶,将硅上二氧化硅衬底固定在匀胶仪上,旋涂光刻胶,转速250rpm,时间7秒,升至500rpm,时间8秒,再升至3000rpm,时间30秒。
2、前烘,将涂好光刻胶的衬底在90℃下前烘5分钟。
3、曝光,涂好光刻胶、前烘后的样品,用具有多个有源层沉积区图案110的光刻板(第一光刻板)覆盖(如图1所示);放置于曝光机下曝光,此时,图案覆盖部分曝光,其余部分未受到光照。
4、显影,将光刻胶曝光后的样品置于显影液中,曝光部分对应的光刻胶溶于显影液,被去除,露出衬底的栅介质层(二氧化硅层),即为有源层沉积区210,未被曝光的光刻胶层220围绕在有源层沉积区210外侧,后续去胶时剥离出有源层。如图2所示。
5、用去离子水冲洗,得到即将沉积有源层的区域。
二、利用高纯度(99.99%)掺Li氧化锌靶材(摩尔比Zn:Li=50:1)和高纯度(99.99%)金属锡靶材在步骤1处理后的衬底上室温磁控溅射共溅射沉积30nm厚的掺Li氧化锌锡薄膜,掺Li氧化锌靶材射频功率为100W,金属锡靶材射频功率为15W,溅射压力为8mTorr,溅射时间为5min,Ar/O2混合气体中O2的分压为0(气体体积比Ar:O=100:0)的条件下沉积掺Li氧化锌锡下层有源层(第一有源层)。完成后将高纯度(99.99%)掺Li氧化锌靶材更换为高纯度(99.99%)氧化锌靶材在所述第一有源层上磁控溅射共溅射沉积60nm厚的氧化锌锡薄膜,氧化锌靶材射频功率为100W,金属锡靶材射频功率为15W,溅射压力为8mTorr,溅射时间为10min,Ar/O2混合气体中O2的分压为5%(气体体积比Ar:O=95:5)的条件下,继续沉积氧化锌锡上层有源层(第二有源层)。
在沉积第一有源层时,将O2的分压设置为0,即纯氩,能够使得到Li掺杂ZTO TFT的载流子浓度更高,电导率较高。在沉积所述第二有源层时,设置O2的分压为5%,此时沉积的薄膜由于表面有氧气流过,氧空位含量较低,阈值电压正移。
三、去胶。将上述样品放入丙酮溶液中超声清洗1分钟,光刻胶溶于丙酮溶液,表面的光刻胶被去除,露出栅介质层310(二氧化硅层),剩余部分形成有源层小岛320,包括第一有源层321和第二有源层322,形状类似小杠铃。再用无水乙醇、去离子水冲洗干净,用氮气吹干,得到有源层基底,如图3-4所示。其中,栅介质层310下侧为Si衬底300。
四、将上述经去胶后的样品放入退火炉中,在空气氛围下600℃退火1h。
五、通过光刻剥离技术曝光显影刻蚀出电极生长区域。具体过程是:
1、涂胶,将经过退火后的样品固定在匀胶仪上,旋涂光刻胶,转速250rpm,时间7秒,升至500rpm,时间8秒,再升至3000rpm,时间30秒。
2、前烘,将涂好光刻胶的样品在90℃下前烘5分钟。
3、曝光,涂好光刻胶、前烘后的样品,用第二光刻板覆盖,所述第二光刻板包括有铬涂层区域和没有涂铬的部分形成的图案区域,每个图案410中部具有矩形条状铬图层区域为电极沟道;对板后,第二光刻板上图案区域的与双有源层重叠,放置于曝光机下曝光,此时图案覆盖部分曝光,其余部分未受到光照,第二光刻板如图5所示。
4、显影,将光刻胶曝光后的样品置于显影液中,曝光部分对应的光刻胶溶于显影液,被去除,露出第二有源层322,留下电极间沟道处的矩形条状光刻胶510,即小杠铃的中间区域,在后续去胶时剥离处有源层沟道;显影后的样品见图6,沟道的两侧分别为源电极沉积区和漏电极沉积区。
5、用去离子水冲洗,得到即将沉积源电极、漏电极的区域。
六、通过电子束蒸发蒸镀电极层;将显影后的样品装在托盘上放入电子束蒸发设备中,在60℃的腔室中,沉积50nm的金属铝。
七、将经过上述步骤处理后的样品放入丙酮溶液中超声清洗1分钟,光刻胶溶于丙酮溶液,光刻胶连同其上的金属铝被去除,露出栅介质层310、和氧化锌锡沟道层(第二有源层322),形成金属源电极、漏电极610,如图7-8所示,再用乙醇、去离子水冲洗干净,用氮气吹干,得到薄膜晶体管。
锂(Li)具有低标准电极电位值(-3.04V)和与氧离子的高结合能,作为抑制剂来减少有源沟道层内氧空位的形成,提高器件的场效应迁移率。此外,锂离子的半径相比与锌和锡要小很多,很容易占据间隙位置并释放自由电子。
通过双有源层的设计,利用前通道(提供高移动性)和后通道(保持低关断电流)来调节电气性能,可实现更高的迁移率。制备出的薄膜晶体管的电学性能参数,主要有饱和迁移率(μSAT)、阈值电压(VTH)、电流开关比和亚阈值摆幅(Subthreshold swing,SS),阈值电压(VTH)由线性拟合得出,饱和迁移率、电流开关比、亚阈值摆幅由下述公式得出:
Figure BDA0004065373310000061
Figure BDA0004065373310000062
Figure BDA0004065373310000063
上述公式中,Ci为栅极绝缘体单位面积的电容,W为沟道宽度,L为沟道长度,IDS为漏电流,VGS为栅电压。
图9-10为采用本发明提供的制备方法所制备出的TFT器件电学性能测试图,其中,图9为ZTO:Li/ZTO双有源层TFT器件的转移特性曲线图,图10为ZTO:Li/ZTO双有源层TFT输出特性曲线图。由图9可以得到Idrain 1/2随Vgate变化的变化率即IDS 1/2随VGS的变化率结合公式(1)计算得到饱和迁移率(μSAT)为13.98cm2V-1s-1;阈值电压(VTH)是由Idrain 1/2线性部分拟合后与横坐标轴相交所得交点对应的栅压为-13.54V;由图9logIdrain曲线得到ION为5.4×10-3,IOFF为4.8×10-12结合公式(2)计算得到电流开关比1.13×109;由图9可以得到logIdrain随Vgate变化的变化率即logIDS随VGS的变化率结合公式(3)计算得到亚阈值摆幅(SS)为0.84V/decade。图11为相同条件下制备的厚度为90nm单有源层氧化锌靶材和金属锡靶材沉积的单有源层(氧化锌锡薄膜)TFT器件传输特性曲线,经计算,制备的单有源层(氧化锌锡薄膜)TFT器件的饱和迁移率为10.21cm2V-1s-1,阈值电压为-11.33V,电流开关比1.92×109,亚阈值摆幅为0.78V/decade。可见,采用本发明提供的制备方法所制备出的TFT器件相较于氧化锌靶材和金属锡靶材沉积的单有源层(氧化锌锡薄膜)TFT器件,阈值电压略有负移,电流开关比在同一数量级,亚阈值摆幅基本不变,迁移率性能有明显提高,大约提升了37%,实现了更高的电学性能。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,包括如下步骤:
步骤一、对基底进行预处理后,通过光刻剥离方法在所述基底上曝光显影出有多个有源层沉积区;
步骤二、利用掺Li氧化锌靶材和金属锡靶材在所述有源层沉积区上磁控溅射沉积掺Li氧化锌锡薄膜,得到第一有源层;以及利用氧化锌靶材和金属锡靶材在所述第一有源层上磁控溅射沉积氧化锌锡薄膜,得到第二有源层;
其中,在进行有源层沉积时,以Ar和O2混合气体作为工作气体;在沉积所述第一有源层时,O2的分压为0;在沉积所述第二有源层时,O2的分压为5%;
步骤三、对沉积有源层的基底去胶后,退火;
步骤四、通过光刻剥离方法在退火后的基底上曝光显影出多个电极沉积区;所述电极沉积区与所述有源层沉积区一一对应,并且位于所述第二有源层上方,每个所述电极沉积区包括间隔设置的源电极沉积区和漏电极沉积区;
步骤五、在所述源电极沉积区和漏电极沉积区上沉积电极层后,去胶,得到晶体管。
2.根据权利要求1所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤一中,基底采用硅上二氧化硅硬性衬底。
3.根据权利要求2所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤一中,对基底进行预处理的方法为:
将所述基底依次放入丙酮、乙醇和去离子水中清洗后,用高纯氮气吹干,放入烘箱90℃烘干5分钟。
4.根据权利要求3所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤一中,在所述基底上曝光显影出有多个有源层沉积区,包括如下步骤:
步骤1、在基底上旋涂光刻胶;
步骤2、将涂好光刻胶的基底在90℃下前烘5分钟;
步骤3、在前烘后的基底上覆盖具有多个有源层沉积区图案的光刻板,并置于曝光机下曝光;
步骤4、将曝光后的基底置于显影液中,曝光部分对应的光刻胶溶于显影液,露出二氧化硅层;
步骤5、用去离子水冲洗所述基底,得到多个有源层沉积区。
5.根据权利要求3或4所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤二中,掺Li氧化锌靶材中锌和锂的摩尔比为50:1。
6.根据权利要求5所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤二中,沉积第一有源层时,掺Li氧化锌靶材的射频功率为100W,金属锡靶材的射频功率为15W,溅射压力为8mTorr;沉积第二有源层时,氧化锌靶材的射频功率为100W,金属锡靶材的射频功率为15W,溅射压力为8mTorr。
7.根据权利要求6所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤二中,第一有源层的厚度为:30nm;第二有源层的厚度为:60nm。
8.根据权利要求7所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤三中,退火的方法为:
将去胶后的基底放在退火炉中,在空气氛围下600℃退火1h。
9.根据权利要求8所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,在所述步骤五中,沉积电极层的方法为:
将基底放置在电子束蒸发设备中,在60℃的腔室中,沉积金属铝。
10.根据权利要求9所述的基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法,其特征在于,所述电极层的厚度为50nm。
CN202310073364.1A 2023-02-07 2023-02-07 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法 Pending CN116313815A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310073364.1A CN116313815A (zh) 2023-02-07 2023-02-07 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310073364.1A CN116313815A (zh) 2023-02-07 2023-02-07 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN116313815A true CN116313815A (zh) 2023-06-23

Family

ID=86833268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310073364.1A Pending CN116313815A (zh) 2023-02-07 2023-02-07 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN116313815A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913974A (zh) * 2023-06-26 2023-10-20 河南省科学院材料研究所 一种高性能ZnSnO薄膜晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913974A (zh) * 2023-06-26 2023-10-20 河南省科学院材料研究所 一种高性能ZnSnO薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
TWI434420B (zh) 使用薄膜半導體材料的薄膜式電晶體
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
WO2011132418A1 (ja) 成膜方法
CN103545318A (zh) 半导体装置及其制造方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
US10062771B2 (en) Low temperature poly-silicon thin film transistor and method of manufacturing the same
Hu et al. Effect of ITO serving as a barrier layer for Cu electrodes on performance of a-IGZO TFT
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN116313815A (zh) 一种基于Li掺杂氧化锌锡的双有源层氧化物薄膜晶体管的制备方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
KR20020061510A (ko) TFT용 Si층의 금속 유도 자기-정합 결정화
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
WO2010018875A1 (ja) 電界効果型トランジスタの製造方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN104766891A (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN111710609A (zh) 铟镓锌氧薄膜晶体管的掺杂方法
WO2012005030A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
CN114864407A (zh) 一种氧化锌基薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination