CN116257399A - 具有调试功能的芯片与芯片调试方法 - Google Patents

具有调试功能的芯片与芯片调试方法 Download PDF

Info

Publication number
CN116257399A
CN116257399A CN202111497897.XA CN202111497897A CN116257399A CN 116257399 A CN116257399 A CN 116257399A CN 202111497897 A CN202111497897 A CN 202111497897A CN 116257399 A CN116257399 A CN 116257399A
Authority
CN
China
Prior art keywords
signals
data
debug
address
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111497897.XA
Other languages
English (en)
Inventor
蒋潘婷
李赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202111497897.XA priority Critical patent/CN116257399A/zh
Priority to TW111105328A priority patent/TWI813169B/zh
Priority to US17/899,006 priority patent/US11942172B2/en
Publication of CN116257399A publication Critical patent/CN116257399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开涉及具有调试功能的芯片与芯片调试方法。芯片包含多个功能性电路系统、选择电路系统、数据重构电路系统与切换电路系统。每一功能性电路系统包含解码电路，其储存一组调试信号，并根据多个地址信号中的一者输出该组调试信号中的信号为多个第一信号中的对应者。选择电路系统根据该些地址信号自该些第一信号中选出多个第二信号。数据重构电路系统根据多个拆分信号自该些第二信号中选出多个第一数据，并将之输出为调试数据。每一个第一数据为该些第二信号中的一者的部分数据。切换电路系统根据多个切换信号决定是否经由多个输出端口输出调试数据或是该些功能性电路系统的输出信号。

Description

具有调试功能的芯片与芯片调试方法
技术领域
本案是关于具有调试功能的芯片，尤其是具有可选择性地输出不同电路系统中的调试信号的芯片与其芯片调试方法。
背景技术
为了确保芯片符合设计要求，可经由芯片中的输出端口将芯片中的一些重要信号输出为一组调试(debug)信号，并可经由至少一个外部仪器读取该组调试信号。如此一来，可根据该组调试信号判断芯片是否出现错误，以决定是否调整芯片的设计。随着技术发展，芯片中的电路个数越来越多。若要读取更多电路的调试信号，需要增加输出端口的个数。然而，在实际应用中，输出端口的个数通常不足以输出大量电路的调试信号，导致芯片测试的难度提升。
发明内容
在一些实施方式中，本案的目的之一为(但不限于)提供可选择性地输出不同电路系统中的调试信号的芯片与芯片调试方法。
在一些实施方式中，具有调试功能的芯片包含多个功能性电路系统、选择电路系统、数据重构电路系统以及切换电路系统。多个功能性电路系统用以分别产生多组调试信号。该些功能性电路系统中每一者包含解码电路，该解码电路用以储存该些组调试信号中的对应组调试信号，并根据多个地址信号中的对应地址信号输出该对应组调试信号中的对应调试信号为多个第一信号中的对应信号。选择电路系统用以根据该些地址信号自该些第一信号中选出多个第二信号。数据重构电路系统用以根据多个拆分信号自该些第二信号中选出多个第一数据，并输出该些第一数据为第一调试数据。该些第一数据中每一者为该些第二信号中的对应信号的部分数据。切换电路系统用以根据多个切换信号决定是否经由多个输出端口输出该第一调试数据或是关联于该些功能性电路系统的至少一个输出信号。
在一些实施方式中，芯片调试方法包含下列操作：根据多个地址信号输出多组调试信号中的多个第一信号，其中该些组调试信号分别由芯片的多个功能性电路系统产生；根据该些地址信号自该些第一信号中选出多个第二信号；根据多个拆分信号自该些第二信号中选出多个第一数据，并输出该些第一数据为第一调试数据，其中该些第一数据中每一者为该些第二信号中的对应信号的部分数据；以及根据多个切换信号决定是否经由该芯片的多个输出端口输出该第一调试数据或是关联于该些功能性电路系统的至少一个输出信号。
有关本案的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
图1为根据本案一些实施例绘制一种芯片的示意图；
图2A为根据本案一些实施例绘制图1中的多个解码电路与多组调试信号之间的对应关系的示意图；
图2B为根据本案一些实施例绘制图1中的解码电路的示意图；
图2C为根据本案一些实施例绘制图2B中的解码电路所执行的多个操作的流程图；
图3A为根据本案一些实施例绘制图1中的选择电路系统的示意图；
图3B为根据本案一些实施例绘制图3A中的选择电路所执行的多个操作的流程图；
图4A为根据本案一些实施例绘制图1中的数据重构电路系统的示意图；
图4B为根据本案一些实施例绘制图4A中的数据重构电路系统所执行的多个操作的流程图；
图5为根据本案一些实施例绘制图1中的切换电路系统所执行的多个操作的流程图；
图6A为根据本案一些实施例绘制的一种芯片的示意图；
图6B为根据本案一些实施例绘制图6A中的移位电路系统所执行的多个操作的流程图；以及
图7为根据本案一些实施例所绘制的一种芯片调试方法的流程图。
具体实施方式
本文所使用的所有词汇具有其通常的涵义。上述的词汇在普遍常用的字典中的定义，在本案的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本案的范围与涵义。同样地，本案亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的『耦接』或『连接』，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两个或多个元件相互操作或动作。如本文所用，用语『电路系统(circuitry)』可为由至少一个电路(circuit)所形成的单一系统，且用语『电路』可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
如本文所用，用语『与/或』包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个元件。因此，在本文中的第一元件也可被称为第二元件，而不脱离本案的本意。为易于理解，于各图式中的类似元件将被指定为相同标号。
图1为根据本案一些实施例绘制一种芯片100的示意图。在一些实施例中，芯片100可为具有调试(debug)功能的专用集成电路(application specific integratedcircuit)。藉由调试功能，芯片100可选择性地输出芯片100中不同电路系统的内部信号，以进行功能验证与/或电路测试。
芯片100包含多个功能性电路系统110[1]～110[n]、选择电路系统120、数据重构电路系统130、切换电路系统140以及输出电路系统150。多个功能性电路系统110[1]～110[n]可分别产生多组调试信号(如图2A中的多组调试信号DB[1]～DB[n])。详细而言，多个功能性电路系统110[1]～110[n]中每一者包含多个功能性电路111[1]～111[n]中的对应者以及多个解码电路112[1]～112[n]中的对应者。例如，功能性电路系统110[1]包含功能性电路111[1]与解码电路112[1]，且功能性电路系统110[2]包含功能性电路111[2]与解码电路112[2]。依此类推，应可理解多个功能性电路系统110[1]～110[n]、多个功能性电路111[1]～111[n]以及多个解码电路112[1]～112[n]之间的对应关系。
根据不同应用，多个功能性电路111[1]～111[n]可分别执行多个预设功能(例如，但不限于，模拟/数字信号处理、影像处理、深度学习、通讯等等)。多个解码电路112[1]～112[n]中每一者可用以储存多个功能性电路111[1]～111[n]中的对应者在执行该预设功能时所产生的一组调试信号，并根据多个地址信号ADR[1]～ADR[x]中的对应地址信号输出该组调试信号中的对应调试信号为多个第一信号S1[1]～S1[n]中的对应者。在一些实施例中，前述调试信号可为(但不限于)该些功能性电路111[1]～111[n]进行运作时，该些功能性电路111[1]～111[n]的内部信号。在一些实施例中，前述的数值n与数值x皆为正整数，且n大于x。
例如，解码电路112[1]可储存功能性电路111[1]在执行该预设功能时所产生的一组调试信号(例如为图2A中的第1组调试信号DB[1])，并根据多个地址信号ADR[1]～ADR[x]中的对应地址信号输出该组调试信号中的对应调试信号为第一信号S1[1]。依此类推，应可理解，解码电路112[n]可储存功能性电路111[n]在执行该预设功能时所产生的一组调试信号(例如为图2A中的第n组调试信号DB[n])，并根据多个地址信号ADR[1]～ADR[x]中的对应地址信号输出该组调试信号中的对应调试信号为第一信号S1[n]。
选择电路系统120用以根据多个地址信号ADR[1]～ADR[x]自多个第一信号S1[1]～S1[n]中选出多个第二信号S2[1]～S2[x]。藉由选择电路系统120，可从多个第一信号S1[1]～S1[n]中过滤掉不需要的信号，并将多个第一信号S1[1]～S1[n]中的剩余信号输出为多个第二信号S2[1]～S2[x]。
数据重构电路系统130用以根据多个拆分信号SS[1]～SS[x]自多个第二信号S2[1]～S2[x]中选出多个第一数据D1～Dx，并输出该些第一数据D1～Dx为第一调试数据DO1。关于数据重构电路系统130的操作将于后参照图4A与图4B详细说明。
切换电路系统140耦接于数据重构电路系统130以及输出电路系统150之间。输出电路系统150可传输关联于多个功能性电路系统110[1]～110[n]的至少一个输出信号VO(其包含多个位B[1]～B[y])。在一些实施例中，数值y可为后述的数值x与数值p的乘积。该至少一个输出信号VO可为多个功能性电路系统110[1]～110[n]中的至少一者执行前述的预设功能所产生的信号。切换电路系统140可根据多个切换信号S[1]～S[y]决定是否经由芯片100的多个输出端口P[1]～P[y](例如可为，但不限于，多个输入/输出垫)输出第一调试数据DO1中的对应数据或是多个位B[1]～B[y]中的对应位。藉由上述设置方式，芯片100中的调试信号可与一般信号(例如为至少一个输出信号VO)共用多个输出端口P[1]～P[y]。如此一来，芯片100可在未使用额外的输出端口下输出调试信号，以验证芯片100的运作是否正确。关于切换电路系统140的详细操作将于后参照图5说明。
图2A为根据本案一些实施例绘制图1中的多个解码电路112[1]～112[n]中与多组调试信号DB[1]～DB[n]之间的对应关系的示意图。如图2A所示，多个解码电路112[1]～112[n]分别储存多组调试信号DB[1]～DB[n]，其对应于依序递增的多个地址范围。例如，解码电路112[1]储存第1组调试信号DB[1]，其对应的地址范围为地址1至地址A1。解码电路112[2]储存第2组调试信号DB[2]，其对应的地址范围为地址A1+1至地址A1+A2。依此类推，应可理解，解码电路112[n]储存第n组调试信号DB[n]，其对应的地址范围为地址A1+A2+…+1至A1+A2+…+An。
多组调试信号DB[1]～DB[n]中每一者包含多个调试信号与预设旗标值，且所有调试信号具有相同位数(例如，如图4A所示，可为x*p个位)。例如，第1组调试信号DB[1]包含多个调试信号d1[1]～d1[A1-1]以及1个预设旗标值F1，其依序对应至多个地址1～A1。第2组调试信号DB[2]包含多个调试信号d2[1]～d2[A2-1]以及1个预设旗标值F2，其依序对应至多个地址A1+1～A1+A2。依此类推，应可理解，第n组调试信号DB[n]包含多个调试信号dn[1]～dn[An-1]以及1个预设旗标值Fn，其依序对应至多个地址A1+A2+…+1～A1+A2+…+An。前述的多个预设旗标值F1～Fn皆为预设数值，其可用来验证调试功能(例如为解码电路112[1]～112[n]、选择电路系统120、数据重构电路系统130与切换电路系统140的操作)是否正确。
图2B为根据本案一些实施例绘制图1中的解码电路112[1]的示意图。图1中的多个解码电路112[1]～112[n]中每一者具有相同电路结构。以解码电路112[1]为例，解码电路112[1]包含查表电路210以及比对电路220。查表电路210可用以储存图2A中的第1组调试信号DB[1]，并记录第1组调试信号DB[1]与多个地址1～A1之间的对应关系。例如，查表电路210可为存储器电路或寄存器电路，其可用以储存可反映多个调试信号d1[1]～d1[A1-1]以及预设旗标值F1与多个地址1～A1之间的对应关系的查找表。比对电路220可用以依序确认多个地址信号ADR[1]～ADR[x]是否有符合多个地址范围中的对应地址范围(例如为地址1至地址A1)，以选出多个地址信号ADR[1]～ADR[x]中的对应者为对应地址信号ADR。如此，查表电路210可根据此对应地址信号ADR输出第1组调试信号DB[1]中的对应调试信号为第一信号S1[1]。在一些实施例中，比对电路220可由(但不限于)执行图2C的部分操作(例如为操作S210与操作S230)的至少一个数字逻辑电路实施。
图2C为根据本案一些实施例绘制图2B中的解码电路112[1]所执行的多个操作的流程图。在操作S210中，依序比较多个地址信号(例如为多个地址信号ADR[1]～ADR[x])与对应地址范围(例如，对解码电路112[1]而言，对应地址范围为地址1至地址A1)，以选出匹配该对应地址范围的对应地址信号(例如为图2B中的对应地址信号ADR)。若有选出该对应地址信号，执行操作S220。或者，若没有选出该对应地址信号，执行操作S230。
例如，如图2C所示，比对电路220可比对地址信号ADR[1]以及对应地址范围(即地址1至地址A1)。若地址信号ADR[1]匹配对应地址范围(即地址信号ADR[1]大于或等于地址1，并小于或等于地址A1)，比对电路220可判断地址信号ADR[1]匹配对应地址范围，而将地址信号ADR[1]输出为对应地址信号ADR。或者，若地址信号ADR[1]不匹配对应地址范围，比对电路220可判断地址信号ADR[1]不匹配对应地址范围，并开始比对地址信号ADR[2]以及对应地址范围。依此类推，比对电路220可找出匹配多个地址信号ADR[1]～ADR[x]中符合对应地址范围的信号，并将该信号输出为对应地址信号ADR。
在操作S220中，根据对应地址信号输出对应组调试信号(例如为图2A的第1组调试信号DB[1])中的对应调试信号为多个第一信号中的对应信号(例如为第一信号S1[1])。
例如，若地址信号ADR[1]的数值相同于地址1，比对电路220可确认地址信号ADR[1]符合对应地址范围，并输出地址信号ADR[1]为对应地址信号ADR。查表电路210可根据对应地址信号ADR输出对应于地址1的调试信号d1[1]为第一信号S1[1]。依此类推，若地址信号ADR[1]的数值相同于地址A1，比对电路220可确认地址信号ADR[1]符合对应地址范围，并输出地址信号ADR[1]为对应地址信号ADR。查表电路210因此对应地址信号ADR输出对应于地址A1的预设旗标值F1为第一信号S1[1]。
在操作S230中，设定多个第一信号中的该对应信号为预设值。例如，若多个地址信号ADR[1]～ADR[x]皆不符合对应地址范围，比对电路220可设定第一信号S1[1]为预设值(例如为，但不限于，0)，以反映出多个地址信号ADR[1]～ADR[x]不符合解码电路112[1]的地址范围。
藉由上述多个操作，解码电路112[1]可根据多个地址信号ADR[1]～ADR[x]输出特定调试信号为第一信号S1[1]。如此一来，使用者可藉由设定多个地址信号ADR[1]～ADR[x]来自由地选择欲观察的调试信号。例如，在初始阶段，使用者可设定地址信号ADR[1]的数值为地址A1，以使解码电路112[1]将预设旗标值F1输出为对应的第一信号S1[1]。如此，使用者可利用外部仪器(例如为，但不限于，示波器、逻辑分析仪等等)来验证解码电路112[1]是否有正确输出第一信号S1[1]。若第一信号S1[1]为预设旗标值F1，代表解码电路112[1]可正确地将预设旗标值F1输出为第一信号S1[1]。若第一信号S1[1]不为预设旗标值F1，代表解码电路112[1]无法将预设旗标值F1正确地输出为第一信号S1[1]。在此条件下，代表解码电路112[1](或选择电路系统120、数据重构电路系统130、切换电路系统140中的至少一者)可能出现故障。依此类推，使用者可在测试的初始阶段利用多个地址信号ADR[1]～ADR[x]与多个预设旗标值F1～Fn来确认多个调试功能是否正确。
图3A为根据本案一些实施例绘制图1中的选择电路系统120的示意图。在一些实施例中，选择电路系统120包含多个选择电路310[1]～310[x]。多个选择电路310[1]～310[x]中每一者接收多个地址信号ADR[1]～ADR[x]中的对应者以及多个第一信号S1[1]～S1[n]，并用以比对多个地址信号ADR[1]～ADR[x]中的该对应者与前述的多个地址范围，以自多个第一信号S1[1]～S1[n]中选出多个第二信号S2[1]～S2[x]中的对应者。
例如，选择电路310[1]可接收地址信号ADR[1]以及多个第一信号S1[1]～S1[n]，并依序比对地址信号ADR[1]与多个地址范围，以自多个第一信号S1[1]～S1[n]中选出第二信号S2[1]。选择电路310[2]可接收地址信号ADR[2]以及多个第一信号S1[1]～S1[n]，并依序比对地址信号ADR[2]与多个地址范围，以自多个第一信号S1[1]～S1[n]中选出第二信号S2[2]。依此类推，应可理解多个选择电路310[1]～310[x]、多个地址信号ADR[1]～ADR[x]以及多个第二信号S2[1]～S2[x]之间的对应关系。在一些实施例中，多个选择电路310[1]～310[x]中每一者具有相同电路结构。例如，多个选择电路310[1]～310[x]中每一者可由(但不限于)执行图3B的操作的至少一个数字逻辑电路实施。
图3B为根据本案一些实施例绘制图3A中的选择电路310[1]所执行的多个操作的流程图。在操作S310中，依序比较所接收到的地址信号(例如，对选择电路310[1]而言，接收到的地址信号为地址信号ADR[1])与多个地址范围(例如为地址1至地址A1、地址A1+1至地址A1+A2、…、地址A1+A2+…+1至地址A1+A2+…+An)，以自该些地址范围中选出该地址信号匹配的对应地址范围。若有找出该对应地址范围，执行操作S320。或者，若没有找出该对应地址范围，执行操作S330。
例如，如图3B所示，选择电路310[1]可比对地址信号ADR[1]以及第1个地址范围(即地址1至地址A1)。若地址信号ADR[1]匹配(位于)对应地址范围(即地址信号ADR[1]大于或等于地址1，并小于或等于地址A1)，选择电路310[1]可判断地址信号ADR[1]匹配于第1个地址范围。或者，若地址信号ADR[1]不匹配第1个地址范围，选择电路310[1]可继续比对地址信号ADR[1]以及第2个地址范围(即地址A1+1至地址A1+A2)。依此类推，选择电路310[1]可找出多个地址范围中匹配地址信号ADR[1]的对应地址范围。
在操作S320中，自多个第一信号中选出储存于该对应地址范围的信号，并将该信号输出为多个第二信号中的对应者(例如，对选择电路310[1]而言为第二信号S2[1])。例如，在操作S310中，选择电路310[1]确认地址信号ADR[1]所匹配的对应地址范围为第1个地址范围(即地址1至地址A1)。由于第一信号S1[1]是储存于第1个地址范围(请参照图2A)，故选择电路310[1]将第一信号S1[1]输出为第二信号S2[1]。或者，若选择电路310[1]确认地址信号ADR[1]所符合的对应地址范围为第2个地址范围(即地址A1+1至地址A1+A2)。由于第一信号S1[2]是储存于第2个地址范围(请参照图2A)，故选择电路310[1]将第一信号S1[2]输出为第二信号S2[1]。
在操作S330中，设定多个第二信号中的该对应者(例如，对选择电路310[1]而言为第二信号S2[1])为预设值。例如，若地址信号ADR[1]不匹配所有的地址范围，代表地址信号ADR[1]的数值可能有错。在此条件下，选择电路310[1]可设定第二信号S2[1]为预设值(例如为，但不限于，0)，以反映出地址信号ADR[1]不匹配所有地址范围。
为易于理解，上述操作仅以选择电路310[1]为例说明。应当理解，剩余的选择电路310[2]～310[x]可根据剩余的多个地址信号ADR[2]～ADR[x]执行相同操作。例如，选择电路310[2]可依序确认多个地址范围中匹配地址信号ADR[2]的对应地址范围，并自多个第一信号S1[1]～S1[n]中选出储存于该对应地址范围的信号，并将该信号输出为第二信号S2[2]。或者，若地址信号ADR[2]不匹配所有地址范围，选择电路310[2]可设定第二信号S2[2]为预设值。
藉由上述操作，使用者可藉由设定多个地址信号ADR[1]～ADR[x]来选择多个功能性电路系统110[1]～110[n]中欲观察的特定对象。换句话说，藉由多个地址信号ADR[1]～ADR[x]以及多个选择电路310[1]～310[x]，使用者可以排除多个第一信号S1[1]～S1[n]中的不必要信号。
图4A为根据本案一些实施例绘制图1中的数据重构电路系统130的示意图。在一些实施例中，数据重构电路系统130包含多个数据选择电路410[1]～410[x]。多个数据选择电路410[1]～410[x]中每一者用以拆分多个第二信号S2[1]～S2[x]中的对应者为多个第二数据，并根据多个拆分信号SS[1]～SS[x]中的对应者自该些第二数据选出对应数据为多个第一数据D1～Dx中的对应者。
在一些实施例中，多个数据选择电路410[1]～410[x]中每一者具有相同电路结构。以数据选择电路410[1]为例，数据选择电路410[1]包含拆分电路411[1]以及重构电路412[1]。拆分电路411[1]接收第二信号S2[1]，并将第二信号S2[1]拆分为多个第二数据D2[1]～D2[x]。如先前所述，多组调试信号DB[1]～DB[n]中的所有调试信号具有相同位数。如此一来，多个第一信号S1[1]～S1[n]以及多个第二信号S2[1]～S2[x]中每一者也会具有相同位数。假设各个调试信号的位数为x*p(数值x与数值p皆为正整数)，拆分电路411[1]可将第二信号S2[1]拆分为x个第二数据D2[1]～D2[x]，其中该些第二数据D2[1]～D2[x]中每一者为p位数据。举例来说，若第二信号S2[1]的数据为[x*p-1,…,(x-1)*p,…,2p-1,…,p,p-1,…,0]，第二数据D2[1]可为[p-1,…,0]，第二数据D2[2]可为[2p-1,…,p]，且第二数据D2[x]可为[x*p-1,…,(x-1)*p]。重构电路412[1]用以根据拆分信号SS[1]自该些第二数据D2[1]～D2[x]选出对应数据为第一数据D1。
依此类推，应可理解，剩余的多个数据选择电路410[2]～410[x]、多个第二信号S2[2]～S2[x]以及多个第一数据D2～Dx之间的对应关系。例如，在数据选择电路410[2]中，拆分电路接收第二信号S2[2]并将第二信号S2[2]拆分为多个第二数据，且重构电路根据拆分信号SS[2]自该些第二数据选出对应数据为第一数据D2。在数据选择电路410[x]中，拆分电路接收第二信号S2[x]并将第二信号S2[x]拆分为多个第二数据，且重构电路用以根据拆分信号SS[x]自该些第二数据选出对应数据为第一数据Dx。据此，应可理解，多个第一数据D1～Dx中每一者为多个第二信号中的对应信号的部分数据。以第一数据D1为例，第一数据D1为第二信号S2[1]的部分数据(即多个第二数据D2[1]～D2[x]中的对应者)。藉由上述操作，多个数据选择电路410[1]～410[x]可将多个第一数据D1～Dx输出为第一调试数据DO1。例如，如图1所示，第一调试数据DO1可表示为[Dx,…,D2,D1]。
如前所述，在一些实施例中，多个数据选择电路410[1]～410[x]中每一者可具有相同电路结构。例如，多个数据选择电路410[1]～410[x]中每一者可由(但不限于)执行图4B的操作的至少一个数字逻辑电路实施。在一些实施例中，前述的拆分电路411[1]以及重构电路412[1]可以(但不限于)合并为同一数字电路，或是共享部分电路。
图4B为根据本案一些实施例绘制图4A中的数据重构电路系统130所执行的多个操作的流程图。在操作S410中，拆分多个第二信号为多个第二数据(例如为多个第二数据D2[1]～D2[x])。如前所述，拆分电路411[1]可将第二信号S2[1]拆分为多个第二数据D2[1]～D2[x]。依此类推，剩余的多个数据选择410[2]～410[x]可将剩余的第二信号S2[2]～S2[n]分别拆分为多个第二数据。
在操作S420中，根据多个拆分信号中的对应者选择该些第二数据中的对应者为多个第一数据中的对应者。以数据选择电路410[1]为例，如图4B所示，若拆分信号SS[1]的数值为1，数据选择电路410[1]可根据拆分信号SS[1]自多个第二数据D2[1]～D2[x]选出第二数据D2[1]为第一数据D1。若拆分信号SS[1]的数值为2，拆分电路411[1]可根据拆分信号SS[1]自多个第二数据D2[1]～D2[x]选出第二数据D2[2]为第一数据D1。依此类推，若拆分信号SS[1]的数值为x，数据选择电路410[1]可根据拆分信号SS[1]自多个第二数据D2[1]～D2[x]选出第二数据D2[x]为第一数据D1。或者，若拆分信号SS[1]的数值不等于1～x中任一数值，拆分电路411[1]可将第一数据D1设定为预设值(例如为，但不限于，0)。类似地，数据选择电路410[2]可根据拆分信号SS[2]自多个第二数据D2[1]～D2[x]选出数据为第一数据D2，且数据选择电路410[x]可根据拆分信号SS[x]自多个第二数据D2[1]～D2[x]选出数据为第一数据Dx。
在操作S430中，输出该些第一数据为第一调试数据。例如，如图4A所示，多个数据选择电路410[1]～410[x]可将选出的多个第一数据D1～Dx输出为第一调试数据DO1。
藉由上述功能，可藉由设定多个拆分信号SS[1]～SS[x]的数值在多个第二信号S2[1]～S2[x]中每一者选取需要的数据，并将选出的多个数据重新组合为第一调试数据DO1。如此一来，使用者可经由外部仪器同时读出芯片100中的多个功能性电路系统110[1]～110[n]中的x个电路系统的调试信号。
图5为根据本案一些实施例绘制图1中的切换电路系统140所执行的多个操作的流程图。在一些实施例中，切换电路系统140可由(但不限于)执行图5的操作的至少一个数字逻辑电路与/或至少一个开关电路实施。
在操作S510-1中，确认切换信号S[1]是否为预设逻辑值(例如为，但不限于，逻辑值1)。若切换信号S[1]为预设逻辑值，执行操作S510-2。若切换信号S[1]不为预设逻辑值，执行操作S510-3。在操作S510-2中，经由输出端口P[1]输出第一调试数据DO1中的第一数据D1。在操作S510-3中，经由输出端口P[1]输出至少一个输出信号VO中的位B[1]。
类似地，在操作S520-1中，确认切换信号S[2]是否为预设逻辑值。若切换信号S[2]为预设逻辑值，执行操作S520-2。若切换信号S[2]不为预设逻辑值，执行操作S520-3。在操作S520-2中，经由输出端口P[2]输出第一调试数据DO1中的第一数据D2。在操作S520-3中，经由输出端口P[2]输出至少一个输出信号VO中的位B[2]。
依此类推，在操作S5y0-1中，确认切换信号S[y]是否为预设逻辑值。若切换信号S[y]为预设逻辑值，执行操作S5y0-2。若切换信号S[y]不为预设逻辑值，执行操作S5y0-3。在操作S5y0-2中，经由输出端口P[y]输出第一调试数据DO1中的第一数据Dy。在操作S5y0-3中，经由输出端口P[y]输出至少一个输出信号VO中的位B[y]。
换言之，芯片100的各个输出端口P[1]～P[y]可由多个切换信号S[1]～S[y]中的对应者控制。当多个切换信号S[1]～S[y]中的该对应者具有预设逻辑值时，切换电路系统140可经由多个输出端口P[1]～P[y]中的对应输出端口输出第一调试信号DO1中的对应数据。或者，当多个切换信号S[1]～S[y]中的该对应者未具有该预设逻辑值时，切换电路系统140可经由该对应输出端口输出至少一个输出信号VO中的对应位。藉由上述设置方式，芯片100可在未增加额外的输出端口下输出调试信号，以验证芯片100的运作是否正确。
图6A为根据本案一些实施例绘制的一种芯片600的示意图。相较于图1，在此例中，芯片600更包含移位电路系统610。移位电路系统610耦接于数据重构电路系统130以及切换电路系统140，并用以根据移位信号SF选择性地对第一调试数据DO1进行位移位，以产生第二调试数据DO2。在一些实施例中，移位信号SF用以指示第一调试DO1要被移位的位个数。若多个输出端口P[1]～P[y]中有一个输出端口出现故障，或是多个输出端口P[1]～P[y]的个数不足，可藉由设定移位信号SF来对第一调试数据DO1中的多个第一数据D1～Dx进行位移位，以经由有限个数的输出端口输出多个第一数据D1～Dx中欲观察者或较重要的信号为第二调试数据DO2的多个数据。如此，可确保欲观察的调试信号能够被正确地读出，以判断芯片600是否出现错误。在一些实施例中，移位电路系统610可由(但不限于)执行图6B的操作的至少一个数字逻辑电路与/或移位寄存器电路实施。
图6B为根据本案一些实施例绘制图6A中的移位电路系统610所执行的多个操作的流程图。在操作S610中，确认移位信号所匹配的数值。若有找出移位信号所匹配的数值，执行操作S620。或者，若未找出移位信号所匹配的数值，执行操作S640。在操作S620中，根据移位信号所匹配的数值对第一调试数据进行位移位。在操作S630中，将处理后的第一调试数据输出为第二调试数据。在操作S640中，直接将第一调试数据输出为第二调试数据。
例如，移位电路系统610可依序确认移位信号SF是否等于多个数值0～x中的一者，以找出移位信号SF所匹配的数值。例如，若移位信号SF等于0，移位电路系统610可确认移位信号SF所匹配的数值为0。若移位信号SF等于1，移位电路系统610可确认移位信号SF所匹配的数值为1。依此类推，若移位信号SF等于x，移位电路系统610可确认移位信号SF所匹配的数值为x。
接着，移位电路系统610可根据移位信号SF所匹配的数值对第一调试数据DO1中的多个第一数据D1～Dx进行右移位。例如，若移位信号SF所匹配的数值为0，移位电路系统610不对第一调试数据DO1进行右移位。在此条件下，第一调试数据DO1可表示为[Dx,Dx-1,…,D2,D1](如图6A所示)，且移位电路系统610可将第一调试数据DO1输出为第二调试数据DO2。或者，若移位信号SF所匹配的数值为1，移位电路系统610对第一调试数据DO1右移1位。在此条件下，经右移的第一调试数据DO1可表示为[D1,Dx,Dx-1,…,D2]，且移位电路系统610可将移位后的第一调试数据DO1输出为第二调试数据DO2。依此类推，若移位信号SF所匹配的数值为x，移位电路系统610对第一调试数据DO1右移x位。在此条件下，经右移的第一调试数据DO1可表示为[Dx-1,…,D2,D1,Dx]，且移位电路系统610可将移位后的第一调试数据DO1输出为第二调试数据DO2。
或者，若移位电路系统610确认移位信号SF不等于多个数值1～x中的一者，代表移位信号SF可能不正确。在此条件下，移位电路系统610不对第一调试数据DO1进行右移位，故第一调试数据DO1仍可表示为[Dx,Dx-1,…,D2,D1]。移位电路系统610可将第一调试数据DO1直接输出为第二调试数据DO2。上述的例子以右移位为例说明，但本案并不以此为限。在不同实施例中，移位电路系统610亦可设置为对第一调试数据DO1进行左移位。
在前述的各实施例中，多个地址信号ADR[1]～ADR[x]、多个拆分信号SS[1]～SS[x]、多个切换信号S[1]～S[y]与/或移位信号SF可储存于芯片100(或芯片600)中的至少一个寄存器电路(未示出)。使用者可利用外部仪器与/或可编程逻辑阵列(FPGA)等方式设定输入多个地址信号ADR[1]～ADR[x]、多个拆分信号SS[1]～SS[x]、多个切换信号S[1]～S[y]与/或移位信号SF的数值，以自芯片100(或芯片600)读取出欲观察的调试信号。
图7为根据本案一些实施例所绘制的一种芯片调试方法700的流程图。在操作S710中，根据多个地址信号输出多组调试信号中的多个第一信号，其中该些调试信号分别由芯片的多个功能性电路系统产生。在操作S720中，根据该些地址信号自该些第一信号中选出多个第二信号。在操作S730中，根据多个拆分信号自该些第二信号中选出多个第一数据，并输出该些第一数据为第一调试数据，其中该些第一数据中每一者为该些第二信号中的对应信号的部分数据。在操作S740中，根据多个切换信号决定是否经由该芯片的多个输出端口输出该第一调试数据或是关联于该些功能性电路系统的至少一个输出信号。
上述多个操作可参照前述各实施例的说明理解，故在此不再重复赘述。藉由上述多个操作，使用者可选择性地获取芯片中不同电路系统中的调试信号，并经由示波器或是逻辑分析仪分析该些调试信号以确认芯片中的错误来源。如此，可在未使用额外输出端口下读取出大量调试信号，以提高芯片验证的效率。
在图2C、图3B、图4B、图5、图6B与/或图7中的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本案的各实施例的操作方式与范围下，在上述图式中的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在上述图式中的一个或多个操作可以是同时或部分同时执行。
综上所述，在本案一些实施例中的具有调试功能的芯片与芯片调试方法可在有限数量的输出端口下选择性地切换所输出的调试信号，进而提高芯片验证的效率。
虽然本案的实施例如上所述，然而该些实施例并非用来限定本案，本技术领域具有通常知识者可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的申请专利范围所界定者为准。
符号说明
100:芯片
110[1]～110[n]:功能性电路系统
111[1]～111[n]:功能性电路
112[1]～112[n]:解码电路
120:选择电路系统
130:数据重构电路系统
140:切换电路系统
150:输出电路系统
210:查表电路
220:比对电路
310[1]～310[x]:选择电路
410[1]～410[x]:数据选择电路
411[1]:拆分电路
412[1]:重构电路
600:芯片
610:移位电路系统
700:芯片调试方法
1～A1、A1+1～A2+A1、A1+A2+…+1～A1+A2+…+An:地址
ADR:对应地址信号
ADR[1]～ADR[x]:地址信号
B[1]～B[y]:位
D1～Dx、Dy:第一数据
DB[1]～DB[n]:一组调试信号
DO1:第一调试数据
DO2:第二调试数据
F1～Fn:预设旗标值
P[1]～P[y]:输出端口
S[1]～S[y]:切换信号
S1[1]～S1[n]:第一信号
S2[1]～S2[x]:第二信号
S210、S220、S230、S310、S320、S330、S410、S420、S430:操作
S510-1、S510-2、S510-3、S520-1、S520-2、S520-3、S5y0-1、S5y0-2、S5y0-3:操作
S610、S620、S630、S640、S710、S720、S730、S740:操作
SF:移位信号
SS[1]～SS[x]:拆分信号
VO:至少一个输出信号
d1[1]～d1[A1-1]、d2[1]～d2[A2-1]、dn[1]～dn[An-1]:调试信号

Claims (10)

1.一种具有调试功能的芯片，包含：
多个功能性电路系统，用以分别产生多组调试信号，其中该些功能性电路系统中每一者包含解码电路，该解码电路用以储存该些组调试信号中的对应组调试信号，并根据多个地址信号中的对应地址信号输出该对应组调试信号中的对应调试信号为多个第一信号中的对应信号；
选择电路系统，用以根据该些地址信号自该些第一信号中选出多个第二信号；
数据重构电路系统，用以根据多个拆分信号自该些第二信号中选出多个第一数据，并输出该些第一数据为第一调试数据，其中该些第一数据中每一者为该些第二信号中的对应信号的部分数据；以及
切换电路系统，用以根据多个切换信号决定是否经由多个输出端口输出该第一调试数据或是关联于该些功能性电路系统的至少一个输出信号。
2.如权利要求1所述的具有调试功能的芯片，其中该些组调试信号中的所有调试信号具有相同位数。
3.如权利要求1所述的具有调试功能的芯片，其中该些组调试信号分别对应于依序递增的多个地址范围，且该解码电路更用以依序确认该些地址信号是否匹配该些地址范围中的对应地址范围以选出该对应地址信号。
4.如权利要求1所述的具有调试功能的芯片，其中该解码电路更用以储存预设旗标值，且当该对应地址信号为预设地址时，该解码电路用以输出该预设旗标值为该些第一信号中的该对应信号，以验证该解码电路是否有正确输出该些第一信号中的该对应信号。
5.如权利要求1所述的具有调试功能的芯片，其中该些组调试信号分别对应于依序递增的多个地址范围，该些选择电路系统包含多个选择电路，且该些选择电路每一者用以比对该些地址信号中的对应者与该些地址范围，以自该些第一信号中选出该些第二信号中的对应者。
6.如权利要求1所述的具有调试功能的芯片，其中该数据重构电路系统包含多个数据选择电路，且该些数据选择电路中每一者用以拆分该些第二信号中的对应者为多个第二数据，并根据该些拆分信号中的对应者自该些第二数据选出对应数据以作为该些第一数据中的对应者。
7.如权利要求1所述的具有调试功能的芯片，其中该切换电路系统用以根据该些切换信号中的对应者决定是否经由该些输出端口中的对应者输出该第一调试数据中的对应数据或是该至少一个输出信号中的对应位。
8.如权利要求1所述的具有调试功能的芯片，更包含：
移位电路系统，用以根据移位信号选择性地对该第一调试数据进行位移位，以产生第二调试数据，
其中该切换电路系统更用以根据该些切换信号决定是否经由该些输出端口输出该第二调试数据中的对应数据或是该至少一个输出信号中的对应位。
9.如权利要求8所述的具有调试功能的芯片，其中该移位信号用以指示该第一调试数据要被移位的位个数。
10.一种芯片调试方法，包含：
根据多个地址信号输出多组调试信号中的多个第一信号，其中该些组调试信号分别由芯片的多个功能性电路系统产生；
根据该些地址信号自该些第一信号中选出多个第二信号；
根据多个拆分信号自该些第二信号中选出多个第一数据，并输出该些第一数据为第一调试数据，其中该些第一数据中每一者为该些第二信号中的对应信号的部分数据；以及
根据多个切换信号决定是否经由该芯片的多个输出端口输出该第一调试数据或是关联于该些功能性电路系统的至少一个输出信号。
CN202111497897.XA 2021-12-09 2021-12-09 具有调试功能的芯片与芯片调试方法 Pending CN116257399A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111497897.XA CN116257399A (zh) 2021-12-09 2021-12-09 具有调试功能的芯片与芯片调试方法
TW111105328A TWI813169B (zh) 2021-12-09 2022-02-14 具有偵錯功能的晶片與晶片偵錯方法
US17/899,006 US11942172B2 (en) 2021-12-09 2022-08-30 Chip having debug function and chip debugging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111497897.XA CN116257399A (zh) 2021-12-09 2021-12-09 具有调试功能的芯片与芯片调试方法

Publications (1)

Publication Number Publication Date
CN116257399A true CN116257399A (zh) 2023-06-13

Family

ID=86684785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111497897.XA Pending CN116257399A (zh) 2021-12-09 2021-12-09 具有调试功能的芯片与芯片调试方法

Country Status (3)

Country Link
US (1) US11942172B2 (zh)
CN (1) CN116257399A (zh)
TW (1) TWI813169B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
TWI297780B (en) * 2006-05-24 2008-06-11 Compal Electronics Inc Crcuit board testing interface and its testing method
US8327198B2 (en) * 2009-08-14 2012-12-04 Intel Corporation On-die logic analyzer for semiconductor die
US20130227367A1 (en) * 2012-01-17 2013-08-29 Allen J. Czamara Test IP-Based A.T.E. Instrument Architecture
US9280497B2 (en) * 2012-12-21 2016-03-08 Dell Products Lp Systems and methods for support of non-volatile memory on a DDR memory channel
CN103164789A (zh) 2013-03-06 2013-06-19 福州瑞芯微电子有限公司 一种带安全校验的debug电路结构及其实现方法
TW201502547A (zh) * 2013-07-11 2015-01-16 Inventec Corp 除錯系統
CN104991845B (zh) 2015-06-24 2018-10-23 福州瑞芯微电子股份有限公司 soc多核芯片高速debug方法及装置
GB2541216B (en) * 2015-08-12 2021-03-17 Ultrasoc Technologies Ltd Reconfiguring debug circuitry
US10628542B2 (en) * 2017-07-01 2020-04-21 Intel Corporation Core-only system management interrupt
TWI650566B (zh) * 2017-10-23 2019-02-11 瑞昱半導體股份有限公司 積體電路測試裝置
TWI769399B (zh) * 2019-09-24 2022-07-01 新唐科技股份有限公司 具有除錯記憶體介面之晶片及其除錯方法

Also Published As

Publication number Publication date
TW202323844A (zh) 2023-06-16
US20230187007A1 (en) 2023-06-15
TWI813169B (zh) 2023-08-21
US11942172B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US6697275B1 (en) Method and apparatus for content addressable memory test mode
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
JP2001006394A (ja) 半導体メモリチップおよびｄｒａｍメモリチップ
US7013413B1 (en) Method for compressing output data and a packet command driving type memory device
US20090073009A1 (en) Semiconductor memory device having error correction function
KR100578141B1 (ko) 읽기 속도를 향상시킬 수 있는 낸드 플래시 메모리 장치
US4692920A (en) Apparatus for generating patterns of test signals
US8341477B2 (en) Test board having a plurality of test modules and a test system having the same
US7940588B2 (en) Chip testing circuit
KR100541048B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
CN116257399A (zh) 具有调试功能的芯片与芯片调试方法
US7640467B2 (en) Semiconductor memory with a circuit for testing the same
CN111326204B (zh) 半导体装置
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
US7073102B2 (en) Reconfiguration device for faulty memory
US20050024062A1 (en) Test device and test module
US7434124B2 (en) Reduced pattern memory in digital test equipment
CN114113971A (zh) 集成电路及其测试方法
KR100403791B1 (ko) 페일 메모리 회로 및 그것의 인터리브 복사 방법
KR100868119B1 (ko) 집적 회로, 테스트 시스템, 에러 데이터 판독 방법
US20090049333A1 (en) Built-in redundancy analyzer and method for redundancy analysis
US7716550B2 (en) Semiconductor IC including pad for wafer test and method of testing wafer including semiconductor IC
GB2366890A (en) Testing a memory with redundant cells
JP2015090719A (ja) 半導体装置
US11853157B2 (en) Address fault detection system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination