CN116230633A - 一种通过多次光阻涂布避免短接的阵列基板的制造方法 - Google Patents

一种通过多次光阻涂布避免短接的阵列基板的制造方法 Download PDF

Info

Publication number
CN116230633A
CN116230633A CN202310228570.5A CN202310228570A CN116230633A CN 116230633 A CN116230633 A CN 116230633A CN 202310228570 A CN202310228570 A CN 202310228570A CN 116230633 A CN116230633 A CN 116230633A
Authority
CN
China
Prior art keywords
photoresist
layer
insulating layer
coating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310228570.5A
Other languages
English (en)
Inventor
陈伟
金剑辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT Technology Group Co Ltd
Original Assignee
CPT Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Technology Group Co Ltd filed Critical CPT Technology Group Co Ltd
Priority to CN202310228570.5A priority Critical patent/CN116230633A/zh
Publication of CN116230633A publication Critical patent/CN116230633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种通过多次光阻涂布避免短接的阵列基板的制造方法，包括：在玻璃基板上经成膜、曝光、显影、蚀刻及剥膜后图案化出第一金属层；采用PECVD方式沉积一层绝缘层；在绝缘层上涂布一层光阻，其厚度为原有设计的1/2，并进行VCD、软烤制程，去除光阻内的溶剂；在第一次软烤后的光阻上继续涂布一层光阻，其厚度也是为原有设计的1/2；对已涂布好的第一层光阻和第二层的光阻进行正常的曝光，显影制程；进行干蚀刻制程，蚀刻掉未被光阻保护的绝缘层，并剥膜去掉光阻，绝缘层上正常沉积第二金属层。本发明基于现有光罩、制程情况下，仅变更光阻的涂布次数及厚度，可有效避免此制程异常，提高产品良率。

Description

一种通过多次光阻涂布避免短接的阵列基板的制造方法
技术领域
本发明属于显示装置的制备技术领域，具体是指一种通过多次光阻涂布避免短接的阵列基板的制造方法。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率TFT-LCD。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。
现有的array制造工艺是通过一层层金属膜层、无机绝缘膜层、半导体膜层及透明导电膜层堆叠而成，不同的膜层堆叠模式设计就会延伸出各种具有不同功能的array基板。现有的IGZOTFT制程的Array像素电容更多采用的是SiOx，主要因为SiOx搭配的IGZOTFT器件其电学特性更为稳定，同时阵列基板的栅极绝缘层、TFT器件钝化保护层均采用的是SiOx。但由于面板在设计过程中不同位置需要干蚀刻不同厚度的非金属绝缘层，存在深浅孔的问题，深孔与浅孔之间的厚度差有5000A左右，并且加上光阻气泡破洞的影响，SiOx的蚀刻速率慢，蚀刻时间久，容易出现过蚀刻现象，最终造成上下电极短接。而传统a-Si的像素电容多采用的是SiNx，其SiNx的蚀刻速率会较SiOx更快，并且蚀刻气体不同，可一定程度上减少短接的现象，但电性稳定性不佳，不能完全克服改善。
目前已应用于TFT基板的Array制造工艺主要集中在8Mask的非TIC的外挂设计、9MaskTop-comTIC设计以及10Mask的Mid-comTIC设计。不同的膜层在堆叠过程中，会根据各自的功能应用，图案化出相应的设计图案，金属膜层会图案化出各自的走线，无机膜层会图案化出应有的过孔。而在实际的生产过程中，有图案设计的膜层每个都要经历曝光、显影、蚀刻及剥膜几道制程工艺，每道工艺都有相应的制程要求，无论哪一道制程出现异常，都会给后续的制程及膜层带来制程风险。
无机绝缘层的作用一方面主要为隔绝上下两层金属，避免两金属短接，另一方面是为了充当两金属电极间的电容。现有的array工艺中，有应用到隔绝上下两层金属的无机绝缘层主要应用在TFT器件中，作为栅极绝缘层，介于metal1和metal2之间，其中metal1为栅极，metal2为源漏极。而应用到作为两金属电极间的电容，主要是作为像素电容，应用在两个透明导电电极层(ITO)之间。
如图1至图3所示，在IGZOTFT的array制程过程中，有发现原本起到隔绝上下金属作用的无机绝缘层出现破膜现象，导致metal2与metal1通过破膜形成的孔洞相连接，最终造成TFT器件失效，讯号无法正常传递，画面显示异常，根据异常调查结果分析，最终发现是显影过程中光阻出现了气泡破洞现象，在干蚀刻过程中蚀刻气体通过这个光阻破洞位置，蚀刻掉这里原本没有设计开孔的膜层，最终导致上下层金属短接，形成显示异常。
发明内容
本发明所要解决的技术问题在于提供一种通过多次光阻涂布避免短接的阵列基板的制造方法。
本发明是这样实现的：
一种通过多次光阻涂布避免短接的阵列基板的制造方法，包括如下步骤：
第一步：在玻璃基板上经成膜、曝光、显影、蚀刻及剥膜后图案化出第一金属层；
第二步：采用PECVD方式沉积一层绝缘层；
第三步：所述绝缘层进行第一次Photo制程：在所述绝缘层上涂布一层光阻，其厚度为原有设计的1/2，并进行VCD、软烤制程，去除光阻内的溶剂；
第四步：所述绝缘层进行第二次Photo制程：在第一次软烤后的光阻上继续涂布一层光阻，其厚度也是为原有设计的1/2；
第五步：对已涂布好的第一层光阻和第二层的光阻进行正常的曝光，显影制程；
第六步：进行干蚀刻制程，蚀刻掉未被光阻保护的绝缘层，并剥膜去掉光阻，绝缘层上正常沉积第二金属层。
进一步地，所述第一金属层，为Mo/Al/Mo或Ti/Al/Ti。
进一步地，所述绝缘层，为SiOx或SiNx。
本发明的优点在于：基于现有光罩、制程情况下，仅变更光阻的涂布次数及厚度，可有效避免此制程异常，提高产品良率。
附图说明
下面参照附图结合实施例对本发明作进一步的描述。
图1是现有技术制程中的显影后光阻出现破洞示意图。
图2是现有技术制程中的干蚀刻后绝缘层出现破膜示意图。
图3是现有技术制程中的剥膜后上下金属层通过破膜洞口短接示意图。
图4是本发明的方法的第一步示意图。
图5是本发明的方法的第二步示意图。
图6是本发明的方法的第三步示意图。
图7是本发明的方法的第四步示意图。
图8是本发明的方法的第五步示意图。
图9是本发明的方法的第六步示意图。
具体实施方式
如图4至图9所示，一种通过多次光阻涂布避免短接的阵列基板的制造方法，包括如下步骤：
第一步：在玻璃基板(图未示)上经成膜、曝光、显影、蚀刻及剥膜后图案化出第一金属层metal1，此处可用Mo/Al/Mo或Ti/Al/Ti；
第二步：采用PECVD方式沉积一层绝缘层，此处可用SiOx或SiNx；
第三步：所述绝缘层进行第一次Photo制程：在所述绝缘层上涂布一层光阻PR，其厚度为原有设计的1/2，并进行VCD、软烤制程，去除光阻内的溶剂，可增加光阻与绝缘层的附着力；
第四步：所述绝缘层进行第二次Photo制程：在第一次软烤后的光阻PR上继续涂布一层光阻PR，其厚度也是为原有设计的1/2；
第五步：对已涂布好的第一层光阻PR和第二层的光阻PR进行正常的曝光，显影制程，两次光阻涂布可有效避开原有的光阻破洞位置；
第六步：正常的干蚀刻制程后，并剥膜去掉光阻，绝缘层上正常沉积第二金属层metal2。
按以上方法制备后，第一金属层metal1和第二金属层metal2未发现短接。
本发明基于现有光罩、制程情况下，仅变更光阻的涂布次数及厚度，可有效避免此制程异常，提高产品良率。现有技术由于光阻气泡导致干蚀刻气体蚀刻掉气泡位置无光阻覆盖的SiOx膜层，最终导致上下电极短接。本发明光阻采用两次涂布，第一次涂布后光阻表面随机出现光阻气泡(现有的正常现象)，第二次涂布后虽然也同样会存在随机出现的光阻气泡，但是前后两次光阻的气泡发生位置是随机性，不会重合，可有效避免上下电极短接的情况发生。
以上所述仅为本发明的较佳实施用例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种通过多次光阻涂布避免短接的阵列基板的制造方法，其特征在于：包括如下步骤：
第一步：在玻璃基板上经成膜、曝光、显影、蚀刻及剥膜后图案化出第一金属层；
第二步：采用PECVD方式沉积一层绝缘层；
第三步：所述绝缘层进行第一次Photo制程：在所述绝缘层上涂布一层光阻，其厚度为原有设计的1/2，并进行VCD、软烤制程，去除光阻内的溶剂；
第四步：所述绝缘层进行第二次Photo制程：在第一次软烤后的光阻上继续涂布一层光阻，其厚度也是为原有设计的1/2；
第五步：对已涂布好的第一层光阻和第二层的光阻进行正常的曝光，显影制程；
第六步：进行干蚀刻制程，蚀刻掉未被光阻保护的绝缘层，并剥膜去掉光阻，绝缘层上正常沉积第二金属层。
2.如权利要求1所述的一种通过多次光阻涂布避免短接的阵列基板的制造方法，其特征在于：所述第一金属层，为Mo/Al/Mo或Ti/Al/Ti。
3.如权利要求1所述的一种通过多次光阻涂布避免短接的阵列基板的制造方法，其特征在于：所述无机绝缘层，为SiOx或SiNx。
CN202310228570.5A 2023-03-10 2023-03-10 一种通过多次光阻涂布避免短接的阵列基板的制造方法 Pending CN116230633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310228570.5A CN116230633A (zh) 2023-03-10 2023-03-10 一种通过多次光阻涂布避免短接的阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310228570.5A CN116230633A (zh) 2023-03-10 2023-03-10 一种通过多次光阻涂布避免短接的阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN116230633A true CN116230633A (zh) 2023-06-06

Family

ID=86584250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310228570.5A Pending CN116230633A (zh) 2023-03-10 2023-03-10 一种通过多次光阻涂布避免短接的阵列基板的制造方法

Country Status (1)

Country Link
CN (1) CN116230633A (zh)

Similar Documents

Publication Publication Date Title
US10192908B2 (en) TFT array manufacturing method of optimized 4M production process
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN103107133B (zh) 阵列基板及其制造方法和显示装置
US20170213849A1 (en) Array substrate and method for manufacturing the same and display device
US20160027797A1 (en) Array substrate, manufacturing method thereof, and display device
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102842587A (zh) 阵列基板及其制作方法、显示装置
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
KR100453176B1 (ko) 액정표시장치의제조방법
EP3151279B1 (en) Array substrate and manufacturing method therefor, and display device
KR20010058159A (ko) 박막 트랜지스터-액정표시소자의 제조방법
CN106024705B (zh) Tft基板的制作方法
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
WO2018145465A1 (zh) 阵列基板以及显示装置
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN116230633A (zh) 一种通过多次光阻涂布避免短接的阵列基板的制造方法
JP2737982B2 (ja) 薄膜トランジスタの製造方法
CN116230632A (zh) 一种避免上下两层电极短接的阵列基板的制造方法
CN116469834A (zh) 一种金属氧化物薄膜晶体管的阵列基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination