CN116469834A - 一种金属氧化物薄膜晶体管的阵列基板的制造方法 - Google Patents
一种金属氧化物薄膜晶体管的阵列基板的制造方法 Download PDFInfo
- Publication number
- CN116469834A CN116469834A CN202310228571.XA CN202310228571A CN116469834A CN 116469834 A CN116469834 A CN 116469834A CN 202310228571 A CN202310228571 A CN 202310228571A CN 116469834 A CN116469834 A CN 116469834A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- metal
- igzo
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 12
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 12
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 23
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 235000006408 oxalic acid Nutrition 0.000 claims abstract description 7
- 238000011161 development Methods 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims abstract description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
一种金属氧化物薄膜晶体管的阵列基板的制造方法，包括：经成膜、曝光、显影、蚀刻及剥膜后在玻璃基板上图案化出第一金属层；在已图案化好的第一金属层上沉积一层IGZO层，并共用第一金属层的光罩进行曝光、显影、蚀刻及剥膜；用绝缘层的光罩曝光显影第一金属层上方的IGZO层，仅曝光出绝缘层需要开孔的地方；对显影后的IGZO层进行第二次草酸蚀刻，蚀刻掉绝缘层开孔位置的IGZO，随后再去除光阻；采用PECVD方式沉积绝缘层，隔绝覆盖在第一金属层之上；采用PVD方式沉积半导体层IGZO，并进行图案化处理，形成TFT器件的有源层。本发明是在第一金属层上加镀一层半导体层IGZO，阻隔两金属短接，并降低面板寄生电容。
Description
技术领域
本发明属于显示装置的制备技术领域，具体是指一种金属氧化物薄膜晶体管的阵列基板的制造方法。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率TFT-LCD。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。
现有的array制造工艺是通过一层层金属膜层、无机绝缘膜层、半导体膜层及透明导电膜层堆叠而成，不同的膜层堆叠模式设计就会延伸出各种具有不同功能的array基板。现有的IGZOTFT制程的Array像素电容更多采用的是SiOx，主要因为SiOx搭配的IGZOTFT器件其电学特性更为稳定，同时阵列基板的栅极绝缘层、TFT器件钝化保护层均采用的是SiOx。但由于面板在设计过程中不同位置需要干蚀刻不同厚度的非金属绝缘层，存在深浅孔的问题，深孔与浅孔之间的厚度差有5000A左右，并且加上光阻气泡破洞的影响，SiOx的蚀刻速率慢，蚀刻时间久，容易出现过蚀刻现象，最终造成上下电极短接。而传统a-Si的像素电容多采用的是SiNx，其SiNx的蚀刻速率会较SiOx更快，并且蚀刻气体不同，可一定程度上减少短接的现象，但电性稳定性不佳，不能完全克服改善。
目前已应用于TFT基板的Array制造工艺主要集中在8Mask的非TIC的外挂设计、9MaskTop-comTIC设计以及10Mask的Mid-comTIC设计。不同的膜层在堆叠过程中，会根据各自的功能应用，图案化出相应的设计图案，金属膜层会图案化出各自的走线，无机膜层会图案化出应有的过孔。而在实际的生产过程中，有图案设计的膜层每个都要经历曝光、显影、蚀刻及剥膜几道制程工艺，每道工艺都有相应的制程要求，无论哪一道制程出现异常，都会给后续的制程及膜层带来制程风险。
无机绝缘层的作用一方面主要为隔绝上下两层金属，避免两金属短接，另一方面是为了充当两金属电极间的电容。现有的array工艺中，有应用到隔绝上下两层金属的无机绝缘层主要应用在TFT器件中，作为栅极绝缘层，介于metal1和metal2之间，其中metal1为栅极，metal2为源漏极。而应用到作为两金属电极间的电容，主要是作为像素电容，应用在两个透明导电电极层(ITO)之间。
如图1和图2所示，在IGZOTFT的array制程过程中，有发现原本起到隔绝上下金属作用的无机绝缘层出现破膜现象，导致metal2与metal1通过破膜形成的孔洞相连接，最终造成TFT器件失效，讯号无法正常传递，画面显示异常，根据异常调查结果分析，最终发现是显影过程中光阻出现了气泡破洞现象，在干蚀刻过程中蚀刻气体通过这个光阻破洞位置，蚀刻掉这里原本没有设计开孔的膜层，最终导致上下层金属短接，形成显示异常。
发明内容
本发明所要解决的技术问题在于提供一种金属氧化物薄膜晶体管的阵列基板的制造方法。
本发明是这样实现的：
一种金属氧化物薄膜晶体管的阵列基板的制造方法，包括如下步骤：
第一步：经成膜、曝光、显影、蚀刻及剥膜后在玻璃基板上图案化出第一金属层；
第二步：在已图案化好的所述第一金属层上沉积一层IGZO层，并共用所述第一金属层的光罩进行曝光、显影、蚀刻及剥膜；
第三步：用绝缘层的光罩曝光显影所述第一金属层上方的IGZO层，此刻仅曝光出所述绝缘层需要开孔的地方；
第四步：对显影后的IGZO层进行第二次草酸蚀刻，蚀刻掉绝缘层开孔位置的IGZO，随后再去除光阻；
第五步：采用PECVD方式沉积所述绝缘层，隔绝覆盖在所述第一金属层之上；
第六步：采用PVD方式沉积半导体层IGZO，并进行图案化处理，形成TFT器件的有源层；
第七步：采用所述绝缘层的光罩，进行曝光显影出所述绝缘层需要开孔的地方；
第八步：进行干蚀刻制程，采用SF6或CF4气体蚀刻掉未被光阻覆盖的所述绝缘层，显露出所述第一金属层，对应位置的所述绝缘层也同样被干蚀刻掉；
第九步：进行光阻剥膜制程，去除掉所述绝缘层上方的光阻；
第十步：采用PVD沉积一层第二金属层，用于作为TFT器件的源漏极；在面外走线位置所述第二金属层是设计为与所述第一金属层通过所述绝缘层过孔相连接。
进一步地，所述第一金属层，为Mo/Al/Mo或Ti/Al/Ti。
进一步地，所述第二步中，在已图案化好的所述第一金属层上沉积的一层IGZO层，其厚度控制在200～800A。
进一步地，所述第二步中的蚀刻，为草酸蚀刻。
进一步地，所述绝缘层，为SiOx或SiNx。
本发明的优点在于：本发明是在第一金属层上加镀一层半导体层IGZO，阻隔两金属短接，并降低面板寄生电容。基于现有光罩、制程情况下，新增的IGZO与第一金属层共用光罩(mask)，IGZO不仅可抵抗干蚀刻，作为阻隔层并且同步可增加两金属电极的距离，降低寄生电容。
附图说明
下面参照附图结合实施例对本发明作进一步的描述。
图1是现有技术制程中的干蚀刻后绝缘层出现破膜示意图。
图2是现有技术制程中的剥膜后上下金属层通过破膜洞口短接示意图。
图3是本发明的方法的第一步示意图。
图4是本发明的方法的第二步示意图。
图5是本发明的方法的第三步示意图。
图6是本发明的方法的第四步示意图。
图7是本发明的方法的第五步示意图。
图8是本发明的方法的第六步示意图。
图9是本发明的方法的第七步示意图。
图10是本发明的方法的第八步示意图。
图11是本发明的方法的第九步示意图。
图12是本发明的方法的第十步示意图。
附图标记：
1-玻璃基板，2-第一金属层，3-IGZO层，4-绝缘层，41-绝缘层光罩，5-半导体有源层IGZO，6-第二金属层，7-光阻，A-光阻破洞位置，B-发生短接位置。
具体实施方式
如图3至图12所示，一种金属氧化物薄膜晶体管的阵列基板的制造方法，包括如下步骤：
第一步：经成膜、曝光、显影、蚀刻及剥膜后在玻璃基板1上图案化出第一金属层2(metal1)，此处可用Mo/Al/Mo或Ti/Al/Ti；
第二步：在已图案化好的第一金属层2(metal1)上沉积一层IGZO层3，厚度可控制在200～800A左右，并共用第一金属层2(metal1)的光罩进行曝光、显影、蚀刻(草酸)及剥膜；
第三步：用绝缘层4的光罩41曝光显影第一金属层2(metal1)上方的IGZO层3，此刻仅曝光出绝缘层4需要开孔的地方；
第四步：对显影后的IGZO层3进行第二次草酸蚀刻，蚀刻掉绝缘层4开孔位置的IGZO，随后再去除光阻PR7；
第五步：采用PECVD方式沉积绝缘层4，隔绝覆盖在第一金属层2(metal1)之上，此处绝缘层4可用SiOx或SiNx；
第六步：采用PVD方式沉积半导体层IGZO5，并进行图案化处理，形成TFT器件的有源层；
第七步：采用绝缘层4的光罩41，进行曝光显影出绝缘层4需要开孔的地方(由于光阻破洞的缘故，故也通常存在这样的光阻破洞位置)；
第八步：进行干蚀刻制程，采用SF6或CF4气体蚀刻掉未被光阻PR7覆盖的绝缘层4，显露出第一金属层2(metal1)，而由于光阻破洞的缘故，对应位置的绝缘层4也同样被干蚀刻掉；
第九步：进行光阻剥膜制程，去除掉绝缘层4上方的光阻PR7；
第十步：采用PVD沉积一层第二金属层6(metal2)，用于作为TFT器件的源漏极，在TFT侧第二金属层6(metal2)和第一金属层2(metal1)是由绝缘层4隔绝开的，由于增加了一层IGZO3，TFT位置的第二金属层6(metal2)是不会与第一金属层2(metal1)相短接；在面外走线位置第二金属层6(metal2)是设计为与第一金属层2(metal1)通过绝缘层4过孔相连接。
本发明是在第一金属层2上加镀一层半导体层IGZO3，阻隔两金属短接，并降低面板寄生电容。基于现有光罩、制程情况下，新增的IGZO3与第一金属层2共用光罩(mask)，IGZO不仅可抵抗干蚀刻，作为阻隔层并且同步可增加两金属电极的距离，降低寄生电容。
以上所述仅为本发明的较佳实施用例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种金属氧化物薄膜晶体管的阵列基板的制造方法，其特征在于：包括如下步骤：
第一步：经成膜、曝光、显影、蚀刻及剥膜后在玻璃基板上图案化出第一金属层；
第二步：在已图案化好的所述第一金属层上沉积一层IGZO层，并共用所述第一金属层的光罩进行曝光、显影、蚀刻及剥膜；
第三步：用绝缘层的光罩曝光显影所述第一金属层上方的IGZO层，此刻仅曝光出所述绝缘层需要开孔的地方；
第四步：对显影后的IGZO层进行第二次草酸蚀刻，蚀刻掉绝缘层开孔位置的IGZO，随后再去除光阻；
第五步：采用PECVD方式沉积所述绝缘层，隔绝覆盖在所述第一金属层之上；
第六步：采用PVD方式沉积半导体层IGZO，并进行图案化处理，形成TFT器件的有源层；
第七步：采用所述绝缘层的光罩，进行曝光显影出所述绝缘层需要开孔的地方；
第八步：进行干蚀刻制程，采用SF6或CF4气体蚀刻掉未被光阻覆盖的所述绝缘层，显露出所述第一金属层，对应位置的所述绝缘层也同样被干蚀刻掉；
第九步：进行光阻剥膜制程，去除掉所述绝缘层上方的光阻；
第十步：采用PVD沉积一层第二金属层，用于作为TFT器件的源漏极；在面外走线位置所述第二金属层是设计为与所述第一金属层通过所述绝缘层过孔相连接。
2.如权利要求1所述的一种金属氧化物薄膜晶体管的阵列基板的制造方法，其特征在于：所述第一金属层，为Mo/Al/Mo或Ti/Al/Ti。
3.如权利要求1所述的一种金属氧化物薄膜晶体管的阵列基板的制造方法，其特征在于：所述第二步中，在已图案化好的所述第一金属层上沉积的一层IGZO层，其厚度控制在200～800A。
4.如权利要求1所述的一种金属氧化物薄膜晶体管的阵列基板的制造方法，其特征在于：所述第二步中的蚀刻，为草酸蚀刻。
5.如权利要求1所述的一种金属氧化物薄膜晶体管的阵列基板的制造方法，其特征在于：所述绝缘层，为SiOx或SiNx。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310228571.XA CN116469834A (zh) | 2023-03-10 | 2023-03-10 | 一种金属氧化物薄膜晶体管的阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310228571.XA CN116469834A (zh) | 2023-03-10 | 2023-03-10 | 一种金属氧化物薄膜晶体管的阵列基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116469834A true CN116469834A (zh) | 2023-07-21 |
Family
ID=87183171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310228571.XA Pending CN116469834A (zh) | 2023-03-10 | 2023-03-10 | 一种金属氧化物薄膜晶体管的阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116469834A (zh) |
-
2023
- 2023-03-10 CN CN202310228571.XA patent/CN116469834A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257849B2 (en) | Display panel and method for fabricating the same | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| KR101901045B1 (ko) | 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| US20170213849A1 (en) | Array substrate and method for manufacturing the same and display device | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2017156885A1 (zh) | 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置 | |
| WO2015096374A1 (zh) | 阵列基板及其制作方法、显示装置和薄膜晶体管 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN116469834A (zh) | 一种金属氧化物薄膜晶体管的阵列基板的制造方法 | |
| CN110718467B (zh) | 一种tft阵列基板的制作方法 | |
| CN116230633A (zh) | 一种通过多次光阻涂布避免短接的阵列基板的制造方法 | |
| CN116230632A (zh) | 一种避免上下两层电极短接的阵列基板的制造方法 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| CN116631945A (zh) | 一种通过多次成膜避免短接的阵列基板的制造方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| US20240204001A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |