CN116157900A - 等离子处理方法 - Google Patents

等离子处理方法 Download PDF

Info

Publication number
CN116157900A
CN116157900A CN202180017648.8A CN202180017648A CN116157900A CN 116157900 A CN116157900 A CN 116157900A CN 202180017648 A CN202180017648 A CN 202180017648A CN 116157900 A CN116157900 A CN 116157900A
Authority
CN
China
Prior art keywords
plasma
etching
film
amplitude
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180017648.8A
Other languages
English (en)
Inventor
林达也
市丸朋祥
儿玉峰章
川畑将志
米多祐二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN116157900A publication Critical patent/CN116157900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供能抑制向纵向的蚀刻并实现平坦的蚀刻加工的等离子处理方法。在对构成金属栅极且两侧与绝缘膜相接的氮化钛(TiN)膜进行等离子蚀刻的等离子处理方法中，具有如下工序：使用利用三氯化硼(BCl3)气体、氮(N2)气体与三氟化氮(NF3)气体的混合气体生成并且通过用脉冲进行了调制的高频电力生成的等离子，来对所述氮化钛(TiN)膜进行蚀刻，所述脉冲具有振幅为第一振幅的第一期间和振幅为第二振幅的第二期间，所述第二振幅比0大且比所述第一振幅小。

Description

等离子处理方法
技术领域
本发明涉及等离子处理方法。
背景技术
近年来，伴随半导体器件、例如电子设备等中使用的MOS FET(Metal-Oxide-Semiconductor Field-Effect-Transistor，金属氧化物半导体场效应晶体管)器件的微细化，栅极氧化膜的厚度一般要求为2nm以下。因此，严格要求蚀刻形状的垂直性，需要提升蚀刻加工的控制性。
特别在后栅极方式的High-k/金属栅极形成中，对金属膜(TiN)没有裙边、即底面平坦地进行蚀刻加工，成为为了制造优质的半导体器件所需的技术。
作为垂直加工TiN膜的技术，在专利文献1中公开了如下方法：使用将四氟甲烷(CF4)和氧(O2)混合的等离子，不施加偏压地抑制向纵向的蚀刻，向横向进行蚀刻。
此外，在专利文献2中，公开了通过使等离子生成电力和高频偏压进行脉冲调制来使蚀刻加工精度提升的方法。
现有技术文献
专利文献
专利文献1：JP特开2007-287902号公报
专利文献2：JP特开2015-95493号公报
发明内容
发明要解决的课题
作为在蚀刻处理后的侧壁近旁的底面上产生被称作“裙边”的锥形状的原因之一，能举出电子遮蔽现象。所谓电子遮蔽现象，是通过如下那样的方式产生的现象：在利用了等离子的蚀刻处理中，通过高频偏压吸引等离子中的离子，离子垂直地入射到晶片，与此相对，电子由于不受基于高频偏压的吸引的影响而各向同性地运动，在栅极侧壁这样的氧化膜带电。由于通过该现象，离子集中在侧壁部分，因此，随着蚀刻进展，会留下裙边。
特别是由于近年的半导体器件的微细化而栅极宽度变窄，由此离子的侵入变得困难，变得易于引起裙边。
针对这样的课题，根据专利文献1记载的现有技术，利用将氧(O2)和四氟甲烷(CF4)混合的气体等离子，提高处理压力，也提高晶片控制温度，且不赋予偏压高频电力，由此向横向进行蚀刻，来进行裙边的改善。
但出于针对应对进一步的半导体元件的微细化的蚀刻加工确保严格的控制性这样的观点，由于以下的理由，而专利文献1的技术有不足之处。即，在相关的现有技术中，由于进行基于气体等离子的干式蚀刻，因此，通过等离子中的离子所引起的离子轰击效应，不能将纵向的蚀刻量抑制为0，存在加工底面难以变得平坦且留下裙边这样的问题。
为了进一步抑制向纵向的蚀刻，在专利文献2中提出如下技术：通过使等离子生成电力和高频偏压进行脉冲调制来控制沉积和蚀刻，从而使蚀刻加工精度提升。
但根据该技术，由于根据等离子中的沉积气体和蚀刻气体的分布，晶片面内的沉积和蚀刻的分布发生改变，因此存在以下问题：会在晶片面内产生形状的差，产生裙边得以改善的部位和未改善的部位。
发明内容
本发明的目的在于，提供能抑制向纵向的蚀刻并实现平坦的蚀刻加工的等离子处理方法。
用于解决课题的手段
为了达成上述目的，代表性的本发明所涉及的等离子处理方法之一通过如下方案达成，在对构成金属栅极且两侧与绝缘膜相接的氮化钛(TiN)膜进行等离子蚀刻的等离子处理方法中，具有如下工序：使用利用三氯化硼(BCl3)气体、氮(N2)气体与三氟化氮(NF3)气体的混合气体生成并且通过用脉冲进行了调制的高频电力生成的等离子，来对所述氮化钛(TiN)膜进行蚀刻，所述脉冲具有振幅为第一振幅的第一期间和振幅为第二振幅的第二期间，所述第二振幅比0大且比所述第一振幅小。
代表性的本发明所涉及的等离子处理方法之一通过如下方案达成，在对构成金属栅极且两侧与绝缘膜相接的氮化钛(TiN)膜进行等离子蚀刻的等离子处理方法中，具有如下工序：使用利用三氯化硼(BCl3)气体、氮(N2)气体与六氟化硫(SF6)气体的混合气体生成且通过用脉冲进行了调制的高频电力生成的等离子，来对所述氮化钛(TiN)膜进行蚀刻，所述脉冲具有振幅为第一振幅的第一期间和振幅为第二振幅的第二期间，所述第二振幅比0大且比所述第一振幅小。
发明的效果
根据本发明，能提供能抑制向纵向的蚀刻并实现平坦的蚀刻加工的等离子处理方法。
上述以外的课题、结构以及效果通过以下的实施方式的说明而得以明确。
附图说明
图1是表示作为本实施方式的等离子处理装置的概略结构图。
图2是放大表示本实施方式中所用的晶片的膜构造的截面图。
图3是表示通过比较例(a)以及本实施方式(b)蚀刻晶片时的蚀刻形状的图。
图4是表示本实施方式中所用的蚀刻条件的表。
图5是表示TiN膜的沉积/蚀刻速率的微波功率依赖性的图。
图6的(a)是表示微波功率的重复频率的时序图，图6的(b)是示意表示在高的微波功率的区间进行的处理的图，图6的(c)是示意表示在低的微波功率的区间进行的处理的图。
图7的(a)是表示微波功率的重复频率的时序图，图7的(b)是示意表示在高的微波功率的区间进行的处理的图，图7的(c)是示意表示在低的微波功率的区间进行的处理的图。
图8是示出针对TiN膜在高的微波功率的区间进行处理时的晶片各部的蚀刻速率的图。
图9是示出针对TiN膜在低的微波功率的区间进行处理时的晶片各部的蚀刻速率的图。
具体实施方式
参考附图来说明本发明的实施方式。
最初说明用于实施本发明的等离子处理方法的等离子蚀刻装置(等离子处理装置)的一例。
在图1示出等离子蚀刻装置的概略结构。内部构成处理室的真空容器101例如是用铝等导电材料制作的圆筒状的容器，电设置(接地)。真空容器101的上部开口被由能透过电磁波的材质例如石英构成的顶板102密封。在真空容器101的下部中央部配置有将处理室内部减压排气成给定压力的涡轮分子泵103和与其连接的干式泵104。配设于顶板102的上部的波导管105经由匹配器106与等离子生成用的高频电源(以下称作等离子电源107)连接。等离子电源107与控制装置115连接。
等离子电源107振荡出2.45GHz的微波。振荡的微波通过匹配器106而在波导管105中传播，经由顶板102导入真空容器101内。在真空容器101的外侧配置有用于在真空容器101内形成磁场的螺线管线圈108。在顶板102的下方处的真空容器101的上部设有簇射板109，在真空容器101的顶板102与簇射板109之间连接有与气体供给装置110相连的配管。
从气体供给装置110对顶板102与簇射板109之间的空间供给处理气体，经由簇射板109对形成于真空容器101内的处理室内供给处理气体。在真空容器101内设置样品台111，从省略图示的晶片运入口将晶片运入，配置、保持在样品台111上。在样品台111经由偏压匹配器113连接偏压用高频电源114。偏压用高频电源114与控制装置115连接。
在上述那样构成的等离子蚀刻装置中，对真空容器101内供给的处理气体通过经由顶板102导入的微波的电场与由螺线管线圈108形成的磁场的作用(例如电子回旋共振：Electron Cyclotron Resonance，(ECR))而等离子化，在簇射板109与样品台111之间的空间形成等离子。形成等离子的位置是磁场强度为875高斯的面附近，将该面称作ECR面。
此外，在本实施方式的等离子蚀刻装置中，由能透过电磁波的材质、例如石英构成的离子遮蔽板112将真空容器101的内部分割成真空容器上部区域101-1和真空容器下部区域101-2。因此，由于若能在作为离子遮蔽板112的上部的真空容器上部区域101-1生成等离子，就通过离子遮蔽板112将离子遮蔽，因此能仅用自由基对样品进行处理。在本实施方式中，能在遮蔽通过等离子生成的离子的同时，对氮化钛(TiN)膜进行蚀刻。
形成等离子的位置能通过螺线管线圈108来控制。此外，由于离子遮蔽板112由能透过电磁波的材质构成，因此，通过控制螺线管线圈108，以使得在真空容器下部区域101-2形成ECR面，还能进行通常的基于等离子的干式蚀刻。
在真空容器下部区域101-2形成等离子来进行干式蚀刻的情况下，对样品台111经由偏压匹配器113从偏压用高频电源114施加高频电力。对样品台111施加的高频电力与等离子的生成被独立地控制，产生使等离子中的离子入射到晶片的偏置电压。
等离子电源107以及偏压用高频电源114由控制装置115进行输出控制。
接下来，说明本实施方式中进行处理的被处理体即晶片的构造以及等离子蚀刻方法。
本实施方式的等离子蚀刻方法具有：至少将三氯化硼(BCl3)、氮(N2)和三氟化氮(NF3)作为混合气体供给到处理室的第1工序；和从高频电源对处理室供给微波功率的第2工序。另外，能取代三氟化氮(NF3)而供给六氟化硫(SF6)。
图2是将本实施方式中所用的晶片的膜构造放大来示出的截面图。在金属膜即TiN膜201的周围形成层间绝缘膜、例如氧化膜202。为了从图2的上方平坦地蚀刻构成金属栅极且两侧与绝缘膜相接的TiN膜，需要相对于氧化膜对TiN膜选择性地进行蚀刻。
图3是用比较例以及本实施方式的蚀刻方法进行蚀刻处理时的晶片的膜构造的截面图。首先，在比较例中，由于通过等离子中的离子向侧壁方向进行蚀刻，虽然微小，但蚀刻向中央的深度方向进展(图3的(a))，难以平坦地加工蚀刻面。
与此相对，在本实施方式中，在通过用进行了脉冲调制的高频电力生成的等离子来蚀刻所述氮化钛(TiN)膜的工序中，通过控制等离子电源107，来生成不存在离子的自由基，控制沉积和蚀刻，从而设定微波功率，以使得高区间和低区间变得相等。因此，能得到图3的(b)所示那样的平坦的形状。
使用图4的表来说明本实施方式的蚀刻方法中的适合的处理条件。对处理室内以75ml/分供给氩(Ar)，以40ml/分供给三氯化硼(BCl3)，以50ml/分供给氮(N2)，以13ml/分供给三氟化氮(NF3)，从等离子电源107将微波功率以作为第1电力(高微功率1)的1100W和作为比0W大的第2电力(低微功率2)的300W矩形波状地进行脉冲调制，并进行供给。将这时的脉冲调制的重复频率设为100Hz，将占空比设为50％。在此，脉冲具有振幅为第一振幅(1100W)的第一期间和振幅为第二振幅(300W)的第二期间，所述第二振幅比0大且比所述第一振幅小。
图5是表示TiN膜的蚀刻速率的微波功率依赖性的一例的图，在纵轴取蚀刻速率，在横轴取从等离子电源107给予的微波功率，来进行表示。另外，在本说明书中，设为在蚀刻速率成为负时沉积进展，在蚀刻速率成为正时蚀刻进展。在此示出使用三氯化硼(BCl3)、氮(N2)与三氟化氮(NF3)的混合气体的示例。
在图5的示例中，可知，在使从等离子电源107给予的微波功率变化时，以约800W为边界值，来切换对TiN膜进行沉积的功率区域和进行蚀刻的功率区域。
在进行沉积的功率区域(第一期间)中，由于促进三氯化硼(BCl3)的解离，推进与氮(N2)的反应，因此形成BN系的沉积膜。另一方面，在进行蚀刻的功率区域(第二期间)，由于抑制了三氯化硼(BCl3)的解离，减少了BN系沉积膜的形成，因此基于三氟化氮(NF3)的蚀刻进展。即，通过变更微波功率来控制三氯化硼(BCl3)的解离，能任意切换沉积和蚀刻。
此外，根据本发明者的研究，还判明了，能通过来自等离子电源107的进行了脉冲调制的微波功率的重复频率来进行合适的沉积和蚀刻。
另外，例如若使三氯化硼(BCl3)的流量增加到50ml/分，则TiN膜的蚀刻速率的微波功率依赖性就发生变化。具体地，还可以获知，若使BCl3的流量增加50ml/分，切换沉积和蚀刻的微波功率就以600W为边界值来变化。即，通过控制微波功率和三氯化硼(BCl3)的流量，能切换沉积和蚀刻。因此，切换沉积和蚀刻的微波功率的边界值例如优选为500W～900W。
图6、图7是表示微波功率的重复频率与沉积和蚀刻的关系的图。根据本实施方式，例如通过对产生了裙边的金属膜重复进行基于自由基的沉积和蚀刻，能形成抑制了裙边的平坦的面。
图6的(a)所示的时序图表示在重复频率100Hz、占空比50％下进行了微波功率的脉冲调制的示例。在图6的(a)的示例中，高的微波功率与低的微波功率的间隔分别为5m秒。因此，在高的微波功率的区间，如图6的(b)示意地示出的那样，通过BN系沉积自由基203，特别是向中央附近的沉积被充分地进行。此外，在低的微波功率的区间，如图6的(c)示意地示出的那样，通过蚀刻自由基抑制了向纵向的蚀刻，能不改变蚀刻深度地仅对形成于氧化膜202的壁近旁的角部的裙边部分进行蚀刻。由此，能不改变蚀刻深度地仅对裙边的部分进行蚀刻，由此能将TiN膜201蚀刻成平坦的形状。
与此相对，图7的(a)所示的时序图表示进行了重复频率1000Hz、占空比50％微波功率的脉冲调制的示例。在图7的(a)的示例中，高的微波功率与低的微波功率的间隔是0.5m秒，是非常短的时间。因此，在高的微波功率的区间，如图7的(b)示意地示出的那样，BN系沉积自由基203和蚀刻自由基204共存，抑制了沉积，由此，在进行充分的沉积前就切换成低微波功率。因此，在低的微波功率的区间中，如图7的(c)示意地示出的那样，通过蚀刻自由基204而蚀刻向深度方向进展，且存在不能去除裙边的可能性。
因此，为了充分地进行沉积，脉冲的重复频率优选设定为500Hz以下，更优选设定为100Hz以下。
图8是示出针对TiN膜在高的微波功率的区间进行处理时的晶片各部的蚀刻速率的图，将晶片中心设为0。在此，针对图4所示的气体种类在引起沉积的微波功率的1100W下进行了处理。根据图8的蚀刻速率，在晶片面内的任意位置，负值都大致相等，因此可知沉积的均匀性良好。
一般，若要进行基于等离子的沉积，则等离子中的沉积系的气体通常集中在等离子的中心部。因此，晶片面内的沉积分布也是沉积集中在晶片的中心部，晶片的外缘部的沉积变少。其理由在于，由于构成等离子的粒子是离子和电子，因此，通过静电的作用而离子和电子的移动受到限制。因此，一般，用处理室的压力、微波功率等种种参数来控制等离子的分布。
但在本实施方式中，在几乎不存在离子的过程中通过自由基进行处理，由于电中性的自由基不受到静电的作用，因此，相对于等离子，空间中的移动度变得良好。因此，自由基在处理室内均匀分布，晶片面内的沉积的均匀性也得以提升。
图9是示出针对TiN膜在低的微波功率的区间进行处理时的晶片各部的蚀刻速率的图，同样将晶片中心设为0。在此，针对图4所示的气体种类，在引起蚀刻的微波功率的300W下进行了处理。根据图9的蚀刻速率，可知与图8的结果同样，由于在晶片面内的任意位置，正值都大致相等，因此晶片面内的蚀刻的均匀性良好。其理由也是由于是用电中性的自由基进行处理。
据此，通过在等离子电源107的控制下用自由基进行处理，能在晶片面内以大致相等的速率进行沉积和蚀刻。所谓“大致相等的速率”，是指沉积的速率与蚀刻的速率的绝对值的差为蚀刻的速率的1/10以下。
此外，只要是充分进行沉积的频率，即使不是蚀刻速率的负值和正值的绝对值大致相等的微波功率设定，也能通过控制占空比来使蚀刻速率的负值和正值的绝对值大致相等。
另外，本发明并不限定于上述的实施方式，包含上述以外的种种变形例。例如，上述的实施方式为了易于理解地说明本发明而详细地进行了说明，但不一定限定于具备说明的全部结构。
附图标记的说明
101 真空容器
102 顶板
103 涡轮分子泵
104 干式泵
105 波导管
106 匹配器
107 等离子电源
108 螺线管线圈
109 簇射板
110 气体供给装置
111 样品台
112 离子遮蔽板
113 偏压匹配器
114 偏压用高频电源
115 控制装置
201 TiN膜
202 氧化膜
203 BN系沉积自由基
204 蚀刻自由基。

Claims (5)

1.一种等离子处理方法，对构成金属栅极且两侧与绝缘膜相接的氮化钛(TiN)膜进行等离子蚀刻，
所述等离子处理方法的特征在于具有如下工序：
使用利用三氯化硼(BCl3)气体、氮(N2)气体与三氟化氮(NF3)气体的混合气体生成并且通过用脉冲进行了调制的高频电力生成的等离子，来对所述氮化钛(TiN)膜进行蚀刻，
所述脉冲具有振幅为第一振幅的第一期间和振幅为第二振幅的第二期间，
所述第二振幅比0大且比所述第一振幅小。
2.根据权利要求1所述的等离子处理方法，其特征在于，
在遮蔽通过所述等离子生成的离子的同时，对所述氮化钛(TiN)膜进行蚀刻。
3.根据权利要求1所述的等离子处理方法，其特征在于，。
所述脉冲的重复频率为500Hz以下。
4.根据权利要求1所述的等离子处理方法，其特征在于，
在所述第一期间，在所述氮化钛(TiN)膜形成沉积膜，
在所述第二期间，对所述氮化钛(TiN)膜进行蚀刻。
5.一种等离子处理方法，对构成金属栅极且两侧与绝缘膜相接的氮化钛(TiN)膜进行等离子蚀刻，
所述等离子处理方法的特征在于具有如下工序：
使用利用三氯化硼(BCl3)气体、氮(N2)气体与六氟化硫(SF6)气体的混合气体生成并且通过用脉冲进行了调制的高频电力生成的等离子，来对所述氮化钛(TiN)膜进行蚀刻，
所述脉冲具有振幅为第一振幅的第一期间和振幅为第二振幅的第二期间，
所述第二振幅比0大且比所述第一振幅小。
CN202180017648.8A 2021-07-14 2021-07-14 等离子处理方法 Pending CN116157900A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/026417 WO2023286192A1 (ja) 2021-07-14 2021-07-14 プラズマ処理方法

Publications (1)

Publication Number Publication Date
CN116157900A true CN116157900A (zh) 2023-05-23

Family

ID=84919917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180017648.8A Pending CN116157900A (zh) 2021-07-14 2021-07-14 等离子处理方法

Country Status (6)

Country Link
US (1) US20240203751A1 (zh)
JP (1) JP7320136B2 (zh)
KR (1) KR20230012459A (zh)
CN (1) CN116157900A (zh)
TW (1) TWI836513B (zh)
WO (1) WO2023286192A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172168B2 (ja) * 1990-07-31 2001-06-04 株式会社日立製作所 半導体集積回路装置の製造方法
JP2000150196A (ja) * 1999-01-01 2000-05-30 Hitachi Ltd プラズマ処理方法およびその装置
JP3705977B2 (ja) * 1999-12-03 2005-10-12 松下電器産業株式会社 ゲート電極の形成方法
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP4764241B2 (ja) 2006-04-17 2011-08-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法
US9040422B2 (en) * 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US9018054B2 (en) * 2013-03-15 2015-04-28 Applied Materials, Inc. Metal gate structures for field effect transistors and method of fabrication
JP6180890B2 (ja) 2013-11-08 2017-08-16 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6373160B2 (ja) * 2014-10-15 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
US10566211B2 (en) * 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10217839B2 (en) * 2017-03-24 2019-02-26 Globalfoundries Inc. Field effect transistor (FET) with a gate having a recessed work function metal layer and method of forming the FET

Also Published As

Publication number Publication date
JPWO2023286192A1 (zh) 2023-01-19
TWI836513B (zh) 2024-03-21
JP7320136B2 (ja) 2023-08-02
WO2023286192A1 (ja) 2023-01-19
US20240203751A1 (en) 2024-06-20
KR20230012459A (ko) 2023-01-26
TW202303755A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US10004133B2 (en) Apparatus and techniques to treat substrates using directional plasma and reactive gas
KR102418244B1 (ko) 에칭 방법
KR100381117B1 (ko) 플라즈마 처리방법 및 장치
KR101490628B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4593402B2 (ja) エッチング方法およびエッチング装置
US8968588B2 (en) Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
US9564297B2 (en) Electron beam plasma source with remote radical source
US9960014B2 (en) Plasma etching method
KR101328800B1 (ko) 다중 주파수의 ｒｆ 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법
CN116157900A (zh) 等离子处理方法
KR20240090877A (ko) 플라즈마 반응기 내의 전극들에 대한 이온 에너지 제어
JP2000243707A (ja) プラズマ処理方法及び装置
JP3550466B2 (ja) プラズマ処理方法
WO2023203591A1 (ja) プラズマ処理方法
KR102203878B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2000195843A (ja) プラズマ処理方法及び装置
KR20220031988A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
TW202101521A (zh) 電漿處理方法及電漿處理裝置
JPH05136089A (ja) マイクロ波プラズマエツチング装置及びエツチング方法
JPH0794482A (ja) ドライエッチング方法
JPH10256235A (ja) プラズマ処理装置およびアッシング方法
JPH02257625A (ja) 表面処理装置
JPH04158517A (ja) プラズマエッチング方法及びプラズマエッチング装置
JPH0794479A (ja) プラズマ処理方法
JPH04242925A (ja) マイクロ波プラズマ処理装置及び処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination