WO2023286192A1 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
WO2023286192A1
WO2023286192A1 PCT/JP2021/026417 JP2021026417W WO2023286192A1 WO 2023286192 A1 WO2023286192 A1 WO 2023286192A1 JP 2021026417 W JP2021026417 W JP 2021026417W WO 2023286192 A1 WO2023286192 A1 WO 2023286192A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
amplitude
plasma
film
gas
Prior art date
Application number
PCT/JP2021/026417
Other languages
English (en)
French (fr)
Inventor
達也 林
朋祥 市丸
峰章 児玉
将志 川畑
祐二郎 米多
Original Assignee
株式会社日立ハイテク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテク filed Critical 株式会社日立ハイテク
Priority to CN202180017648.8A priority Critical patent/CN116157900A/zh
Priority to KR1020227029788A priority patent/KR20230012459A/ko
Priority to PCT/JP2021/026417 priority patent/WO2023286192A1/ja
Priority to JP2022538375A priority patent/JP7320136B2/ja
Priority to TW111126228A priority patent/TWI836513B/zh
Publication of WO2023286192A1 publication Critical patent/WO2023286192A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Definitions

  • the present invention relates to a plasma processing method.
  • the thickness of the gate oxide film is generally 2 nm or less. Something is required. Therefore, the verticality of the etched shape is strictly required, and the improvement of the controllability of the etching process is required.
  • Patent Document 1 discloses that plasma in which tetrafluoromethane (CF 4 ) and oxygen (O 2 ) are mixed is used to suppress etching in the vertical direction without applying a bias. A method of laterally etching is disclosed.
  • Patent Document 2 discloses a method of improving etching processing accuracy by pulse-modulating the plasma generation power and the high-frequency bias.
  • Electron shading is one of the causes of the tapered shape called "footing" on the bottom surface near the side wall after etching. Electron shading is a phenomenon in which ions in the plasma are attracted by a high-frequency bias during etching using plasma. While the ions enter the wafer perpendicularly, electrons are not affected by the attraction due to the high-frequency bias. This is a phenomenon that occurs due to isotropic movement and electrification of oxide films such as gate sidewalls. Due to this phenomenon, ions are concentrated on the side wall portion, so that skirting remains as the etching progresses.
  • Patent Document 1 a gas plasma in which oxygen (O 2 ) and tetrafluoromethane (CF 4 ) are mixed is used to increase the processing pressure and control the wafer temperature. Etching is carried out in the lateral direction to improve the skirting by applying high and no bias high-frequency power.
  • oxygen O 2
  • CF 4 tetrafluoromethane
  • Patent Document 1 is insufficient for the following reasons. That is, in such conventional technology, since dry etching is performed by gas plasma, the amount of etching in the vertical direction cannot be suppressed to 0 due to the ion bombardment effect of ions in the plasma, and the processed bottom surface is difficult to be flat. , and the hemming remains.
  • Patent Document 2 proposes a technique for controlling deposition and etching by pulse-modulating the plasma generation power and the high-frequency bias and improving the etching processing accuracy.
  • the distribution of the deposition gas and the etching gas in the plasma changes the distribution of deposition and etching within the wafer surface. There is a problem that some parts are improved and some parts are not improved.
  • An object of the present invention is to provide a plasma processing method capable of realizing a flat etching process while suppressing etching in the vertical direction.
  • one of the representative plasma processing methods according to the present invention is a plasma processing method for plasma etching a titanium nitride (TiN) film that forms a metal gate and is in contact with an insulating film on both sides.
  • TiN titanium nitride
  • the pulse has a first duration with an amplitude of a first amplitude and a second duration with an amplitude of a second amplitude; Said second amplitude is achieved by being greater than 0 and less than said first amplitude.
  • One of the representative plasma processing methods according to the present invention is a plasma processing method for plasma etching a titanium nitride (TiN) film that forms a metal gate and is in contact with an insulating film on both sides.
  • a plasma generated by a mixed gas of boron trichloride (BCl 3 ) gas, nitrogen (N 2 ) gas and sulfur hexafluoride (SF 6 ) gas and by pulse-modulated high-frequency power Etching the titanium nitride (TiN) film the pulse has a first duration with an amplitude of a first amplitude and a second duration with an amplitude of a second amplitude; Said second amplitude is achieved by being greater than 0 and less than said first amplitude.
  • FIG. 1 is a schematic configuration diagram showing a plasma processing apparatus according to this embodiment.
  • FIG. 2 is an enlarged sectional view showing the film structure of the wafer used in this embodiment.
  • FIG. 3 is a diagram showing etched shapes when wafers are etched by Comparative Example (a) and the present embodiment (b).
  • FIG. 4 is a table showing etching conditions used in this embodiment.
  • FIG. 5 is a graph showing microwave power dependence of the deposition/etching rate of the TiN film.
  • FIG. 6(a) is a time chart showing the repetition frequency of microwave power
  • FIG. 6(b) is a diagram schematically showing the processing performed in a high microwave power section
  • FIG. ) schematically shows the process performed in the low microwave power section.
  • FIG. 7(a) is a time chart showing the repetition frequency of microwave power
  • FIG. 7(b) is a diagram schematically showing processing performed in a high microwave power section
  • FIG. ) schematically shows the process performed in the low microwave power section.
  • FIG. 8 is a diagram showing the etching rate of each part of the wafer when the TiN film is processed in the high microwave power section.
  • FIG. 9 is a diagram showing the etching rate of each portion of the wafer when the TiN film is processed in the low microwave power section.
  • FIG. 1 shows a schematic configuration of a plasma etching apparatus.
  • a vacuum vessel 101 whose interior constitutes a processing chamber, is a cylindrical vessel made of a conductive material such as aluminum, and is electrically grounded (earthed).
  • An upper opening of the vacuum container 101 is sealed with a top plate 102 made of a material that can transmit electromagnetic waves, such as quartz.
  • a turbo-molecular pump 103 for evacuating the inside of the processing chamber to a predetermined pressure and a dry pump 104 connected thereto are arranged in the lower central portion of the vacuum chamber 101 .
  • a waveguide 105 arranged on the top plate 102 is connected via a matching device 106 to a high-frequency power source for plasma generation (hereinafter referred to as a plasma power source 107).
  • Plasma power supply 107 is connected to controller 115 .
  • the plasma power supply 107 oscillates microwaves of 2.45 GHz.
  • the oscillated microwave propagates through the waveguide 105 through the matching device 106 and is introduced into the vacuum vessel 101 via the top plate 102 .
  • a solenoid coil 108 for forming a magnetic field in the vacuum vessel 101 is arranged outside the vacuum vessel 101 .
  • a shower plate 109 is provided above the vacuum container 101 below the top plate 102 , and a pipe leading to a gas supply device 110 is connected between the top plate 102 of the vacuum container 101 and the shower plate 109 .
  • a processing gas is supplied from the gas supply device 110 to the space between the top plate 102 and the shower plate 109 , and is supplied through the shower plate 109 into the processing chamber formed inside the vacuum vessel 101 .
  • a sample table 111 is provided in the vacuum chamber 101 , and a wafer is loaded through a wafer inlet (not shown) and placed and held on the sample table 111 .
  • a high-frequency bias power supply 114 is connected to the sample stage 111 via a bias matching device 113 . The high frequency bias power supply 114 is connected to the control device 115 .
  • the processing gas supplied into the vacuum chamber 101 acts on the electric field of the microwave introduced through the top plate 102 and the magnetic field formed by the solenoid coil 108.
  • the microwave for example, electron cyclotron resonance (ECR)
  • ECR electron cyclotron resonance
  • plasma is formed in the space between the shower plate 109 and the sample stage 111 .
  • the position where plasma is formed is near the plane where the magnetic field strength is 875 Gauss, and this plane is called the ECR plane.
  • the ion shielding plate 112 made of a material through which electromagnetic waves can pass, such as quartz, separates the interior of the vacuum vessel 101 from the vacuum vessel upper region 101-1 and the vacuum vessel lower region 101-1. It is divided into 2. Therefore, if plasma can be generated in the vacuum vessel upper region 101-1, which is the upper portion of the ion shielding plate 112, ions are shielded by the ion shielding plate 112, so that the sample can be processed only with radicals. Become.
  • a titanium nitride (TiN) film can be etched while blocking ions generated by plasma.
  • the position where the plasma is formed can be controlled by the solenoid coil 108.
  • the ion shielding plate 112 is made of a material that can transmit electromagnetic waves, by controlling the solenoid coil 108 so that an ECR surface is formed in the lower region 101-2 of the vacuum vessel, normal plasma Dry etching is also possible.
  • high-frequency power is applied to the sample table 111 from a high-frequency bias power source 114 via a bias matching device 113.
  • the high-frequency power applied to the sample stage 111 is controlled independently of plasma generation, and generates a bias voltage that causes ions in the plasma to enter the wafer.
  • the output of the plasma power source 107 and the bias high-frequency power source 114 is controlled by the controller 115 .
  • the plasma etching method of the present embodiment includes a first step of supplying at least boron trichloride (BCl 3 ), nitrogen (N 2 ), and nitrogen trifluoride (NF 3 ) as a mixed gas into the processing chamber; and a second step of supplying microwave power from a high frequency power source to the processing chamber.
  • BCl 3 boron trichloride
  • N 2 nitrogen
  • NF 3 nitrogen trifluoride
  • SF 6 sulfur hexafluoride
  • NF 3 nitrogen trifluoride
  • FIG. 2 is a cross-sectional view showing an enlarged film structure of the wafer used in this embodiment.
  • An interlayer insulating film such as an oxide film 202 is formed around the TiN film 201 which is a metal film. From the top of FIG. 2, in order to flatly etch the TiN film that forms the metal gate and is in contact with the insulating film on both sides, the TiN film needs to be etched selectively with respect to the oxide film.
  • FIG. 3 is a cross-sectional view showing the film structure of a wafer when etched by the etching methods of the comparative example and the present embodiment.
  • the etching progresses slightly in the depth direction in the center (FIG. 3(a)), and the etching surface can be processed flat. Have difficulty.
  • the plasma power source 107 is controlled to remove radicals without ions. Generate, control the deposition and etch, and set the microwave power so that the high and low intervals are equal. Therefore, a flat shape as shown in FIG. 3(b) can be obtained.
  • Argon (Ar) was supplied at 75 ml/min, boron trichloride (BCl 3 ) at 40 ml/min, nitrogen (N 2 ) at 50 ml/min, and nitrogen trifluoride (NF 3 ) at 13 ml/min.
  • the microwave power from the plasma power source 107 is pulse-modulated into a square wave at 1100 W, which is the first power (high micro power 1), and 300 W, which is the second power (low micro power 2) greater than 0 W. supply.
  • the repetition frequency of the pulse modulation at that time was 100 Hz, and the duty ratio was 50%.
  • the pulse has a first duration with an amplitude of a first amplitude (1100 W) and a second duration with an amplitude of a second amplitude (300 W), said second amplitude being less than 0 Larger and smaller than the first amplitude.
  • FIG. 5 is a diagram showing an example of the dependence of the etching rate of a TiN film on microwave power, in which the vertical axis represents the etching rate and the horizontal axis represents the microwave power supplied from the plasma power source 107 .
  • the vertical axis represents the etching rate
  • the horizontal axis represents the microwave power supplied from the plasma power source 107 .
  • deposition progresses when the etching rate becomes negative, and etching progresses when the etching rate becomes positive.
  • an example using a mixed gas of boron trichloride (BCl 3 ), nitrogen (N 2 ), and nitrogen trifluoride (NF 3 ) is shown.
  • the microwave power supplied from the plasma power source 107 when the microwave power supplied from the plasma power source 107 is changed, the power range in which the TiN film is deposited and the power range in which the TiN film is etched are switched with a boundary value of about 800 W. I understand.
  • the dissociation of boron trichloride (BCl 3 ) is accelerated and the reaction with nitrogen (N 2 ) proceeds, so a BN-based deposited film is formed.
  • the dissociation of boron trichloride (BCl 3 ) is suppressed and the formation of the BN - based deposition film is reduced. Etching proceeds. That is, deposition and etching can be arbitrarily switched by controlling the dissociation of boron trichloride (BCl 3 ) by changing the microwave power.
  • the repetition frequency of the pulse-modulated microwave power from the plasma power source 107 allows suitable deposition and etching.
  • the boundary value of the microwave power for switching between deposition and etching is preferably 500W to 900W, for example.
  • FIGS. 6 and 7 are diagrams showing the relationship between the repetition frequency of microwave power and deposition and etching. According to the present embodiment, for example, by repeatedly performing deposition and etching with radicals on a metal film having footing, it is possible to form a flat surface in which footing is suppressed.
  • the time chart shown in FIG. 6(a) shows an example of pulse modulation of microwave power with a repetition frequency of 100 Hz and a duty ratio of 50%.
  • the interval between high microwave power and low microwave power is 5 ms each. Therefore, in the section of high microwave power, as schematically shown in FIG. 6(b), the BN-based deposition radicals 203 sufficiently deposit especially near the center.
  • the etching radicals suppress etching in the vertical direction, and the oxide film 202 near the wall is etched without changing the etching depth. Only skirting portions formed at the corners can be etched. As a result, only the skirt portion can be etched without changing the etching depth, thereby etching the TiN film 201 into a flat shape.
  • the time chart shown in FIG. 7(a) shows an example of pulse modulation with a repetition frequency of 1000 Hz and a duty ratio of 50% microwave power.
  • the interval between the high microwave power and the low microwave power is as short as 0.5 ms.
  • etching may proceed in the depth direction due to the etching radicals 204, and footing may not be removed.
  • the pulse repetition frequency is preferably set to 500 Hz or less, more preferably 100 Hz or less, so that deposition can be sufficiently performed.
  • FIG. 8 is a diagram showing the etching rate of each part of the wafer when the TiN film is processed in a high microwave power section, with 0 being the center of the wafer.
  • the treatment was performed at a microwave power of 1100 W at which deposition occurs.
  • the etching rate in FIG. 8 since the negative values are substantially the same everywhere in the wafer surface, it was found that the uniformity of deposition was good.
  • the deposition system gas in the plasma is usually concentrated in the center of the plasma. Therefore, the deposition distribution within the wafer surface is also such that the deposition concentrates on the central portion of the wafer, and the deposition on the outer edge portion of the wafer decreases.
  • the particles that constitute the plasma are ions and electrons, and the movement of the ions and electrons is restricted by electrostatic action. Therefore, the plasma distribution is generally controlled by various parameters such as the pressure in the processing chamber and microwave power.
  • the treatment is performed with radicals in the absence of ions, and the electrically neutral radicals are not electrostatically affected. mobility is improved. Therefore, the radicals are uniformly distributed in the processing chamber, and the uniformity of deposition within the wafer surface is also improved.
  • FIG. 9 is a diagram showing the etching rate of each part of the wafer when the TiN film is processed in a low microwave power section, similarly with the center of the wafer set to 0.
  • the gas species shown in FIG. 4 were processed at a microwave power of 300 W, which causes etching.
  • the etching rate in FIG. 9 similarly to the result in FIG. 8, since the positive values are substantially the same in all the wafer planes, it was found that the etching uniformity in the wafer plane was good. This is also because the treatment is performed with electrically neutral radicals.
  • substantially equal rates means that the absolute difference between the deposition rate and the etching rate is 1/10 or less of the etching rate.
  • the duty ratio can be controlled to achieve the negative value of the etching rate. It is possible to make the absolute values of the positive values approximately equal.

Abstract

縦方向へのエッチングを抑制しつつ、フラットなエッチング加工を実現できるプラズマ処理方法を提供する。　メタルゲートを構成し両側が絶縁膜に接する窒化チタン(ＴｉＮ)膜をプラズマエッチングするプラズマ処理方法において、三塩化ホウ素（ＢＣｌ３）ガスと窒素（Ｎ２）ガスと三フッ化窒素（ＮＦ３）ガスの混合ガスを用いて生成されるとともにパルスにより変調された高周波電力によって生成されたプラズマを用いて前記窒化チタン(ＴｉＮ)膜をエッチングする工程を有し、前記パルスは、振幅が第一の振幅である第一の期間と振幅が第二の振幅である第二の期間を有し、前記第二の振幅は、０より大きいとともに前記第一の振幅より小さい。

Description

プラズマ処理方法
　本発明は、プラズマ処理方法に関する。
　近年、半導体デバイス、例えば、電子機器などに使用されるMOS FET（Metal-Oxide-Semiconductor Field-Effect-Transistor）デバイスの微細化に伴い、ゲート酸化膜の厚さは、一般的には２ｎｍ以下であることが要求される。そのため、エッチング形状の垂直性が厳しく要求され、エッチング加工の制御性の向上が必要となっている。
　特に、ゲートラスト方式のHigh-k／メタルゲート形成において、メタル膜（ＴｉＮ）を裾引きなく、すなわち底面フラットにエッチング加工することは、良質な半導体デバイスを製造するために必要な技術となっている。
　ＴｉＮ膜を垂直に加工する技術として、特許文献１に、四フッ化メタン（ＣＦ４）と酸素（Ｏ２）を混合したプラズマを用いて、バイアスを印加せずに縦方向へのエッチングを抑制し、横方向へエッチングする方法が開示されている。
　また、特許文献２には、プラズマ生成電力と高周波バイアスをパルス変調させることで、エッチング加工精度を向上させる方法が開示されている。
特開２００７－２８７９０２号公報 特開２０１５－９５４９３号公報
　エッチング処理後の側壁近傍の底面上に、「裾引き」と称されるテーパ形状が生じる原因の一つとして、電子シェーディング現象が挙げられる。電子シェーディング現象とは、プラズマを用いたエッチング処理中に、高周波バイアスによりプラズマ中のイオンを引き込むことで、イオンはウェハに垂直に入射するのに対し、電子は高周波バイアスによる引き込みの影響を受けないため等方的に運動し、ゲート側壁のような酸化膜に帯電することで発生する現象である。この現象により、側壁部分にイオンが集中するため、エッチングが進行するにつれて裾引きが残ってしまうこととなる。
　特に、近年の半導体デバイスの微細化によりゲート幅が狭くなり、それによりイオンの侵入が困難になり、裾引きが起こりやすくなっている。
　このような課題に対し、特許文献１に記載された従来技術によれば、酸素（Ｏ２）と四フッ化メタン（ＣＦ４）を混合したガスプラズマで、処理圧力を高く、ウェハ制御温度も高く、かつバイアス高周波電力を与えないことで、横方向へエッチングし裾引きの改善を行っている。
　しかし、更なる半導体素子の微細化に対応したエッチング加工への厳格な制御性を確保するという観点からは、以下の理由により特許文献１の技術では不十分である。すなわち、かかる従来技術では、ガスプラズマによるドライエッチングを行っているため、プラズマ中のイオンによるイオンボンバードメント効果により、縦方向のエッチング量を０に抑えることができず、加工底面がフラットになりにくく、かつ裾引きが残ってしまうという問題がある。
　さらに縦方向へのエッチングを抑制するため、特許文献２において、プラズマ生成電力と高周波バイアスをパルス変調させることで、堆積とエッチングを制御し、エッチング加工精度を向上させる技術が提案されている。
　しかし、この技術によれば、プラズマ中の堆積ガスとエッチングガスの分布により、ウェハ面内の堆積とエッチングの分布が変わってしまうため、ウェハ面内で形状の差が発生してしまい、裾引きが改善している箇所と改善していない箇所が生じてしまうという問題がある。
　本発明は、縦方向へのエッチングを抑制しつつ、フラットなエッチング加工を実現できるプラズマ処理方法を提供することを目的とする。
　上記目的を達成するために、代表的な本発明にかかるプラズマ処理方法の一つは、メタルゲートを構成し両側が絶縁膜に接する窒化チタン(ＴｉＮ)膜をプラズマエッチングするプラズマ処理方法において、
　三塩化ホウ素（ＢＣｌ３）ガスと窒素（Ｎ２）ガスと三フッ化窒素（ＮＦ３）ガスの混合ガスを用いて生成されるとともにパルスにより変調された高周波電力によって生成されたプラズマを用いて前記窒化チタン(ＴｉＮ)膜をエッチングする工程を有し、
　前記パルスは、振幅が第一の振幅である第一の期間と振幅が第二の振幅である第二の期間を有し、
　前記第二の振幅は、０より大きいとともに前記第一の振幅より小さいことにより達成される。
　代表的な本発明にかかるプラズマ処理方法の一つは、メタルゲートを構成し両側が絶縁膜に接する窒化チタン(ＴｉＮ)膜をプラズマエッチングするプラズマ処理方法において、
　三塩化ホウ素（ＢＣｌ３）ガスと窒素（Ｎ２）ガスと六フッ化硫黄（ＳＦ６）ガスの混合ガスを用いて生成されるとともにパルスにより変調された高周波電力によって生成されたプラズマを用いて前記窒化チタン(ＴｉＮ)膜をエッチングする工程を有し、
　前記パルスは、振幅が第一の振幅である第一の期間と振幅が第二の振幅である第二の期間を有し、
　前記第二の振幅は、０より大きいとともに前記第一の振幅より小さいことにより達成される。
　本発明によれば、縦方向へのエッチングを抑制しつつ、フラットなエッチング加工を実現できるプラズマ処理方法を提供することができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
図１は、本実施形態であるプラズマ処理装置を示す概略構成図である。 図２は、本実施形態で用いたウェハの膜構造を拡大して示す断面図である。 図３は、比較例（ａ）および本実施形態（ｂ）によりウェハをエッチングした時のエッチング形状を示す図である。 図４は、本実施形態で用いたエッチング条件を示す表である。 図５は、ＴｉＮ膜の堆積/エッチングレートのマイクロ波パワー依存性を示す図である。 図６（ａ）は、マイクロ波パワーの繰り返し周波数を示すタイムチャートであり、図６（ｂ）は、高いマイクロ波パワーの区間で行われる処理を模式的に示す図であり、図６（ｃ）は、低いマイクロ波パワーの区間で行われる処理を模式的に示す図である。 図７（ａ）は、マイクロ波パワーの繰り返し周波数を示すタイムチャートであり、図７（ｂ）は、高いマイクロ波パワーの区間で行われる処理を模式的に示す図であり、図７（ｃ）は、低いマイクロ波パワーの区間で行われる処理を模式的に示す図である。 図８は、ＴｉＮ膜に対し、高いマイクロ波パワーの区間に処理した際のウェハ各部のエッチングレートを示す図である。 図９は、ＴｉＮ膜に対し、低いマイクロ波パワーの区間に処理した際のウェハ各部のエッチングレートを示す図である。
　本発明の実施形態を、図面を参照して説明する。
　最初に、本発明のプラズマ処理方法を実施するためのプラズマエッチング装置（プラズマ処理装置）の一例について説明する。
　図１に、プラズマエッチング装置の概略構成を示す。内部が処理室を構成する真空容器１０１は、例えば、アルミニウムなどの導電材料で製作された円筒状の容器であり、電気的に設置（アース）されている。真空容器１０１の上部開口は、電磁波が透過可能な材質、例えば石英からなる天板１０２で封止されている。真空容器１０１の下部中央部には、処理室内部を所定圧力に減圧排気するターボ分子ポンプ１０３と、これに接続されたドライポンプ１０４が配置されている。天板１０２の上部に配設された導波管１０５が、整合器１０６を介してプラズマ生成用の高周波電源（以下、プラズマ電源１０７という）に接続されている。プラズマ電源１０７は、制御装置１１５に接続される。
　プラズマ電源１０７は、２．４５ＧＨｚのマイクロ波を発振する。発振されたマイクロ波は、整合器１０６を通過して導波管１０５を伝搬し、天板１０２を介して真空容器１０１内に導入される。真空容器１０１の外側には、真空容器１０１内に磁場を形成するためのソレノイドコイル１０８が配置されている。天板１０２の下方における真空容器１０１の上部には、シャワープレート１０９が設けられ、真空容器１０１の天板１０２とシャワープレート１０９との間に、ガス供給装置１１０につながる配管が接続される。
　ガス供給装置１１０から、天板１０２とシャワープレート１０９との間の空間に処理ガスが供給され、シャワープレート１０９を介して真空容器１０１内に形成される処理室内に処理ガスが供給される。真空容器１０１内には、試料台１１１が設けられ、図示を省略したウェハ搬入口よりウェハが搬入され、試料台１１１上に配置・保持される。試料台１１１には、バイアス整合器１１３を介してバイアス用高周波電源１１４が接続されている。バイアス用高周波電源１１４は、制御装置１１５に接続される。
　上述のように構成されたプラズマエッチング装置において、真空容器１０１内に供給された処理ガスが、天板１０２を介して導入されたマイクロ波の電界と、ソレノイドコイル１０８により形成された磁界との作用（例えば、電子サイクロトロン共鳴：Electron Cyclotron Resonance（ECR））によってプラズマ化され、シャワープレート１０９と試料台１１１との間の空間にプラズマが形成される。プラズマが形成される位置は、磁場強度が８７５Ｇａｕｓｓの面付近であり、その面はＥＣＲ面と呼ばれている。
　また、本実施形態のプラズマエッチング装置では、電磁波が透過可能な材質、例えば、石英からなるイオン遮蔽板１１２が、真空容器１０１の内部を、真空容器上部領域１０１－１と真空容器下部領域１０１－２とに分割している。このため、イオン遮蔽板１１２の上部である真空容器上部領域１０１－１にプラズマを生成することができれば、イオン遮蔽板１１２によりイオンが遮蔽されるので、ラジカルのみで試料を処理することが可能となる。本実施形態では、プラズマにより生成されたイオンを遮蔽しながら窒化チタン(ＴｉＮ)膜をエッチングすることができる。
　プラズマが形成される位置は、ソレノイドコイル１０８により制御可能である。また、イオン遮蔽板１１２は、電磁波を透過可能な材質で構成されているため、真空容器下部領域１０１－２にＥＣＲ面が形成されるようにソレノイドコイル１０８を制御することで、通常のプラズマによるドライエッチングも可能である。
　真空容器下部領域１０１－２でプラズマを形成しドライエッチングを行う場合、試料台１１１にはバイアス整合器１１３を介してバイアス用高周波電源１１４から高周波電力が印加される。試料台１１１に印加される高周波電力は、プラズマの生成とは独立に制御され、プラズマ中のイオンをウェハに入射させるバイアス電圧を生じさせる。
　プラズマ電源１０７およびバイアス用高周波電源１１４は、制御装置１１５により出力制御が行われる。
　次に、本実施形態で処理する被処理体であるウェハの構造及びプラズマエッチング方法について説明する。
　本実施形態のプラズマエッチング方法は、少なくとも三塩化ホウ素（ＢＣｌ３）と、窒素（Ｎ２）と、三フッ化窒素（ＮＦ３）とを、混合ガスとして処理室に供給する第１工程と、高周波電源から処理室にマイクロ波パワーを供給する第２工程とを有する。なお、三フッ化窒素（ＮＦ３）の代わりに、六フッ化硫黄（ＳＦ６）を供給することもできる。
　図２は、本実施形態で用いたウェハの膜構造を拡大して示す断面図である。メタル膜であるＴｉＮ膜２０１の周りに層間絶縁膜、例えば、酸化膜２０２が形成されている。図２の上方から、メタルゲートを構成し両側が絶縁膜に接するＴｉＮ膜をフラットにエッチングするには、ＴｉＮ膜を酸化膜に対して、選択的にエッチングする必要がある。
　図３は、比較例および本実施形態のエッチング方法で、エッチング処理した時のウェハの膜構造を示した断面図である。まず、比較例では、プラズマ中のイオンにより側壁方向へエッチングをしているため、僅かながら中央の深さ方向へエッチングが進行し(図３（ａ））、エッチング面をフラットに加工することが困難である。
　これに対し、本実施形態においては、パルス変調された高周波電力により生成されたプラズマによって前記窒化チタン(ＴｉＮ)膜をエッチングする工程において、プラズマ電源１０７を制御することにより、イオンの存在しないラジカルを生成し、堆積とエッチングを制御して、ハイ区間とロー区間が等しくなるようマイクロ波パワーを設定する。このため図３（ｂ）に示すようなフラットな形状を得ることができる。
　図４の表を用いて、本実施形態のエッチング方法における好適な処理条件を説明する。処理室内に、アルゴン（Ａｒ）を７５ｍｌ／ｍｉｎ、三塩化ホウ素（ＢＣｌ３）を４０ｍｌ／ｍｉｎ、窒素（Ｎ２）を５０ｍｌ／ｍｉｎ、三フッ化窒素（ＮＦ３）を１３ｍｌ／ｍｉｎで供給し、プラズマ電源１０７からマイクロ波パワーを、第１の電力（高マイクロパワー１）である１１００Ｗと、０Ｗより大きい第２の電力（低マイクロパワー２）である３００Ｗで矩形波状にパルス変調を行いつつ供給する。その際のパルス変調の繰り返し周波数を１００Ｈｚ、デューティ比を５０％とした。ここで、パルスは、振幅が第一の振幅（１１００Ｗ）である第一の期間と振幅が第二の振幅（３００Ｗ）である第二の期間を有し、前記第二の振幅は、０より大きいとともに前記第一の振幅より小さい。
　図５は、ＴｉＮ膜のエッチングレートのマイクロ波パワー依存性の一例を示す図であり、縦軸にエッチングレートをとり、横軸にプラズマ電源１０７から与えられるマイクロ波パワーをとって示している。なお、本明細書中、エッチングレートが負になるときに堆積が進行し、エッチングレートが正になるときエッチングが進行するものとする。ここでは、三塩化ホウ素（ＢＣｌ３）と窒素（Ｎ２）と三フッ化窒素（ＮＦ３）の混合ガスを使用した例を示す。
　図５の例では、プラズマ電源１０７から与えられるマイクロ波パワーを変化させたとき、凡そ８００Ｗを境界値として、ＴｉＮ膜に対して堆積が行われるパワー領域と、エッチングが行われるパワー領域が切り替わることがわかる。
　堆積が行われるパワー領域（第一の期間）では、三塩化ホウ素（ＢＣｌ３）の解離が促進し、窒素（Ｎ２）との反応が進むため、ＢＮ系の堆積膜が形成される。一方で、エッチングが行われるパワー領域（第二の期間）では、三塩化ホウ素（ＢＣｌ３）の解離が抑制され、ＢＮ系堆積膜の形成が減少するため、三フッ化窒素（ＮＦ３）によるエッチングが進行する。すなわち、マイクロ波パワーを変更することにより三塩化ホウ素（ＢＣｌ３）の解離を制御することで、堆積とエッチングを任意に切り替えることができる。
　また、本発明者の研究によれば、プラズマ電源１０７からのパルス変調されたマイクロ波パワーの繰り返し周波数により、適切な堆積とエッチングを行えることも判明した。
　なお、例えば三塩化ホウ素（ＢＣｌ３）の流量を５０ｍｌ／ｍｉｎに増加させるとＴｉＮ膜のエッチングレートのマイクロ波パワー依存性が変化する。具体的には、ＢＣｌ３の流量を５０ｍｌ／ｍｉｎ増加させると、堆積とエッチングが切り替わるマイクロ波パワーが、６００Ｗを境界値として変化することもわかっている。すなわち、マイクロ波パワーと三塩化ホウ素（ＢＣｌ３）の流量を制御することで、堆積とエッチングを切り換えることができる。したがって、堆積とエッチングを切り換えるマイクロ波パワーの境界値は、例えば５００Ｗ～９００Ｗであると好ましい。
　図６、７は、マイクロ波パワーの繰り返し周波数と、堆積とエッチングの関係を示す図である。本実施形態によれば、例えば裾引きが生じたメタル膜に対して、ラジカルによる堆積とエッチングとを繰り返し行うことで、裾引きが抑制されたフラットな面を形成することができる。
　図６（ａ）に示すタイムチャートは、繰り返し周波数１００Ｈｚ、デューティ比５０％でマイクロ波パワーのパルス変調を行った例を示す。図６（ａ）の例では、高いマイクロ波パワーと低いマイクロ波パワーの間隔がそれぞれ５ｍ秒である。このため、高いマイクロ波パワーの区間では、図６（ｂ）に模式的に示すように、ＢＮ系デポジションラジカル２０３により特に中央付近への堆積が充分に行われる。また、低いマイクロ波パワーの区間では、図６（ｃ）に模式的に示すように、エッチングラジカルにより縦方向へのエッチングを抑制し、エッチング深さを変えることなく、酸化膜２０２の壁近傍の隅部に形成された裾引き部分のみエッチングすることができる。これにより、エッチング深さを変えることなく、裾引きの部分のみをエッチングすることができ、それによりＴｉＮ膜２０１をフラットな形状にエッチングすることができる。
　これに対し、図７（ａ）に示すタイムチャートは、繰り返し周波数１０００Ｈｚ、デューティ比５０％マイクロ波パワーのパルス変調を行った例を示す。図７（ａ）の例では、高いマイクロ波パワーと低いマイクロ波パワーの間隔が、０．５ｍ秒と非常に短時間である。このため、高いマイクロ波パワーの区間において、図７（ｂ）に模式的に示すように、ＢＮ系デポジションラジカル２０３とエッチングラジカル２０４とが共存し、堆積が抑制されることで、充分な堆積が行われる前に低マイクロ波パワーに切り変わってしまう。このため、低いマイクロ波パワーの区間において、図７（ｃ）に模式的に示すように、エッチングラジカル２０４によってエッチングが深さ方向に進行し、且つ裾引きを取り除くことができない可能性がある。
　そこで、パルスの繰り返し周波数は、堆積が充分に行われるように、５００Ｈｚ以下に設定すると好ましく、さらに１００Ｈｚ以下に設定するとより好ましい。
　図８は、ＴｉＮ膜に対し、高いマイクロ波パワーの区間に処理した際のウェハ各部のエッチングレートを示す図であり、ウェハ中心を０としている。ここでは図４に示すガス種に対して、堆積が起こるマイクロ波パワーの１１００Ｗで処理を行った。図８のエッチングレートによれば、ウェハ面内のいずれにおいても負値が略等しいため、堆積の均一性が良好であることがわかった。
　一般的に、プラズマによる堆積を行おうとすると、プラズマ中のデポジション系のガスは、通常はプラズマの中心部に集中する。したがってウェハ面内の堆積分布も、ウェハの中心部に堆積が集中し、ウェハの外縁部の堆積が少なくなってしまう。その理由は、プラズマを構成する粒子がイオンと電子であるから、静電的な作用により、イオンと電子の移動が制限されてしまうためである。そのため、一般的にはプラズマの分布を、処理室の圧力やマイクロ波パワーなど様々なパラメータで制御している。
　しかし、本実施形態では、イオンがほとんど存在しない中、ラジカルで処理を行っており、電気的に中性であるラジカルは静電的な作用を受けることがないため、プラズマに対して、空間中の移動度が良好となる。そのため、ラジカルが処理室内に均一に分布し、ウェハ面内の堆積の均一性も向上する。
　図９は、ＴｉＮ膜に対し、低いマイクロ波パワーの区間に処理した際のウェハ各部のエッチングレートを示す図であり、同様にウェハ中心を０としている。ここでは図４に示すガス種に対して、エッチングが起こるマイクロ波パワーの３００Ｗで処理を行った。図９のエッチングレートによれば、図８の結果と同様に、ウェハ面内のいずれにおいても正値が略等しいため、ウェハ面内のエッチングの均一性が良好である事がわかった。この理由も、電気的に中性であるラジカルで処理を行っているためである。
　このことから、プラズマ電源１０７の制御下で、ラジカルで処理を行うことで、ウェハ面内において、略等しいレートで堆積とエッチングを行うことが可能である。「略等しいレート」とは、堆積のレートとエッチングのレートの絶対値の差が、エッチングのレートの１／１０以下であることを言う。
　また、堆積が充分に行われる周波数であれば、エッチングレートの負値と正値の絶対値が略等しくなるマイクロ波パワー設定でなくても、デューティ比を制御することでエッチングレートの負値と正値の絶対値を略等しくすることが可能である。
　なお、本発明は上記した実施形態に限定されるものではなく、上記以外の様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
１０１　真空容器
１０２　天板
１０３　ターボ分子ポンプ
１０４　ドライポンプ
１０５　導波管
１０６　整合器
１０７　プラズマ電源
１０８　ソレノイドコイル
１０９　シャワープレート
１１０　ガス供給装置
１１１　試料台
１１２　イオン遮蔽板
１１３　バイアス整合器
１１４　バイアス用高周波電源
１１５　制御装置
２０１　ＴｉＮ膜
２０２　酸化膜
２０３　ＢＮ系デポジションラジカル
２０４　エッチングラジカル

Claims (5)

  1. 　メタルゲートを構成し両側が絶縁膜に接する窒化チタン(ＴｉＮ)膜をプラズマエッチングするプラズマ処理方法において、
    　三塩化ホウ素（ＢＣｌ３）ガスと窒素（Ｎ２）ガスと三フッ化窒素（ＮＦ３）ガスの混合ガスを用いて生成されるとともにパルスにより変調された高周波電力によって生成されたプラズマを用いて前記窒化チタン(ＴｉＮ)膜をエッチングする工程を有し、
    　前記パルスは、振幅が第一の振幅である第一の期間と振幅が第二の振幅である第二の期間を有し、
    　前記第二の振幅は、０より大きいとともに前記第一の振幅より小さいことを特徴とするプラズマ処理方法。
  2. 　請求項１に記載のプラズマ処理方法において、
    　前記プラズマにより生成されたイオンを遮蔽しながら前記窒化チタン(ＴｉＮ)膜をエッチングすることを特徴とするプラズマ処理方法。
  3. 　請求項１に記載のプラズマ処理方法において、
    　前記パルスの繰り返し周波数は、５００Ｈｚ以下であることを特徴とするプラズマ処理方法。
  4. 　請求項１に記載のプラズマ処理方法において、
    　前記第一の期間、前記窒化チタン(ＴｉＮ)膜に堆積膜が形成され、
    　前記第二の期間、前記窒化チタン(ＴｉＮ)膜がエッチングされることを特徴とするプラズマ処理方法。
  5. 　メタルゲートを構成し両側が絶縁膜に接する窒化チタン(ＴｉＮ)膜をプラズマエッチングするプラズマ処理方法において、
    　三塩化ホウ素（ＢＣｌ３）ガスと窒素（Ｎ２）ガスと六フッ化硫黄（ＳＦ６）ガスの混合ガスを用いて生成されるとともにパルスにより変調された高周波電力によって生成されたプラズマを用いて前記窒化チタン(ＴｉＮ)膜をエッチングする工程を有し、
    　前記パルスは、振幅が第一の振幅である第一の期間と振幅が第二の振幅である第二の期間を有し、
    　前記第二の振幅は、０より大きいとともに前記第一の振幅より小さいことを特徴とするプラズマ処理方法。
PCT/JP2021/026417 2021-07-14 2021-07-14 プラズマ処理方法 WO2023286192A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202180017648.8A CN116157900A (zh) 2021-07-14 2021-07-14 等离子处理方法
KR1020227029788A KR20230012459A (ko) 2021-07-14 2021-07-14 플라스마 처리 방법
PCT/JP2021/026417 WO2023286192A1 (ja) 2021-07-14 2021-07-14 プラズマ処理方法
JP2022538375A JP7320136B2 (ja) 2021-07-14 2021-07-14 プラズマ処理方法
TW111126228A TWI836513B (zh) 2021-07-14 2022-07-13 電漿處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/026417 WO2023286192A1 (ja) 2021-07-14 2021-07-14 プラズマ処理方法

Publications (1)

Publication Number Publication Date
WO2023286192A1 true WO2023286192A1 (ja) 2023-01-19

Family

ID=84919917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/026417 WO2023286192A1 (ja) 2021-07-14 2021-07-14 プラズマ処理方法

Country Status (4)

Country Link
JP (1) JP7320136B2 (ja)
KR (1) KR20230012459A (ja)
CN (1) CN116157900A (ja)
WO (1) WO2023286192A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000150196A (ja) * 1999-01-01 2000-05-30 Hitachi Ltd プラズマ処理方法およびその装置
JP2001160549A (ja) * 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2010045171A (ja) * 2008-08-12 2010-02-25 Hitachi High-Technologies Corp 半導体加工方法
US20140264483A1 (en) * 2013-03-15 2014-09-18 Naomi Yoshida Metal gate structures for field effect transistors and method of fabrication

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764241B2 (ja) 2006-04-17 2011-08-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6180890B2 (ja) 2013-11-08 2017-08-16 株式会社日立ハイテクノロジーズ プラズマ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000150196A (ja) * 1999-01-01 2000-05-30 Hitachi Ltd プラズマ処理方法およびその装置
JP2001160549A (ja) * 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2010045171A (ja) * 2008-08-12 2010-02-25 Hitachi High-Technologies Corp 半導体加工方法
US20140264483A1 (en) * 2013-03-15 2014-09-18 Naomi Yoshida Metal gate structures for field effect transistors and method of fabrication

Also Published As

Publication number Publication date
JPWO2023286192A1 (ja) 2023-01-19
KR20230012459A (ko) 2023-01-26
TW202303755A (zh) 2023-01-16
CN116157900A (zh) 2023-05-23
JP7320136B2 (ja) 2023-08-02

Similar Documents

Publication Publication Date Title
US6129806A (en) Plasma processing apparatus and plasma processing method
US6902683B1 (en) Plasma processing apparatus and plasma processing method
JP3650053B2 (ja) プラズマリアクタにおけるパルス接地源の使用
WO2016088575A1 (ja) エッチング方法
JP6138653B2 (ja) ドライエッチング方法
KR100374993B1 (ko) 이씨알플라즈마발생기및이씨알플라즈마발생기를구비하는이씨알에칭시스템
US6905626B2 (en) Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
US9564297B2 (en) Electron beam plasma source with remote radical source
US20070175856A1 (en) Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation
US20140302682A1 (en) Method and apparatus for plasma processing
TW202027563A (zh) 電漿處理裝置及使用彼之電漿處理方法
JPH0473287B2 (ja)
TW201715562A (zh) 電漿處理裝置及電漿處理方法
KR101328800B1 (ko) 다중 주파수의 ｒｆ 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법
US10790168B2 (en) Plasma treatment apparatus and method of fabricating semiconductor device using the same
JP7320136B2 (ja) プラズマ処理方法
JPH08255782A (ja) プラズマ表面処理装置
KR20010021139A (ko) 평활한 표면을 갖도록 폴리실리콘을 에칭하는 방법
TWI836513B (zh) 電漿處理方法
JPH09312280A (ja) ドライエッチング方法
JP7061140B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP3898612B2 (ja) プラズマ処理装置及び処理方法
KR102203878B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP4243615B2 (ja) 反応性イオンエッチング装置
US20230187174A1 (en) Plasma processing apparatus and plasma processing method

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022538375

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 17909524

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21950133

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE