CN116148642B - 一种芯片失效分析方法及装置 - Google Patents

一种芯片失效分析方法及装置 Download PDF

Info

Publication number
CN116148642B
CN116148642B CN202310429737.4A CN202310429737A CN116148642B CN 116148642 B CN116148642 B CN 116148642B CN 202310429737 A CN202310429737 A CN 202310429737A CN 116148642 B CN116148642 B CN 116148642B
Authority
CN
China
Prior art keywords
chip
analyzed
sliding
light source
curtain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310429737.4A
Other languages
English (en)
Other versions
CN116148642A (zh
Inventor
尚跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ju Yue Electronics Co ltd
Original Assignee
Shanghai Ju Yue Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ju Yue Electronics Co ltd filed Critical Shanghai Ju Yue Electronics Co ltd
Priority to CN202310429737.4A priority Critical patent/CN116148642B/zh
Publication of CN116148642A publication Critical patent/CN116148642A/zh
Application granted granted Critical
Publication of CN116148642B publication Critical patent/CN116148642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2898Sample preparation, e.g. removing encapsulation, etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请公开了一种芯片失效分析方法及装置,该方法从垂直LED芯片磊晶中切出坏点芯片后去除生长基板,得到待分析芯片;将待分析芯片放置于由四块幕布围成的暗腔内,向待分析芯片施加电压,根据各个滑动幕布的投影画面判断待分析芯片的缺陷位置;将待分析芯片放置于由三块幕布和一块平板光源围成的暗腔内,点亮平板光源以照射待分析芯片,根据各个滑动幕布的投影画面判断待分析芯片的缝隙位置。本方法较为全面地对待分析芯片的失效原因进行的分析,有利于技术人员对待分析芯片的制作步骤进行反思和改进。

Description

一种芯片失效分析方法及装置
技术领域
本申请涉及半导体技术领域,特别涉及一种芯片失效分析方法及装置。
背景技术
微型发光二极管(Micro-LED)显示器, 具有良好的稳定性,寿命,以及运行温度上的优势,同时也承继了LED低功耗、色彩饱和度、反应速度快、对比度强等优点, 具有极大的应用前景。在显示器的制作过程中,需要将LED芯片从生长基板逐一转移至显示电路板的对应位置上。
但是生长基板上的LED芯片经过多步骤工艺加工而成,制作过程中可能对芯片产生损害,因此在转移芯片之前,还需要对生长基板上的各个芯片进行逐一检测,摒弃坏点芯片。对芯片失效的原因进行分析,有利于技术人员对其制作步骤进行反思和改进,然而现有技术只是简单地对坏点芯片进行筛选,并未对芯片失效的原因进行研究。
发明内容
本申请的目的在于提供一种芯片失效分析方法及装置,其能够改善上述问题。
本申请的实施例是这样实现的:
第一方面,本申请提供一种芯片失效分析装置,其包括:检测电路板、检测盖板、四围支架、滑动幕布、滑动平板光源、摄像头和处理器;
所述检测电路板的中央设置有一个负电极垫,围绕所述负电极垫在所述检测电路板上设置有所述四围支架,所述四围支架在垂直于所述检测电路板的四个侧面上设置有对应的滑动槽,所述滑动幕布和/或所述滑动平板光源可沿所述滑动槽滑动,从而可拆卸地安装于所述四围支架上;
所述滑动幕布和/或所述滑动平板光源安装于所述四围支架后,均垂直于所述检测电路板,所述滑动幕布和/或所述滑动平板光源与所述四围支架共同围成的一个暗腔,用于容纳待分析芯片;所述检测盖板用于盖置于所述暗腔的开口上,且所述检测盖板朝向所述暗腔的表面上设置有至少一个正电极垫;
所述摄像头用于拍摄所述滑动幕布上的投射画面,所述处理器根据所述投射画面对所述待分析芯片的进行失效分析。
可以理解,本申请公开了一种芯片失效分析装置,包括检测电路板以及设置其上的四围支架,滑动幕布和/或滑动平板光源通过滑动方式可拆卸地安装于四围支架的四个侧面上,与四围支架共同围成的一个暗腔,用于容纳待分析芯片。待分析芯片在施加电压的驱动下所主动产生的光束将由各个侧面投射于对应的滑动幕布上;待分析芯片在滑动平板光源的照射下所透射的光束将由各个侧面投射于对应的滑动幕布上;因此,根据各个投射画面即可实现对待分析芯片的失效分析。
在本申请可选的实施例中,每个所述侧面设置有两个所述滑动槽,所述滑动槽分别设置于所述侧面的两个相对边缘上;每个所述滑动幕布包括第一滑块、第二滑块以及设置于所述第一滑块和所述第二滑块之间的幕布;所述幕布、所述第一滑块和所述第二滑块在滑动方向上的宽度均等于所述滑动槽的宽度。
可以理解,四围支架对应四个侧面设置有滑动槽,滑动幕布可以通过第一滑块和第二滑块滑入对应滑动槽内,使得幕布覆盖对应侧面,以便于对待分析芯片的出射光束进行投射成像。
在本申请可选的实施例中,所述滑动平板光源包括第三滑块、第四滑块以及设置于所述第三滑块和所述第四滑块之间的平板显示器;所述平板显示器、所述第三滑块和所述第四滑块在滑动方向上的宽度均等于所述滑动槽的宽度。
可以理解,四围支架对应四个侧面设置有滑动槽,滑动平板光源可以通过第三滑块和第四滑块滑入对应滑动槽内,使得平板显示器覆盖对应侧面,以便于对待分析芯片进行照射。
第二方面,本申请公开了一种芯片失效分析方法,应用于第一方面所公开的芯片失效分析装置,该方法包括:
S1、切割垂直LED芯片磊晶的公共半导体层和生长基板,将坏点芯片剥离;
S2、去除所述坏点芯片的生长基板,露出所述坏点芯片的所述公共半导体层,得到待分析芯片;
S3、将所述待分析芯片放置于安装有四块所述滑动幕布的所述芯片失效分析装置的所述暗腔中,通过所述正电极垫和所述负电极垫向所述待分析芯片施加电压,根据各个所述滑动幕布的投影画面判断所述待分析芯片的缺陷位置;
S4、将所述待分析芯片放置于安装有三块所述滑动幕布和一块所述滑动平板光源的所述芯片失效分析装置的所述暗腔中,根据各个所述滑动幕布的投影画面判断所述待分析芯片的缝隙位置。
可以理解,本申请公开了一种芯片失效分析方法,从垂直LED芯片磊晶中切出坏点芯片后去除生长基板,得到待分析芯片;将待分析芯片放置于由四块幕布围成的暗腔内,向待分析芯片施加电压,根据各个滑动幕布的投影画面判断待分析芯片的缺陷位置;将待分析芯片放置于由三块幕布和一块平板光源围成的暗腔内,点亮平板光源以照射待分析芯片,根据各个滑动幕布的投影画面判断待分析芯片的缝隙位置。即通过待分析芯片主动发光时各个出光面的投射画面判断该待分析芯片是否存在缺陷以及缺陷的具体位置;通过待分析芯片被照射时各个出光面所透射的投射画面判断该待分析芯片是否存在缝隙以及缝隙的具体位置。本方法较为全面地对待分析芯片的失效原因进行的分析,有利于技术人员对待分析芯片的制作步骤进行反思和改进。
在本申请可选的实施例中,所述垂直LED芯片磊晶包括共用同一P型半导体层的各个垂直LED芯片,所述垂直LED芯片包括依次堆叠的P型半导体层、发光层、N型半导体层和负电极;所述P型半导体层背离所述垂直LED芯片的一侧还堆叠有所述生长基板。
在本申请可选的实施例中,步骤S1之前,所述方法还包括:通过探针对生长基板上共用同一P型半导体层的各个所述垂直LED芯片进行检测,找出坏点芯片。
在本申请可选的实施例中,步骤S3包括:
S31、将四块白色所述滑动幕布安装于所述四围支架上,所述滑动幕布和所述四围支架共同围成的一个暗腔;
S32、将所述待分析芯片放置于所述暗腔内,使得所述负电极与所述负电极垫接触;
S33、将所述检测盖板盖置于所述暗腔的开口上,使得所述正电极垫与所述待分析芯片的P型半导体层接触;
S34、通过所述正电极垫和所述负电极垫向所述待分析芯片施加电压,使得所述待分析芯片出射的光束向各个所述滑动幕布上投射;
S35、通过所述摄像头拍摄各个所述滑动幕布上的投射画面;
S36、所述处理器在所述投射画面出现非均匀光斑的情况下,判断所述待分析芯片平行于所述滑动幕布的方向上存在缺陷。
可以理解,待分析芯片在受到施加电压的驱动下无法按照正常亮度发光时,可以判断该待分析芯片内部可能存在缺陷。将待分析芯片放置于由四块幕布围成的暗腔内,向待分析芯片施加电压,如果幕布上的投射画面呈现均匀光斑,则可以判断该待分析芯片在与该幕布平行的平面上不存在缺陷;如果幕布上的投射画面呈现非均匀光斑,则可以判断该待分析芯片在与该幕布平行的平面上存在缺陷。处理器根据各个投射画面的缺陷方向判断结果可以推断出待分析芯片的缺陷位置。
在本申请可选的实施例中,步骤S4包括:
S41、将三块白色所述滑动幕布和一块所述滑动平板光源安装于所述四围支架上,所述滑动幕布、所述滑动平板光源和所述四围支架共同围成的一个暗腔;
S42、点亮所述滑动平板光源,所述滑动平板光源的出射光束经过所述待分析芯片投射到各个所述滑动幕布上;
S43、旋转所述待分析芯片,通过所述摄像头拍摄所述出射光束照射所述待分析芯片不同侧面时,各个所述滑动幕布上的投射画面;
S44、所述处理器在所述投射画面出现干涉条纹的情况下,判断所述待分析芯片在平行于所述滑动幕布的方向上存在缝隙。
可以理解,对于正常芯片来说,可以将外界光束完全透射,在对应幕布上呈现均匀光斑;对于存在缝隙的芯片来说,外界光照将由于缝隙产生干涉,在对应幕布上形成干涉条纹。因此,通过待分析芯片被照射时各个出光面所透射的投射画面可以判断该待分析芯片是否存在缝隙。处理器根据各个所述投射画面的缝隙方向判断结果推断出所述待分析芯片的缝隙位置。
在本申请可选的实施例中,所述方法还包括:
S5、将所述待分析芯片放置于安装有四块黑色所述滑动幕布的所述芯片失效分析装置的所述暗腔中,在所述待分析芯片的所述公共半导体层倾斜设置有一透明检测板,经过所述透明检测板向所述待分析芯片的所述公共半导体层照射光束,根据所述待分析芯片的反射光判断所述待分析芯片的出光面是否存在缝隙。
其中,步骤S5具体包括:
S51、将所述待分析芯片放置于安装有四块黑色所述滑动幕布的所述芯片失效分析装置的所述暗腔中,在所述待分析芯片的所述公共半导体层倾斜设置有一透明检测板;
S52、设置激光光源、光学整形组件、反射式偏振片、四分之一波片和摄像头,使得所述激光光源的光束经所述光学整形组件扩束,扩束后的光束经反射式偏振片反射,经所述四分之一波片射向所述透明检测板和所述待分析芯片,所述透明检测板和所述待分析芯片的反射光束再次经过所述四分之一波片后透射过所述反射式偏振片被所述摄像头采集;
S53、点亮所述激光光源,通过所述摄像头采集干涉图像;
S54、所述处理器在所述干涉图像出现非平行条纹的情况下,判断所述待分析芯片的出光面存在缝隙。
可以理解,除了对芯片侧面发光面进行失效分析外,还需要对芯片的出光面进行失效分析。激光光源所出射的光束为第一偏振光束,第一偏振光束经过光学整形组件扩束后射向反射式偏振片,该反射式偏振片反射第一偏振光束,第一偏振光束经过四分之一波片后偏振方向旋转45°,分别在透明检测板靠近待分析芯片的第一表面以及待分析芯片朝向透明检测板的第二表面产生两束反射光,这两束反射光发生干涉后再次经过四分之一波片后偏振方向再次旋转45°,此时干涉光束的偏振方向与第一偏振光束的偏振方向垂直透过反射式偏振片,被摄像头采集,得到干涉图像。处理器在干涉图像出现平行条纹的情况下,判断所述待分析芯片的出光面完全平整;在干涉图像出现非平行条纹的情况下,判断待分析芯片的出光面存在缝隙。
有益效果
本申请公开了一种芯片失效分析装置,包括检测电路板以及设置其上的四围支架,滑动幕布和/或滑动平板光源通过滑动方式可拆卸地安装于四围支架的四个侧面上,与四围支架共同围成的一个暗腔,用于容纳待分析芯片。待分析芯片在施加电压的驱动下所主动产生的光束将由各个侧面投射于对应的滑动幕布上;待分析芯片在滑动平板光源的照射下所透射的光束将由各个侧面投射于对应的滑动幕布上;因此,根据各个投射画面即可实现对待分析芯片的失效分析。
本申请公开了一种芯片失效分析方法,从垂直LED芯片磊晶中切出坏点芯片后去除生长基板,得到待分析芯片;将待分析芯片放置于由四块幕布围成的暗腔内,向待分析芯片施加电压,根据各个滑动幕布的投影画面判断待分析芯片的缺陷位置;将待分析芯片放置于由三块幕布和一块平板光源围成的暗腔内,点亮平板光源以照射待分析芯片,根据各个滑动幕布的投影画面判断待分析芯片的缝隙位置。即通过待分析芯片主动发光时各个出光面的投射画面判断该待分析芯片是否存在缺陷以及缺陷的具体位置;通过待分析芯片被照射时各个出光面所透射的投射画面判断该待分析芯片是否存在缝隙以及缝隙的具体位置。本方法较为全面地对待分析芯片的失效原因进行的分析,有利于技术人员对待分析芯片的制作步骤进行反思和改进。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举可选实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1至图3是本申请提供的垂直LED芯片磊晶的制作步骤示意图;
图4是本申请提供的从垂直LED芯片磊晶上切割坏点芯片的示意图;
图5是本申请提供的待分析芯片的结构示意图;
图6是本申请提供的芯片失效分析装置的一种安装示意图;
图7是本申请提供的芯片缺陷因素分析的场景示意图;
图8是本申请提供的芯片失效分析装置的另一种安装示意图;
图9是本申请提供的芯片侧面缝隙因素分析的场景示意图;
图10是本申请提供的芯片出光面缝隙因素分析的场景示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
第一方面,如图6和图7、8所示,本申请提供一种芯片失效分析装置,其包括:检测电路板10、检测盖板20、四围支架30、滑动幕布40、滑动平板光源50、摄像头(图中未示出)和处理器(图中未示出)。
检测电路板10的中央设置有一个负电极垫11,围绕负电极垫11在检测电路板10上设置有四围支架30,四围支架30在垂直于检测电路板10的四个侧面上设置有对应的滑动槽,滑动幕布40和/或滑动平板光源50可沿滑动槽滑动,从而可拆卸地安装于四围支架30上。
滑动幕布40和/或滑动平板光源50安装于四围支架30后,均垂直于检测电路板10,滑动幕布40和/或滑动平板光源50与四围支架30共同围成的一个暗腔60,用于容纳待分析芯片100;检测盖板20用于盖置于暗腔60的开口上,且检测盖板20朝向暗腔60的表面上设置有至少一个正电极垫21。
如图7所示,四块滑动幕布40安装于四围支架30后,与四围支架30共同围成的一个暗腔60,将待分析芯片100放置于暗腔60后,可以将检测盖板20盖置于暗腔60的开口上,使得两个正电极垫21与待分析芯片100接触。
摄像头用于拍摄滑动幕布40上的投射画面,处理器根据投射画面对待分析芯片100的进行失效分析。
可以理解,本申请公开了一种芯片失效分析装置,包括检测电路板10以及设置其上的四围支架30,滑动幕布40和/或滑动平板光源50通过滑动方式可拆卸地安装于四围支架30的四个侧面上,与四围支架30共同围成的一个暗腔60,用于容纳待分析芯片100。待分析芯片100在施加电压的驱动下所主动产生的光束将由各个侧面投射于对应的滑动幕布40上;待分析芯片100在滑动平板光源50的照射下所透射的光束将由各个侧面投射于对应的滑动幕布40上;因此,根据各个投射画面即可实现对待分析芯片100的失效分析。
在本申请可选的实施例中,每个侧面设置有两个滑动槽,滑动槽分别设置于侧面的两个相对边缘上;每个滑动幕布包括第一滑块、第二滑块以及设置于第一滑块和第二滑块之间的幕布;幕布、第一滑块和第二滑块在滑动方向上的宽度均等于滑动槽的宽度。
如图6所示,四围支架30其中一个侧面设置由滑动槽31和32,滑动幕布40的第一滑块41和第二滑块42可分别沿滑动槽31和32滑动,从而可安装于四围支架30上,与四围支架30共同围成的一个暗腔60,如图7所示为图6所示的四围支架30安装有四块滑动幕布40后的示意图。
可以理解,四围支架30对应四个侧面设置有滑动槽,滑动幕布40可以通过第一滑块和第二滑块滑入对应滑动槽内,使得幕布覆盖对应侧面,以便于对待分析芯片100的出射光束进行投射成像。
在本申请可选的实施例中,滑动平板光源包括第三滑块、第四滑块以及设置于第三滑块和第四滑块之间的平板显示器;平板显示器、第三滑块和第四滑块在滑动方向上的宽度均等于滑动槽的宽度。
如图8和图9所示,将图7所示的四围支架30的其中一个侧面上的滑动幕布更换为滑动平板光源50。滑动平板光源50的第三滑块51和第四滑块52可分别沿滑动槽31和32滑动,从而可安装于四围支架30上。
可以理解,四围支架30对应四个侧面设置有滑动槽,滑动平板光源50可以通过第三滑块51和第四滑块52滑入对应滑动槽内,使得平板显示器覆盖对应侧面,以便于对待分析芯片100进行照射。
在本申请实施例中,所称处理器可以是中央处理单元(Central ProcessingUnit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
第二方面,本申请公开了一种芯片失效分析方法,应用于第一方面所公开的芯片失效分析装置,该方法包括:
S1、切割垂直LED芯片磊晶的公共半导体层和生长基板101,将坏点芯片剥离。
在本申请可选的实施例中,垂直LED芯片磊晶的制作过程包括:
如图1所示,在生长基板101上依次堆叠P型半导体层102、发光层103和N型半导体层104;
如图2所示,从N型半导体层104一侧向P型半导体层102进行垂直切割,形成各个共用同一P型半导体层102的各个垂直LED芯片;施加电信号时,N型半导体内的电子与P型半导体内的空穴在发光层103剧烈地碰撞复合产生光子,以光子的形式发出能量。
如图3所示,在各个垂直LED芯片上制作金属反射层105、负电极106和正电极107。
因此,垂直LED芯片磊晶包括共用同一P型半导体层102的各个垂直LED芯片,垂直LED芯片包括依次堆叠的P型半导体层102、发光层103、N型半导体层104和负电极106;P型半导体层102背离垂直LED芯片的一侧还堆叠有生长基板101。
在本申请可选的实施例中,如图3所示,步骤S1之前,方法还包括:通过探针对生长基板101上共用同一P型半导体层102的各个垂直LED芯片进行检测,找出坏点芯片。可以理解,在探针向垂直LED芯片磊晶中的正电极和各个垂直LED芯片的负电极施加电压时,如果芯片未点亮或者未以正常亮度点亮,则可判断该芯片为坏点芯片。
如图4所示,在检测后确定坏点芯片200后,切割垂直LED芯片磊晶的P型半导体层102和生长基板101,将坏点芯片200剥离,图4中的两条虚线为切割线,用于切割坏点芯片200。
S2、去除坏点芯片的生长基板101,露出坏点芯片的公共半导体层,得到待分析芯片。
在本申请实施例中,可以通过刻蚀方式去除坏点芯片200的生长基板101,露出坏点芯片200的P型半导体102后,再通过氮气吹干或烘干方式对其进行干燥处理,得到待分析芯片,如图5所示。
S3、将待分析芯片100放置于安装有四块滑动幕布40的芯片失效分析装置的暗腔60中,通过正电极垫21和负电极垫11向待分析芯片100施加电压,根据各个滑动幕布40的投影画面判断待分析芯片100的缺陷位置。
S4、将待分析芯片100放置于安装有三块滑动幕布40和一块滑动平板光源50的芯片失效分析装置的暗腔60中,根据各个滑动幕布40的投影画面判断待分析芯片100的缝隙位置。
可以理解,本申请公开了一种芯片失效分析方法,从垂直LED芯片磊晶中切出坏点芯片后去除生长基板101,得到待分析芯片100;将待分析芯片100放置于由四块幕布围成的暗腔60内,向待分析芯片100施加电压,根据各个滑动幕布40的投影画面判断待分析芯片100的缺陷位置;将待分析芯片100放置于由三块幕布和一块平板光源围成的暗腔60内,点亮平板光源以照射待分析芯片100,根据各个滑动幕布40的投影画面判断待分析芯片100的缝隙位置。即通过待分析芯片100主动发光时各个出光面的投射画面判断该待分析芯片100是否存在缺陷以及缺陷的具体位置;通过待分析芯片100被照射时各个出光面所透射的投射画面判断该待分析芯片100是否存在缝隙以及缝隙的具体位置。本方法较为全面地对待分析芯片100的失效原因进行的分析,有利于技术人员对待分析芯片100的制作步骤进行反思和改进。
在本申请可选的实施例中,步骤S3包括:
S31、将四块白色滑动幕布40安装于四围支架30上,滑动幕布40和四围支架30共同围成的一个暗腔60;
S32、将待分析芯片100放置于暗腔60内,使得负电极106与负电极垫11接触;
S33、将检测盖板20盖置于暗腔60的开口上,使得正电极垫21与待分析芯片100的P型半导体层102接触;
S34、通过正电极垫21和负电极垫11向待分析芯片100施加电压,使得待分析芯片100出射的光束向各个滑动幕布40上投射;
S35、通过摄像头拍摄各个滑动幕布40上的投射画面;
S36、处理器在投射画面出现非均匀光斑的情况下,判断待分析芯片100平行于滑动幕布40的方向上存在缺陷。
如图6所示,四围支架30其中一个侧面设置由滑动槽31和32,滑动幕布40的第一滑块41和第二滑块42可分别沿滑动槽31和32滑动,从而可安装于四围支架30上,与四围支架30共同围成的一个暗腔60,如图7所示为图6所示的四围支架30安装有四块滑动幕布40后的示意图。
可以理解,待分析芯片100在受到施加电压的驱动下无法按照正常亮度发光时,可以判断该待分析芯片100内部可能存在缺陷。将待分析芯片100放置于由四块幕布围成的暗腔60内,向待分析芯片100施加电压,如果幕布上的投射画面呈现均匀光斑,则可以判断该待分析芯片100在与该幕布平行的平面上不存在缺陷;如果幕布上的投射画面呈现非均匀光斑,则可以判断该待分析芯片100在与该幕布平行的平面上存在缺陷。处理器根据各个投射画面的缺陷方向判断结果可以推断出待分析芯片100的缺陷位置。
在本申请可选的实施例中,步骤S4包括:
S41、将三块白色滑动幕布40和一块滑动平板光源50安装于四围支架30上,滑动幕布40、滑动平板光源50和四围支架30共同围成的一个暗腔60;
S42、点亮滑动平板光源50,滑动平板光源50的出射光束经过待分析芯片100投射到各个滑动幕布40上;
S43、旋转待分析芯片100,通过摄像头拍摄出射光束照射待分析芯片100不同侧面时,各个滑动幕布40上的投射画面;
S44、处理器在投射画面出现干涉条纹的情况下,判断待分析芯片100在平行于滑动幕布40的方向上存在缝隙。
可以理解,对于正常芯片来说,可以将外界光束完全透射,在对应幕布上呈现均匀光斑;对于存在缝隙的芯片来说,外界光照将由于缝隙产生干涉,在对应幕布上形成干涉条纹。因此,通过待分析芯片100被照射时各个出光面所透射的投射画面可以判断该待分析芯片100是否存在缝隙。处理器根据各个投射画面的缝隙方向判断结果推断出待分析芯片100的缝隙位置。
如图8和图9所示,将图7所示的四围支架30的其中一个侧面上的滑动幕布更换为滑动平板光源50。滑动平板光源50的第三滑块51和第四滑块52可分别沿滑动槽31和32滑动,从而可安装于四围支架30上。
可以理解,四围支架30对应四个侧面设置有滑动槽,滑动平板光源50可以通过第三滑块51和第四滑块52滑入对应滑动槽内,使得平板显示器覆盖对应侧面,以便于对待分析芯片100进行照射。
在本申请可选的实施例中,方法还包括:
S5、将待分析芯片100放置于安装有四块黑色滑动幕布40的芯片失效分析装置的暗腔60中,在待分析芯片100的公共半导体层倾斜设置有一透明检测板300,经过透明检测板300向待分析芯片100的公共半导体层照射光束,根据待分析芯片100的反射光判断待分析芯片100的出光面是否存在缝隙。
其中,步骤S5具体包括:
S51、将待分析芯片100放置于安装有四块黑色滑动幕布40的芯片失效分析装置的暗腔60中,在待分析芯片100的公共半导体层倾斜设置有一透明检测板300;
S52、设置激光光源71、光学整形组件72、反射式偏振片73、四分之一波片74和摄像头,使得激光光源71的光束经光学整形组件72扩束,扩束后的光束经反射式偏振片73反射,经四分之一波片74射向透明检测板300和待分析芯片100,透明检测板300和待分析芯片100的反射光束再次经过四分之一波片74后透射过反射式偏振片73被摄像头采集;
S53、点亮激光光源71,通过摄像头采集干涉图像;
S54、处理器在干涉图像出现非平行条纹的情况下,判断待分析芯片100的出光面存在缝隙。
可以理解,除了对芯片侧面发光面进行失效分析外,还需要对芯片的出光面进行失效分析。如图10所示,激光光源71所出射的光束为第一偏振光束,第一偏振光束经过光学整形组件72扩束后射向反射式偏振片73,该反射式偏振片73反射第一偏振光束,第一偏振光束经过四分之一波片74后偏振方向旋转45°,分别在透明检测板300靠近待分析芯片100的第一表面108以及待分析芯片100朝向透明检测板300的第二表面109产生两束反射光,这两束反射光发生干涉后再次经过四分之一波片74后偏振方向再次旋转45°,此时干涉光束的偏振方向与第一偏振光束的偏振方向垂直透过反射式偏振片73,被摄像头采集,得到干涉图像。处理器在干涉图像出现平行条纹的情况下,判断待分析芯片100的出光面完全平整;在干涉图像出现非平行条纹的情况下,判断待分析芯片100的出光面存在缝隙。
第三方面,本发明供一种计算机可读存储介质,该计算机可读存储介质存储有计算机程序,该计算机程序包括程序指令,该程序指令被处理器执行时实现第二方面任一方法的步骤。
上述计算机可读存储介质可以是前述任一实施例的终端设备的内部存储单元,例如终端设备的硬盘或内存。上述计算机可读存储介质也可以是上述终端设备的外部存储设备,例如上述终端设备上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,上述计算机可读存储介质还可以既包括上述终端设备的内部存储单元也包括外部存储设备。上述计算机可读存储介质用于存储上述计算机程序以及上述终端设备所需的其他程序和数据。上述计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的数据。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的终端设备和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,上述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接,也可以是电的,机械的或其它的形式连接。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例中方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本公开的各种实施方式中所使用的表述“第一”、“第二”、“所述第一”或“所述第二”可修饰各种部件而与顺序和/或重要性无关,但是这些表述不限制相应部件。以上表述仅配置为将元件与其它元件区分开的目的。例如,第一用户设备和第二用户设备表示不同的用户设备,虽然两者均是用户设备。例如,在不背离本公开的范围的前提下,第一元件可称作第二元件,类似地,第二元件可称作第一元件。
当一个元件(例如,第一元件)称为与另一元件(例如,第二元件)“(可操作地或可通信地)联接”或“(可操作地或可通信地)联接至”另一元件(例如,第二元件)或“连接至”另一元件(例如,第二元件)时,应理解为该一个元件直接连接至该另一元件或者该一个元件经由又一个元件(例如,第三元件)间接连接至该另一个元件。相反,可理解,当元件(例如,第一元件)称为“直接连接”或“直接联接”至另一元件(第二元件)时,则没有元件(例如,第三元件)插入在这两者之间。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
取决于语境,如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地,取决于语境,短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
以上描述仅为本申请的可选实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
以上所述仅为本申请的可选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (7)

1.一种芯片失效分析方法,应用于一种芯片失效分析装置,所述芯片失效分析装置包括:
检测电路板、检测盖板、四围支架、滑动幕布、滑动平板光源、摄像头和处理器;
所述检测电路板的中央设置有一个负电极垫,围绕所述负电极垫在所述检测电路板上设置有所述四围支架,所述四围支架在垂直于所述检测电路板的四个侧面上设置有对应的滑动槽,所述滑动幕布和/或所述滑动平板光源可沿所述滑动槽滑动,从而可拆卸地安装于所述四围支架上;
所述滑动幕布和/或所述滑动平板光源安装于所述四围支架后,均垂直于所述检测电路板;所述滑动幕布和所述滑动平板光源与所述四围支架共同围成的一个暗腔,用于容纳待分析芯片;或者,所述滑动幕布与所述四围支架共同围成的一个暗腔,用于容纳待分析芯片;
所述检测盖板用于盖置于所述暗腔的开口上,且所述检测盖板朝向所述暗腔的表面上设置有至少一个正电极垫;
所述摄像头用于拍摄所述滑动幕布上的投射画面,所述处理器根据所述投射画面对所述待分析芯片的进行失效分析;
其特征在于,所述芯片失效分析方法包括:
S1、切割垂直LED芯片磊晶的公共半导体层和生长基板,将坏点芯片剥离;
S2、去除所述坏点芯片的生长基板,露出所述坏点芯片的所述公共半导体层,得到待分析芯片;
S3、将所述待分析芯片放置于安装有四块所述滑动幕布的所述芯片失效分析装置的所述暗腔中,通过所述正电极垫和所述负电极垫向所述待分析芯片施加电压,根据各个所述滑动幕布的投影画面判断所述待分析芯片的缺陷位置;
S4、将所述待分析芯片放置于安装有三块所述滑动幕布和一块所述滑动平板光源的所述芯片失效分析装置的所述暗腔中,根据各个所述滑动幕布的投影画面判断所述待分析芯片的缝隙位置。
2.根据权利要求1所述的芯片失效分析方法,其特征在于,
所述垂直LED芯片磊晶包括共用同一P型半导体层的各个垂直LED芯片,所述垂直LED芯片包括依次堆叠的P型半导体层、发光层、N型半导体层和负电极;所述P型半导体层背离所述垂直LED芯片的一侧还堆叠有所述生长基板。
3.根据权利要求2所述的芯片失效分析方法,其特征在于,
步骤S1之前,所述方法还包括:
通过探针对生长基板上共用同一P型半导体层的各个所述垂直LED芯片进行检测,找出坏点芯片。
4.根据权利要求2所述的芯片失效分析方法,其特征在于,
步骤S3包括:
S31、将四块白色所述滑动幕布安装于所述四围支架上,所述滑动幕布和所述四围支架共同围成一个暗腔;
S32、将所述待分析芯片放置于所述暗腔内,使得所述负电极与所述负电极垫接触;
S33、将所述检测盖板盖置于所述暗腔的开口上,使得所述正电极垫与所述待分析芯片的P型半导体层接触;
S34、通过所述正电极垫和所述负电极垫向所述待分析芯片施加电压,使得所述待分析芯片出射的光束向各个所述滑动幕布上投射;
S35、通过所述摄像头拍摄各个所述滑动幕布上的投射画面;
S36、所述处理器在所述投射画面出现非均匀光斑的情况下,判断所述待分析芯片平行于所述滑动幕布的方向上存在缺陷。
5.根据权利要求1所述的芯片失效分析方法,其特征在于,
步骤S4包括:
S41、将三块白色所述滑动幕布和一块所述滑动平板光源安装于所述四围支架上,所述滑动幕布、所述滑动平板光源和所述四围支架共同围成一个暗腔;
S42、点亮所述滑动平板光源,所述滑动平板光源的出射光束经过所述待分析芯片投射到各个所述滑动幕布上;
S43、旋转所述待分析芯片,通过所述摄像头拍摄所述出射光束照射所述待分析芯片不同侧面时,各个所述滑动幕布上的投射画面;
S44、所述处理器在所述投射画面出现干涉条纹的情况下,判断所述待分析芯片在平行于所述滑动幕布的方向上存在缝隙。
6.根据权利要求1所述的芯片失效分析方法,其特征在于,
所述方法还包括:
S5、将所述待分析芯片放置于安装有四块黑色所述滑动幕布的所述芯片失效分析装置的所述暗腔中,在所述待分析芯片的所述公共半导体层倾斜设置有一透明检测板,经过所述透明检测板向所述待分析芯片的所述公共半导体层照射光束,根据所述待分析芯片的反射光判断所述待分析芯片的出光面是否存在缝隙。
7.根据权利要求6所述的芯片失效分析方法,其特征在于,
步骤S5包括:
S51、将所述待分析芯片放置于安装有四块黑色所述滑动幕布的所述芯片失效分析装置的所述暗腔中,在所述待分析芯片的所述公共半导体层倾斜设置有一透明检测板;
S52、设置激光光源、光学整形组件、反射式偏振片、四分之一波片和摄像头,使得所述激光光源的光束经所述光学整形组件扩束,扩束后的光束经反射式偏振片反射,经所述四分之一波片射向所述透明检测板和所述待分析芯片,所述透明检测板和所述待分析芯片的反射光束再次经过所述四分之一波片后透射过所述反射式偏振片被所述摄像头采集;
S53、点亮所述激光光源,通过所述摄像头采集干涉图像;
S54、所述处理器在所述干涉图像出现非平行条纹的情况下,判断所述待分析芯片的出光面存在缝隙。
CN202310429737.4A 2023-04-21 2023-04-21 一种芯片失效分析方法及装置 Active CN116148642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310429737.4A CN116148642B (zh) 2023-04-21 2023-04-21 一种芯片失效分析方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310429737.4A CN116148642B (zh) 2023-04-21 2023-04-21 一种芯片失效分析方法及装置

Publications (2)

Publication Number Publication Date
CN116148642A CN116148642A (zh) 2023-05-23
CN116148642B true CN116148642B (zh) 2023-07-04

Family

ID=86339277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310429737.4A Active CN116148642B (zh) 2023-04-21 2023-04-21 一种芯片失效分析方法及装置

Country Status (1)

Country Link
CN (1) CN116148642B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604607B2 (ja) * 1987-12-09 1997-04-30 三井金属鉱業株式会社 欠陥分布測定法および装置
JPH0714898A (ja) * 1993-06-23 1995-01-17 Mitsubishi Electric Corp 半導体ウエハの試験解析装置および解析方法
EP0853243A3 (en) * 1997-01-13 1999-07-28 Schlumberger Technologies, Inc. Method and apparatus for detecting defects in wafers
JP2001281305A (ja) * 2000-03-30 2001-10-10 Mitsubishi Electric Corp 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法
CN102253325B (zh) * 2010-05-21 2013-07-31 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN203941114U (zh) * 2014-07-21 2014-11-12 京隆科技(苏州)有限公司 一种晶元裸视检测装置
CN104538326A (zh) * 2014-12-16 2015-04-22 苏州凯锝微电子有限公司 一种晶圆切割切口检测装置
KR101667687B1 (ko) * 2014-12-23 2016-10-20 한미반도체 주식회사 반도체 패키지 검사장치
JP6697285B2 (ja) * 2015-02-25 2020-05-20 株式会社昭和電気研究所 ウェハ欠陥検査装置
US11060980B2 (en) * 2017-11-29 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Broadband wafer defect detection
CN109119364B (zh) * 2018-08-27 2024-04-16 苏州精濑光电有限公司 一种晶圆检测设备
CN112179919B (zh) * 2020-09-27 2023-11-10 西安立芯光电科技有限公司 一种半导体激光器芯片失效分析方法
CN113670935A (zh) * 2021-08-25 2021-11-19 武汉中导光电设备有限公司 一种半导体晶圆缺陷检测设备及检测方法
CN115639460B (zh) * 2022-12-22 2023-03-31 北京紫光芯能科技有限公司 一种芯片失效分析方法及装置

Also Published As

Publication number Publication date
CN116148642A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
JP4913111B2 (ja) 発光素子検査装置及びこれを用いた発光素子検査方法
US9395406B2 (en) Inspection method for semiconductor light-emitting device and manufacturing method for semiconductor light-emitting device
DE69727467T2 (de) Elektrolumineszentes Gerät und Herstellungsverfahren eines Lichterfassungssystem
JP2020506541A (ja) 発光ダイオード(led)検査装置及び製造方法
JP2010205743A (ja) Oledデバイスの欠陥を測定する方法
TWI476400B (zh) 基板檢查裝置及基板檢查裝置用透射照明裝置
JP2014241414A (ja) ルミネセンス像形成を用いた間接バンドギャップ半導体の試験方法およびシステム
US10276547B2 (en) Image display module and method of manufacturing the same, and display device
JP2009266636A (ja) 照明装置
KR20100026923A (ko) 테스트 소켓 및 테스트 모듈
KR101400757B1 (ko) 디스플레이 패널 검사장치
CN109076155A (zh) 用于对人的脸部进行照明的方法和光电子照明装置、相机和移动终端
CN116148642B (zh) 一种芯片失效分析方法及装置
KR20120088885A (ko) 엘이디 테스트 시스템 및 이의 테스트 방법
US11003019B2 (en) Lighting device for backlighting of display screen
KR101780793B1 (ko) 플립칩형 발광다이오드 기판의 반사층 형성 방법
WO2022209266A1 (ja) 製造方法、検査方法、及び検査装置
JP2003139712A (ja) Led照明装置
JP2013113828A (ja) 検査用の照明装置およびこれを備えた検査システム
JP2021085808A (ja) 光照射装置
TWM606486U (zh) 檢測設備及其收光裝置
CN219552817U (zh) Led光源显示模组和led投影装置
WO2013073837A1 (ko) 비접촉식 발광다이오드 검사장치
CN112670201A (zh) 检测装置
CN117516707B (zh) 一种砷化镓芯片安装测试结构和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant