CN116110948A - 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法 - Google Patents

具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法 Download PDF

Info

Publication number
CN116110948A
CN116110948A CN202310097037.XA CN202310097037A CN116110948A CN 116110948 A CN116110948 A CN 116110948A CN 202310097037 A CN202310097037 A CN 202310097037A CN 116110948 A CN116110948 A CN 116110948A
Authority
CN
China
Prior art keywords
layer
dimensional
gate dielectric
dielectric layer
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310097037.XA
Other languages
English (en)
Inventor
姜建峰
邱晨光
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310097037.XA priority Critical patent/CN116110948A/zh
Publication of CN116110948A publication Critical patent/CN116110948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明提供了一种具有自对准的源漏掺杂的二维多桥沟道晶体管及其制备方法，所述二维多桥沟道晶体管包括基底和设置在所述基底上的多个沟道结构，所述多个沟道结构中的每一个沟道结构包括设置在所述基底上栅金属层，环绕所述第一栅金属层而设置的第一高k栅介质层，环绕所述第一高k栅介质层的侧面而设置的低k栅介质层，设置在所述高k栅介质层和所述低k栅介质层上的二维半导体材料层，其中部分所述二维半导体材料被固态源掺杂源诱导相变成二维半金属/金属材料层。根据本发明的二维多桥沟道晶体管及其制备方法，降低了源漏接触电阻，实现了兼容于二维半导体集成电路的低k侧墙工艺，降低了寄生，提高了晶体管的速度。

Description

具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法
技术领域
本发明具体涉及一种具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法，属于二维半导体技术领域。
背景技术
随着集成电路制造工艺进入亚10nm节点，传统的通过对晶体管进行等比例微缩以提升晶体管的单位密度从而达到芯片整体性能提升的途径变得越来越难实现。自22nm节点以来业界所采用的FinFET的技术，在亚5nm技术节点已经接近其物理极限和工程极限，需要晶体管结构的革新。
采用多沟道堆叠和全面栅环绕的多桥沟道的晶体管(MBCFET)结构是FinFET后最具潜力的结构之一，利用全面环绕栅结构可以实现更强的静电控制从而抑制短沟道效应，多沟道的堆叠可以大幅度提高驱动电流，从而降低晶体管门延迟以提高速度。MBCFET结构也被国际半导体技术路线图视为亚5nm节点的技术路线。台积电，三星电子和Intel等半导体先进制造公司也在攻克基于环绕栅晶体管的技术的亚5nm工艺节点。
二维半导体材料由于其超薄体和高迁移率的本征优势，是作为MBCFET核心沟道材料的候选人之一，在速度和功耗方面具有显著优势。二维半导体材料超薄体与环绕栅结构结合可以最大限度的提高晶体管的栅控能力，抑制短沟道效应，从而将晶体管推向更小的技术节点。
二维半导体材料由于费米钉扎效应导致接触电阻过高，并且暂时无法采用硅基离子注入的方式去降低源漏接触电阻，导致MBCFET即使多沟道堆叠，其开态性能也较差。需开发新的接触工艺以实现MBC晶体管欧姆接触以提高晶体管速度降低电路延迟。
为了降低二维MBCFET中的寄生电容以降低延迟从而提高电路性能，需要开发新材料对应的自对准工艺来实现二维MBCFET中的低k侧墙工艺。目前二维半导体的自对准的方式只展现在金属剥离工艺中，这不兼容先进节点的大规模集成电路工艺。
目前暂无报道实现二维MBCFET中的低k侧墙工艺，鉴于降低延迟从而提高电路性能的需要，亟需能兼容于二维半导体集成电路的低k侧墙工艺以降低寄生提高速度的技术方案。
发明内容
本发明的目的在于提供完整的自对准的二维半导体MBCFET结构和制备工艺，实现二维半导体材料材料从半导体相向金属相的转变，降低源漏接触电阻，并且获得兼容于二维半导体集成电路的低k侧墙工艺，以降低寄生提高速度。
为达到上述目的，本发明采用以下的技术方案。
一种具有自对准的源漏掺杂的二维多桥沟道晶体管，包括基底和设置在所述基底上的多个沟道结构，所述多个沟道结构中的每一个沟道结构包括：栅金属层，设置在所述基底上；第一高k栅介质层，环绕所述第一栅金属层而设置；低k栅介质层，环绕所述第一高k栅介质层的侧面而设置；二维半导体材料层，设在所述高k栅介质层和所述低k栅介质层上，其中部分所述二维半导体材料被固态源掺杂源诱导相变成二维半金属/金属材料层。
其中，所述低k栅介质层采用自对准工艺形成。
其中，还包括设置在所述多个沟道结构上的第二栅金属层，环绕所述第二栅金属层的第二高k栅介质层，以及设置在所述第二栅金属层和所述第二高k栅介质层两侧的侧墙，以及设置在所述侧墙两侧的钝化层。
其中，所述具有自对准的源漏掺杂的二维多桥沟道晶体管还包括覆盖所述二维半金属/金属材料层的固态源活性金属和常规金属层。
本发明还提供一种具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，包括如下步骤：步骤1，提供基底；步骤2，在所述基底上制备牺牲层；步骤3，对所述牺牲层上制备二维半导体材料层；步骤4，在所述二维半导体材料层上制备牺牲层；重复所述步骤3和所述步骤4的制备步骤两次以上；步骤5，在最远离所述基底的牺牲层上制备假栅结构和侧墙结构；步骤6，刻蚀部分所述牺牲层；步骤7，沉积低k栅介质层，覆盖所述假栅结构和所述侧墙结构；步骤8，以所述侧墙结构为自对准，刻蚀所述低k栅介质层，并对所述低k栅介质层进行回刻；步骤9，对所述二维半导体材料层进行表面改性处理；步骤10，蒸镀固态源活性金属层，步骤11，蒸镀常规金属层；步骤12，进行退火处理，使得所述二维半导材料层被固态源掺杂源诱导相变而得到二维半金属/金属材料层。
其中，所述表面改性处理包括采用超低功率软等离子体轰击所述二维半导体材料层。
其中，所述退火处理采用从250℃到600℃退火2-60s的快速退火方式。
其中，所述具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法还包括：移除所述假栅，去除所述牺牲层，然后生长高k栅介质层和栅金属层。
其中，采用原子层沉积工艺生长所述高k栅介质层和所述栅金属层。
本发明的优点和技术效果如下：
本发明提出的二维多桥沟道晶体管包括二维半金属/金属材料层，与二维半导体材料直接接触，避免了费米钉扎效应，可以形成欧姆接触，降低了源漏接触电阻，提高MBCFET的驱动电流，另外实现了二维MBCFET中的低k侧墙工艺，降低了寄生电容，降低了电路延迟，提高了晶体管速度。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
图1为根据本发明实施例的具有自对准的源漏掺杂的二维多桥沟道晶体管的结构示意图。
图2-图12为根据本发明实施例的自对准的源漏掺杂的二维多桥沟道晶体管的制备过程中各步骤所得到的结构示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例一
图1为根据本发明实施例的具有自对准的源漏掺杂的二维多桥沟道晶体管。如图1所述，该二维多桥沟道晶体管包括:基底100和设置在所述基底上的多个沟道结构，所述多个沟道结构中的每一个沟道结构包括：第一栅金属层109，设置在所述基底100上；第一高k栅介质层110，环绕所述第一栅金属层109；低k栅介质层105，环绕所述第一高k栅介质层110的侧面而设置；二维半导体材料层102，设在所述第一高k栅介质层110和所述低k栅介质层105上，其中部分所述二维半导体材料102被固态源掺杂源诱导相变成二维半金属/金属材料层108。如图1中所示，二维半导体材料层102中，未与第一高k栅介质层110和低k栅介质层105接触的部分被诱导相变成二维半金属/金属材料层108。
图1中以虚线框115圈起部分示意性的示出了一个沟道结构，在图1中层叠了三个沟道结构，但这仅是一种示例，本发明提出二维多桥沟道晶体管可以包括二个沟道结构，也可以包括三个或三个以上的沟道结构，本发明不限于此。
在图中所示的三个沟道结构中的低k栅介质层105采用自对准工艺形成。采用自对准工艺形成的低k栅介质层105作为内部侧墙，各沟道结构之间内部侧墙的位置能够对准，不受工艺波动特别是光刻波动的影响，在后续以内部侧墙为自对准进行源漏掺杂时提高器件一致性。
第一高k栅介质层110的材质可以包括但不限于HfO2，ZrO2，低k栅介质层105的材质为包括但不限于多孔介质，有机硅玻璃SiOCH等，但本发明不限于此。
如图1所示，本实施例提供的二维多桥沟道晶体管还包括设置在所述多个沟道结构上的第二栅金属层112，环绕所述第二栅金属层112的第二高k栅介质层113，设置在第二栅金属层112和第二高k栅介质层113两侧的侧墙103，以及设置在侧墙103两侧的钝化层111。侧墙103的材质包括但不限于氮化硅等。钝化层11的材质包括但不限于SiNx等。第二高k栅介质层113的材质与第一高k栅介质层110的材质相同，第一栅金属层109与第二栅金属层112的材质相同并且采用同一工序制备。
本实施例提供的二维多桥沟道晶体管还包括覆盖所述二维半金属/金属材料层108的固态源活性金属106和常规金属层107。固态源活性金属层106的材质包括但不限于Y，Ta，V，Fe等，常规金属层107的材质包括但不限于Ti，Au，Pd，Ni，TiNx等。
根据本实施例的二维多桥沟道晶体管，一方面包括二维半金属/金属材料层，与二维半导体材料直接接触，可以形成欧姆接触，避免了金属直接与二维半导体材料接触产生比较强烈的费米钉扎效应，降低了源漏接触电阻，从而提高载流子的输运性能，提高了MBCFET的驱动电流，另一方面，采用低k栅介质层105作为内部侧墙实现了二维MBCFET中的低k侧墙工艺，降低了降低源漏的寄生效应，两个方面结合起来降低了延迟，从而提高了晶体管速度。
实施例二
本实施例提供一种具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，图2-图12为采用该方法制备二维多桥沟道晶体管的过程中各步骤所得到的结构示意图。下面结合图2-图12对该方法进行详细描述，该方法包括如下步骤。
步骤1，提供基底100。
步骤2，在所述基底100上制备牺牲层101，牺牲层101的材质包括但不限于多晶硅、有机物、氧化硅和金属等。
步骤3，对所述牺牲层101上制备二维半导体材料层102，二维半导体材料层102可以为单层或多层材质，其材质包括但不限于MoS2、MoSe2、WS2、WSe2、MoTe2、InSe、BP等。
步骤4，在所述二维半导体材料层102上再次制备牺牲层101，如图2所示，牺牲层101和二维半导体材料层102的制备重复了三次，得到三层沟道结构，但是本发明不限于此。重复所述步骤3和所述步骤4的制备步骤两次即可实现多沟道结构，本实施例以三层结构为例。
步骤5，在最远离所述基底的牺牲层上制备假栅结构104和侧墙103，如图3所示。假栅结构104包括栅介质、多晶硅假栅、非晶硅假栅等，侧墙103的材质包括但不限于氮化硅等。
步骤6，刻蚀部分所述牺牲层101，如图4所示。
步骤7，沉积低k栅介质层105，覆盖所述假栅结构104和所述侧墙103，如图5所示。低k栅介质层105的材质包括但不限于多孔介质，有机硅玻璃SiOCH等。
步骤8，以侧墙103为自对准，刻蚀所述低k栅介质层105做为内部侧墙，如图6所示，.然后采用原子层刻蚀工艺系统(ALE)对作为内部侧墙的低k栅介质层105进行回刻，在牺牲层101两侧保留部分低k栅介质层105，如图7所示。以自对准工艺刻蚀所述低k栅介质层105做为内部侧墙，使得各沟道结构之间内部侧墙的位置能够对准，不受工艺波动特别是光刻波动的影响。
步骤9，对所述二维半导体材料层102进行表面改性处理，如图8所示。所述表面改性处理包括使用1-100w的超低功率的软等离子体，如氮，氩，氢等，轰击二维半导体材料层102约5-300秒，诱导出活性注入位点，以有利于后续的固态掺杂源的诱导相变。
步骤10，蒸镀固态源活性金属层106，如图9所示，固态源活性金属层106的材质包括但不限于Y，Ta，V，Fe等。
步骤11，蒸镀常规金属层107，如图10所示，常规金属层107的材质包括但不限于Ti，Au，Pd，Ni，TiNx等，常规金属层107的作用是钝化，防止活性金属层氧化。
步骤12，对固态源活性金属层106和常规金属层107进行退火处理，使得固态源活性金属层106中的金属原子注入到与固态源活性金属层106接触的二维半导体材料层102中，也就是未与第一高k栅介质层110和低k栅介质层105接触的二维半导体材料层102中，发生替位性掺杂，替位性掺杂后的二维半导体材料层102被诱导相变转变为二维半金属/金属材料层108，如图11所示。所述退火处理可以采用从250℃到600℃退火2-60s的快速退火方式，也可以采用在高真空下从150℃到250℃退火15min～4h的常规退火方式。
步骤13，移除假栅结构104，并去除全部的牺牲层101，如图12所示。牺牲层101的移除工艺采样选择性湿法刻蚀工艺实现的，二维半导体材料被两侧的固态活性金属和常规金属层固定，采用的选择性湿法刻蚀液不会对二维半导体材料层造成影响。
步骤14，采用原子层沉积(ALD)工艺生长高k栅介质层，然后再沉积栅金属层，得到如图1所示的二维多桥沟道晶体管结构。第一高k栅介质层110的材质包括但不限于HfO2、ZrO2等。采用ALD原子层沉积的方式，可以在由二维半导体材料层102和低k栅介质层105限定的空间中沿所有表面均匀生长第一高k栅介质层110，然后再生长第一栅金属层109，第二高k栅介质层113第一高k栅介质层110同时生长，第二栅金属层112和第一栅金属层109同时生长。不同于其他沉积可能会出现沉积层的上层厚或者侧壁薄的情况，原子层沉积的方式，能够在所有表面均匀生长，使得高k栅介质层和栅金属层的厚度均匀。
在本实施例中，使用超低功率等离子体对二维MBCFET的接触区域(也就是图11中附图标记108所指部分)进行处理，以产生原子注入的活性位点，然后蒸镀固态源活性金属和常规金属层，并进行快速热退火处理，使得活性金属原子注入和替位性掺杂到二维半导体材料层中，替位性掺杂后的二维半导体材料将会转变为二维半金属/金属材料层108，并与二维半导体材料层102直接接触，避免了费米钉扎效应，可以形成欧姆接触，提高MBCFET的驱动电流。常规金属层的作用是避免固态源活性金属层发生氧化，以有利于活性金属原子充分地注入和替位性掺杂到二维半导体材料层中。
本实施例的二维多桥沟道晶体管的制备方法，利用表面改性处理产生原子注入的活性点，再通过退火处理，使得活性金属原子注入和替位性掺杂到二维半导体材料层102中，二维半金属/金属材料层108与二维半导体材料层102直接接触，避免了二维半导体材料层直接与金属层接触产生的费米钉扎效应，降低晶体管的接触电阻，从而提高MBCFET的驱动电流，另外实现了兼容于二维半导体集成电路的低k侧墙工艺，降低了寄生，提高了晶体管的速度。
上述实施例只为说明本发明的技术构思及特点，是一种优选的实施例，其目的在于熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限定本发明的保护范围。凡根据本发明的精神实质所作的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种具有自对准的源漏掺杂的二维多桥沟道晶体管，其特征在于，包括基底和设置在所述基底上的多个沟道结构，所述多个沟道结构中的每一个沟道结构包括：
栅金属层，设置在所述基底上；
第一高k栅介质层，环绕所述第一栅金属层而设置；
低k栅介质层，环绕所述第一高k栅介质层的侧面而设置；
二维半导体材料层，设在所述高k栅介质层和所述低k栅介质层上，其中部分所述二维半导体材料被固态源掺杂源诱导相变成二维半金属/金属材料层。
2.根据权利要求1所述的具有自对准的源漏掺杂的二维多桥沟道晶体管，其特征在于，所述低k栅介质层采用自对准工艺形成。
3.根据权利要求1所述的具有自对准的源漏掺杂的二维多桥沟道晶体管，其特征在于，还包括设置在所述多个沟道结构上的第二栅金属层，环绕所述第二栅金属层的第二高k栅介质层，设置在所述第二栅金属层和所述第二高k栅介质层两侧的侧墙,以及设置在所述侧墙两侧的钝化层。
4.根据权利要求1-3中任一所述的具有自对准的源漏掺杂的二维多桥沟道晶体管，其特征在于，还包括覆盖所述二维半金属/金属材料层的固态源活性金属和常规金属层。
5.一种具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，其特征在于，包括如下步骤：
步骤1，提供基底；
步骤2，在所述基底上制备牺牲层；
步骤3，对所述牺牲层上制备二维半导体材料层；
步骤4，在所述二维半导体材料层上制备牺牲层；
重复所述步骤3和所述步骤4的制备步骤两次以上；
步骤5，在最远离所述基底的牺牲层上制备假栅结构和侧墙结构；
步骤6，刻蚀部分所述牺牲层；
步骤7，沉积低k栅介质层，覆盖所述假栅结构和所述侧墙结构；
步骤8，以所述侧墙结构为自对准，刻蚀所述低k栅介质层，并对所述低k栅介质层进行回刻；
步骤9，对所述二维半导体材料层进行表面改性处理；
步骤10，蒸镀固态源活性金属层；
步骤11，蒸镀常规金属层；
步骤12，进行退火处理，使得所述二维半导材料层被固态源掺杂源诱导相变而得到二维半金属/金属材料层。
6.根据权利要求5所述的具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，其特征在于，所述表面改性处理包括采用超低功率软等离子体轰击所述二维半导体材料层。
7.根据权利要求5所述的具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，其特征在于，所述退火处理采用从250℃到600℃退火2-60s的快速退火方式。
8.根据权利要求5所述的具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，其特征在于，还包括：移除所述假栅，去除所述牺牲层，然后生长高k栅介质层和栅金属层。
9.根据权利要求8所述的具有自对准的源漏掺杂的二维多桥沟道晶体管的制备方法，其特征在于，采用原子层沉积工艺生长所述高k栅介质层和所述栅金属层。
CN202310097037.XA 2023-02-10 2023-02-10 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法 Pending CN116110948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310097037.XA CN116110948A (zh) 2023-02-10 2023-02-10 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310097037.XA CN116110948A (zh) 2023-02-10 2023-02-10 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN116110948A true CN116110948A (zh) 2023-05-12

Family

ID=86265249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310097037.XA Pending CN116110948A (zh) 2023-02-10 2023-02-10 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN116110948A (zh)

Similar Documents

Publication Publication Date Title
US9153657B2 (en) Semiconductor devices comprising a fin
US6664143B2 (en) Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
US20060202266A1 (en) Field effect transistor with metal source/drain regions
CN100490100C (zh) 制造半导体器件的鳍式场效应晶体管的方法
CN102498569B (zh) 双电介质三栅极场效晶体管
US8288238B2 (en) Method for fabricating a tunneling field-effect transistor
CN104282540B (zh) 晶体管及其形成方法
US9653602B1 (en) Tensile and compressive fins for vertical field effect transistors
CN110571192A (zh) 半导体结构及其形成方法
US8815669B2 (en) Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
US11646373B2 (en) Vertical field effect transistor with bottom spacer
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN103325787B (zh) Cmos器件及其制造方法
US10714477B2 (en) SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof
CN116110948A (zh) 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法
KR20220052288A (ko) 게이트 올 어라운드 디바이스의 형성
JP2023536856A (ja) ゲートオールアラウンドナノシート入出力デバイスのためのコンフォーマル酸化
JP2022552417A (ja) 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ
CN105655256A (zh) 一种自对准mosfet器件的制作方法
WO2015054915A1 (zh) 一种非对称超薄soimos晶体管结构及其制造方法
US20220246742A1 (en) Gate all around device with fully-depleted silicon-on-insulator
WO2023067678A1 (ja) 柱状半導体デバイスの製造方法
Lin et al. Investigation of the novel attributes of a vertical MOSFET with internal block layer (bVMOS): 2-D simulation study
JP3940552B2 (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination