CN116110895A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN116110895A
CN116110895A CN202211085024.2A CN202211085024A CN116110895A CN 116110895 A CN116110895 A CN 116110895A CN 202211085024 A CN202211085024 A CN 202211085024A CN 116110895 A CN116110895 A CN 116110895A
Authority
CN
China
Prior art keywords
substrate
molding layer
connection terminal
layer
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211085024.2A
Other languages
English (en)
Inventor
薛镛津
俞先香
李元宰
张宇翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116110895A publication Critical patent/CN116110895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了半导体封装件及其制造方法。所述半导体封装件包括：封装基板；半导体芯片，所述半导体芯片位于所述封装基板上；模制层，所述模制层位于所述封装基板上以覆盖所述半导体芯片，所述模制层具有第一侧表面和设置在所述第一侧表面处的第一沟槽，并且所述第一沟槽从所述模制层的顶表面向所述模制层的底表面延伸；天线图案，所述天线图案位于所述模制层上；以及第一连接端子，所述第一连接端子填充所述第一沟槽。所述天线图案通过所述第一连接端子电连接至所述封装基板。

Description

半导体封装件及其制造方法
相关申请的交叉引用
本申请要求2021年11月11日在韩国知识产权局提交的韩国专利申请No.10-2021-0154740的优先权，该韩国专利申请的全部内容通过引用的方式结合于本申请中。
技术领域
本公开涉及一种半导体封装件及其制造方法，尤其涉及一种包括天线的半导体封装件及其制造方法。
背景技术
随着最近电子工业的发展，对高性能、高速和紧凑的电子元件的需求正在增加。为了满足这种需求，正在开发在单个封装件中安装多个半导体芯片和其他电子元件的封装技术。
随着对具有高性能的电子设备的需求的增加，在移动设备(例如，智能手机)中使用的组件的频率和带宽也在增加。特别地，对于用于毫米波和5G通信的天线模块，最好能减小模块的尺寸并尽量减少天线模块中的组件之间的干扰。此外，为了增加在设定产品中设计安装位置的自由度，除了对模块的尺寸和厚度设置许多限制外，别无选择。
发明内容
本发明构思一些实施例提供了一种具有改善的电特性和小尺寸的半导体封装件及其制造方法。
本发明构思一些实施例提供了一种以低故障率制造半导体封装件的方法以及由此制造的半导体封装件。
本发明构思一些实施例提供了一种简化制造半导体封装件的工艺的方法以及由此制造的半导体封装件。
根据本发明构思一些实施例，一种半导体封装件包括：封装基板；半导体芯片，所述半导体芯片位于所述封装基板上；模制层，所述模制层位于所述封装基板上以覆盖所述半导体芯片，其中，所述模制层具有第一侧表面和设置在所述第一侧表面处的第一沟槽，并且，所述第一沟槽从所述模制层的顶表面向所述模制层的底表面延伸；天线图案，所述天线图案位于所述模制层上；以及第一连接端子，所述第一连接端子填充所述第一沟槽。所述天线图案通过所述第一连接端子电连接至所述封装基板。
根据本发明构思一些实施例，一种半导体封装件包括：封装基板，所述封装基板设置有基板焊盘；半导体芯片，所述半导体芯片位于所述封装基板上；模制层，所述模制层位于所述封装基板上以覆盖所述半导体芯片；天线图案，所述天线图案位于所述模制层上；以及连接端子，所述连接端子沿着所述模制层的第一侧表面向所述封装基板延伸，并将所述天线图案连接至所述基板焊盘。所述基板焊盘包括第一侧表面，所述基板焊盘的第一侧表面与所述模制层的所述第一侧表面垂直地对齐。
根据本发明构思一些实施例，一种制造半导体封装件的方法包括：在设置有多个初步基板焊盘的封装基板上安装多个半导体芯片；在所述封装基板上形成模制层以覆盖所述多个半导体芯片和所述多个初步基板焊盘；在所述模制层上形成与所述多个初步基板焊盘交叠的初步天线图案；形成多个穿透孔以垂直地穿透所述模制层和所述初步天线图案，从而分别暴露所述封装基板的多个初步基板焊盘，其中，所述初步天线图案被分离成多个天线图案；用导电材料填充所述多个穿透孔中的每一者，以形成分别将所述多个初步基板焊盘连接至所述多个天线图案的多个初步连接端子；以及对所述模制层和所述封装基板执行切单(singulation)工艺以形成多个半导体封装件。在所述切单工艺期间，所述多个初步连接端子和所述多个初步基板焊盘分别被切割成多个连接端子和多个基板焊盘，使得所述多个半导体封装件中的每个半导体封装件具有所述多个连接端子中的至少一个连接端子和所述多个基板焊盘中的至少一个基板焊盘。
附图说明
图1和图2是示出根据本发明构思一些实施例的半导体封装件的截面图。
图3是示出根据本发明构思一些实施例的半导体封装件的俯视图。
图4是示出根据本发明构思一些实施例的半导体封装件的侧视图。
图5是示出根据本发明构思一些实施例的半导体封装件的俯视图。
图6是示出根据本发明构思一些实施例的半导体封装件的截面图。
图7是示出根据本发明构思一些实施例的半导体封装件的俯视图。
图8和图9是示出根据本发明构思一些实施例的半导体封装件的截面图。
图10至图22是示出根据本发明构思一些实施例的制造半导体封装件的方法的示图。
图23是根据本发明构思一些实施例的制造半导体封装件的方法的流程图。
具体实施方式
现在将参考附图更全面地描述本发明构思的示例实施例，在附图中示出了示例实施例。
图1和图2是示出根据本发明构思一些实施例的半导体封装件的截面图。图3是示出根据本发明构思一些实施例的半导体封装件的俯视图。这里，图1是沿图3的线A-A’截取的截面图，图2是沿图3的线B-B’截取的截面图。图4是示出了根据本发明构思一些实施例的半导体封装件从侧向观察的结构侧视图。图5是示出根据本发明构思一些实施例的半导体封装件的俯视图。
参照图1至图4，可以设置有封装基板100。封装基板100可以是再分布基板。在一些实施例中，封装基板100可以包括彼此顺序堆叠的一个或更多个基板互连层。每个基板互连层可以包括基板绝缘图案110和设置在基板绝缘图案110中的基板互连图案120。一个基板互连层的基板互连图案120可以电连接至另一个基板互连层的基板互连图案120。在下文中，将参照其中一个基板互连层更详细地描述封装基板100的结构。应当理解，当一个元件被称为“连接”或“耦接”到另一个元件或“在另一个元件上”时，它可以直接连接或耦接至该另一个元件或在该另一个元件上，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件，或者被称为“接触”另一个元件或与另一个元件“接触”时，在接触点不存在中间元件。如这里所使用的，被描述为“电连接”的组件被配置成使得电信号可以从一个组件传送到另一个组件(尽管这种电信号在传送时强度可能被衰减，并且可以被选择性地传送)。
基板绝缘图案110可以由绝缘聚合物或光成像电介质(PID)形成或包含绝缘聚合物或光成像电介质(PID)。例如，光成像电介质可以由光成像聚酰亚胺(PI)、聚苯并噁唑(PBO)、苯酚基聚合物和苯并环丁烯基聚合物中的至少一种形成或包含其中的至少一种。在一些实施例中，基板绝缘图案110可以包含绝缘材料或者可以由绝缘材料形成。例如，基板绝缘图案110可以由氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)和绝缘聚合物中的至少一种形成或包含其中的至少一种。
基板互连图案120可以设置在基板绝缘图案110上。基板互连图案120可以在基板绝缘图案110上水平地延伸。基板互连图案120可以是用于基板互连层的内部再分布的元件。基板互连图案120可以由导电材料形成或者包含导电材料。例如，基板互连图案120可以由铜(Cu)形成或者包含铜(Cu)。
基板互连图案120可以具有镶嵌结构。例如，基板互连图案120可以包括连接以形成单个物体的头部和尾部。头部和尾部可以被设置成在它们两者之间没有分界面。这里，与尾部连接的头部的宽度可以大于尾部的宽度。因此，基板互连图案120的头部和尾部可以具有“T”形横截面。
基板互连图案120的头部可以是用于水平地扩展封装基板100中的互连线的导线或焊盘部分。头部可以设置在基板绝缘图案110的顶表面上。例如，头部可以突出到基板绝缘图案110的顶表面之上。最上面的一个基板互连层中的基板互连图案120的头部可以对应于第一基板焊盘122和第二基板焊盘124，第一基板焊盘122用于将半导体芯片200安装在封装基板100上，第二基板焊盘124用于与天线图案400连接。第二基板焊盘124可以通过封装基板100电连接至半导体芯片200，并且半导体芯片200可以通过第二基板焊盘124接收或发送天线输入/输出信号等。在需要将天线图案400连接至外部RF设备的情况下，一些第二基板焊盘124可以连接至外部端子105，如下所述。第一基板焊盘122可以设置在封装基板100的中心区域上，第二基板焊盘124可以设置在封装基板100的外边缘区域上。每个第二基板焊盘124可以与封装基板100的其中一个侧表面接触。例如，第二基板焊盘124可以具有暴露于外部的侧表面124a，该侧表面124a靠近封装基板100的侧表面。在一些实施例中，每个第二基板焊盘124可以具有与封装基板100的相应侧表面垂直地对齐的侧表面124a。
基板互连图案120的尾部可以是通路部分，其用于将封装基板100中的互连线垂直地彼此连接。尾部可以连接至头部的底表面。尾部可以耦接至置于其下的另一个基板互连层。例如，基板互连图案120的尾部可以从头部的底表面延伸以穿透基板绝缘图案110，并且可以耦接至其下的另一基板互连层的基板互连图案120的头部。最下面的一个基板互连层中的基板互连图案120的尾部可以在基板绝缘图案110的底表面附近暴露于基板绝缘图案110的外部。该基板互连图案120的尾部(位于最低层并在基板绝缘图案110的底表面附近暴露于外部)可以对应于下凸块焊盘126，该下凸块焊盘126用于将外部端子105连接至封装基板100。
在最下面的一个基板互连层下面可以设置有保护层102。保护层102可以覆盖最下面一个基板互连层的底表面。保护层102可以用于保护封装基板100的底表面。这里，下凸块焊盘126可以通过形成在保护层102中的凹陷暴露于保护层102的外部。凹陷可以是其中设置有外部端子105的空区域。保护层102可以由绝缘材料中的至少一种形成或者包含绝缘材料中的至少一种。例如，保护层102可以包含绝缘聚合物(例如，环氧基聚合物)、味之素积层膜(ABF)、有机材料和无机材料中的至少一种，或者可以由绝缘聚合物(例如，环氧基聚合物)、味之素积层膜(ABF)、有机材料和无机材料中的至少一种形成。
外部端子105可以设置在封装基板100下方。例如，外部端子105可以设置在下凸块焊盘126上，下凸块焊盘126设置在封装基板100的底表面附近。例如，外部端子105可以安置在形成在保护层102中的凹槽中，并且可以耦接至下凸块焊盘126的底表面。外部端子105可以包括焊球或焊料凸块，并且根据外部端子105的种类或布置，半导体封装件可以具有球栅阵列(BGA)结构、精细球栅阵列(FBGA)结构或接点栅阵列(LGA)结构。
半导体芯片200可以设置在封装基板100上。半导体芯片200可以设置在封装基板100的顶表面上。半导体芯片200的集成电路可以包括射频集成电路(RF IC)。半导体芯片200可以电连接至将在下面描述的天线图案400，并且在此情况下，天线信号可以在各个方向上发射。在一些实施例中，半导体芯片200的集成电路可以包括多个电子组件。例如，集成电路还可以包括各种电子组件(例如，电力管理集成电路(PMIC)、调制解调器、收发器、功率放大模块(PAM)、频率滤波器或低噪声放大器(LNA))，这些电子组件用于驱动射频集成电路。在半导体芯片200中，包括射频集成电路和电子组件的集成电路可以将从其外部发送的数字信号(例如，基带信号等)转换成模拟信号(例如，高频信号等)，并且可以将转换后的信号输出到天线图案400。在一些实施例中，半导体芯片200可以包括存储器芯片、逻辑芯片或无源元件。半导体芯片200可以以面朝下的方式设置在封装基板100上。例如，半导体芯片200可以具有面向封装基板100的前表面和与前表面相对的后表面。在下文中，在本说明书中，前表面可以是半导体芯片的表面，其被称为有源表面，并且其上形成有集成器件或焊盘，后表面可以是半导体芯片的与前表面相对的另一表面。根据封装基板100和半导体芯片200的上述位置，半导体芯片200的底表面可以对应于半导体芯片200的前表面，半导体芯片200的顶表面可以对应于半导体芯片200的后表面。半导体芯片200可以由半导体材料(例如，硅(Si))形成或者包含半导体材料。
半导体芯片200可以包括设置在其底表面上的芯片焊盘210。芯片焊盘210可以电连接至半导体芯片200中的集成器件或集成电路。
半导体芯片200可以安装在封装基板100上。半导体芯片200可以以倒装芯片方式安装在封装基板100上。例如，半导体芯片200的前表面可以面向封装基板100。这里，芯片端子220可以设置在半导体芯片200的芯片焊盘210下方。半导体芯片200可以通过芯片端子220安装在封装基板100上。芯片端子220可以将半导体芯片200的芯片焊盘210连接至封装基板100的第一基板焊盘122。在一些实施例中，半导体芯片200可以以引线接合的方式安装在封装基板100上。例如，半导体芯片200可以以面朝上的方式设置在封装基板100上，使得芯片焊盘210安置在上层，并且在此情况下，半导体芯片200可以通过接合线电连接至封装基板100，接合线被设置为将芯片焊盘210连接至第一基板焊盘122。
图1示出了仅半导体芯片200安装在封装基板100上的示例，但是本发明构思不限于该示例。半导体芯片200可以通过第二基板焊盘124接收和发送天线输入/输出信号等。这里，在半导体芯片200包括诸如RF IC的天线器件的情况下，附加元件(例如，RF开关、滤波器、PAM和用于阻抗匹配的无源元件)中的至少一者可以安置在半导体芯片200与第二基板焊盘124之间的电路径上。例如，电连接至封装基板100的天线图案400可以通过RF开关、滤波器、无源元件和PAM连接至半导体芯片200。在一些实施例中，RF开关、滤波器、PAM和无源元件以及半导体芯片200可以安装在封装基板100上。在下文中，将参照图1的实施例进一步描述本发明的构思。
可以在封装基板100上设置有模制层300。模制层300可以覆盖封装基板100的顶表面。当在俯视图中观察时，模制层300可以被设置成围绕半导体芯片200。模制层300不仅可以覆盖半导体芯片200的侧表面，还可以覆盖半导体芯片200的顶表面(即，后表面)。即，半导体芯片200的顶表面不会被模制层300暴露到外部。模制层300可以填充封装基板100与半导体芯片200之间的空间。在封装基板100与半导体芯片200之间，模制层300可以围绕芯片端子220。在封装基板100上，模制层300可以覆盖第二基板焊盘124。模制层300可以具有与封装基板100基本相同的平面形状。例如，模制层300的每个侧表面300a可以与封装基板100的相应一个侧表面共面。在一些实施例中，模制层300的每个侧表面300a可以与封装基板100的相应侧表面垂直地对齐(参见图2)。模制层300可以由绝缘材料(例如，环氧模制料(EMC))形成或者包含绝缘材料。如在此使用的术语例如“相同的”、“相等的”、“平面的”、“平坦的”或“共平面的”几乎相同的，包括例如由于制造工艺可能发生的变化。术语“基本上”在本文中可用于强调这一含义，除非上下文或其他陈述另有说明。
模制层300可以具有形成在侧表面300a处的沟槽T。如图3和图4所示，沟槽T可以形成为从侧表面300a向模制层300的内部凹陷。沟槽T可以从封装基板100的顶表面(或者模制层300的底表面)在垂直方向上向模制层300的顶表面延伸，并且可以沿着垂直方向穿过模制层300的侧表面300a。
在图3的实施例中，每个沟槽T可以形成为将相应的一个第二基板焊盘124的顶表面暴露。例如，每个沟槽T可以安置在相应的一个第二基板焊盘124上。此外，当观察模制层300的顶表面时，沟槽T的平面形状可以是半圆形形状。然而，本发明构思不限于该示例，并且在一些实施例中，当在俯视图中观察时，沟槽T可以被设置为具有各种形状(例如，矩形)中的至少一种。
如图4所示，当在截面图中观察模制层300的侧表面300a时，每个沟槽T可以具有在垂直于封装基板100的方向上延伸的线形状。沟槽T可以与模制层300的转角300e间隔开，在转角300e处侧表面300a彼此相接。例如，沟槽T可以邻近侧表面300a的中心区域设置，或者设置在侧表面300a的中心区域与转角300e之间。
在一些实施例中，如图5所示，其中一些沟槽T(在下文中称为转角沟槽T-1)可以设置在模制层300的转角300e附近。例如，转角沟槽T-1可以与彼此相接的一对侧表面300a接触。当在俯视图中观察时，每个转角沟槽T-1可以具有圆形中的扇形形状，扇形形状的两条边平行于模制层300的侧表面300a。在此情况下，一些第二基板焊盘124可以设置在转角沟槽T-1下方，并且可以在封装基板100的与该一对侧表面300a相对应的一对侧表面附近暴露于外部。在一些实施例中，转角沟槽T-1可以形成在模制层300的转角300e处。例如，转角沟槽T-1中的每个转角沟槽可以形成在转角300e中的相应转角处。在下文中，将参照图3的实施例进一步描述本发明的构思。
进一步参照图1至图4，可以在模制层300上设置有天线图案400。天线图案400可以是平面天线阵列，其由设置在模制层300的顶表面上的多个贴片图案402组成。贴片图案402可以设置在模制层300的整个顶表面上，因此，天线图案400可以垂直地与半导体芯片200交叠。天线图案400的每个贴片图案402可以是贴片天线。例如，贴片图案402可以布置在模制层300的顶表面上，并且可以用于侧向辐射。如图3所示，贴片图案402可以周期性地排列以形成多行和多列。图3示出了九个贴片图案402布置在模制层300上的示例，但是本发明构思不限于该示例。根据期望的技术特征，贴片图案402的数量和布置可以不同地改变。模制层300的顶表面上的贴片图案402可以设置成与沟槽T间隔开。贴片图案402可以具有平面面积远大于横截面积的板状。然而，由天线图案400形成的天线的种类和形状不限于前述示例中的那些，并且天线图案400可以被提供为各种形状的天线。天线图案400可以被配置为向外部发射由从半导体芯片200发送的电信号产生的天线信号，或者接收外部信号。天线图案400可以由导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种形成或者包含导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种，但是本发明构思不限于该示例。
天线图案400可以具有天线导线404，用于电连接至各个贴片图案402。例如，如图3所示，贴片图案402中的每个贴片图案可以连接至天线导线404中的相应的天线导线，该天线导线从贴片图案402的一部分向与其相邻的模制层300的侧表面300a延伸。每个天线导线404可以从一个贴片图案402延伸到与其相邻的相应的一个沟槽T。例如，天线导线404可以是从一个贴片图案402延伸到相应的一个沟槽T的线形图案。然而，取决于贴片图案402和沟槽T的布置，天线导线404的平面形状不限于线形，并且可以改变为其他形状(例如，曲线形)。与模制层300的转角300e相邻的一个贴片图案402可以连接至一对天线导线404，这对天线导线404分别延伸到模制层300的两个不同的侧表面300a。作为示例，当贴片图案402被安置在由模制层300的彼此连接的第一侧表面和第二侧表面限定的模制层300的转角附近时，一对沟槽T可以分别形成在模制层300的第一侧表面和第二侧表面中，并且可以设置一对天线导线404分别从贴片图案402向该一对沟槽T延伸。然而，本发明构思不限于该示例，并且如果需要，贴片图案402可以连接至一个天线导线404或者两个或更多个天线导线404。在天线导线404连接至单个贴片图案402的情况下，天线导线404可以连接至相应的沟槽T。天线导线404可以由与贴片图案402相同的材料形成或者包含与贴片图案402相同的材料。例如，天线导线404可以由导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种形成或者包含导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种，但是本发明构思不限于该示例。天线导线404和与其相连接的贴片图案402可以构成单个物体。例如，贴片图案402和天线导线404可以由彼此相同的材料形成，并且在此情况下，在贴片图案402与天线导线404之间可以没有分界面。
在实施例中，如图5所示，在沟槽T包括设置在模制层300的转角300e附近的转角沟槽T-1的情况下，与模制层300的转角300e相邻的贴片图案402可以具有朝向转角沟槽T-1延伸的天线导线404-1。
参照图1至图4，可以在模制层300的侧表面300a上设置有连接端子450。每个连接端子450可以填充相应一个沟槽T。连接端子450的侧表面450a可以与模制层300的侧表面300a共面。例如，连接端子450的侧表面450a可以在模制层300的侧表面300a附近暴露于外部。在连接端子450中，可以没有从模制层300的侧表面300a突出的部分。连接端子450可以包含导电材料。例如，连接端子450可以由至少一种金属材料(例如，铜(Cu))形成或者包含至少一种金属材料(例如，铜(Cu))。
当在图3的俯视图中观察时，连接端子450可以具有与沟槽T相同的平面形状。例如，连接端子450可以具有半圆形平面形状。然而，本发明构思不限于该示例，并且当在俯视图中观察时，取决于沟槽T的平面形状，俯视图连接端子450可以被设置为具有各种形状中的至少一种(例如，矩形形状)。
当在图4的侧视图中观察时，连接端子450可以具有在垂直于封装基板100的方向上延伸的线形状。连接端子450可以沿着沟槽T延伸，并且可以耦接至封装基板100的第二基板焊盘124。例如，连接端子450的底端可以与第二基板焊盘124的顶表面接触。连接端子450可以朝着模制层300的顶表面延伸。这里，连接端子450的顶端可以延伸到高于模制层300的顶表面的高度水平，并且可以连接至与其相邻的天线导线404。天线图案400的贴片图案402可以通过天线导线404和连接端子450电连接至封装基板100。因此，天线图案400可以通过连接端子450和封装基板100连接至半导体芯片200或外部端子105。在用于驱动半导体芯片200和用于信号发送和接收的各种组件安装在封装基板100上的情况下，天线图案400可以通过连接端子450和封装基板100连接至这些组件和半导体芯片200。
此外，取决于沟槽T的布置，连接端子450可以被设置为与模制层300的转角300e间隔开。例如，连接端子450可以邻近模制层300的侧表面300a的中心区域设置，或者设置在侧表面300a的中心区域与转角300e之间。
在一些实施例中，连接端子450中的一些连接端子(例如，450-1)可以设置在模制层300的转角300e处，如图5所示。例如，每个连接端子450-1可以设置在模制层300的彼此相接的两个侧表面300a之间，并且可以与两个侧表面300a接触。当在俯视图中观察时，每个连接端子450-1可以具有扇形形状，扇形的两条边分别平行于模制层300的侧表面300a。在一个实施例中，扇形形状可以是圆形中的扇形形状。因此，每个连接端子450-1可以具有在模制层300的侧表面300a附近暴露于外部的侧表面，并且每个侧表面与模制层300的相应的一个侧表面300a共面。
根据本发明构思一些实施例，用于将天线图案400连接至封装基板100的连接端子450可以被设置为与天线图案400相邻。此外，当在俯视图中观察时，模制层300和封装基板100可以不设置在连接端子450的外部。因此，可以减小由模制层300和封装基板100占据的平面面积，从而减小半导体封装件的尺寸。
图6是示出根据本发明构思一些实施例的半导体封装件的截面图。图7是示出根据本发明构思一些实施例的半导体封装件的俯视图。图6是沿着图7的线C-C’截取的截面图。为了简明描述，先前参照图1至图5描述的元件可以用相同的附图标记来标识，而不重复其重复描述。下面将主要描述与图1至图5的实施例不同的技术特征。
参照图6和图7，半导体芯片200可以安装在封装基板100上。模制层300可以设置在封装基板100上。模制层300可以覆盖封装基板100的顶表面。
模制层300可以具有形成在模制层300的侧表面300a处的沟槽T。沟槽T可以是从模制层300的侧表面300a向模制层300的内部凹陷的空的空间。沟槽T可以从封装基板100的顶表面向模制层300的顶表面延伸，以垂直地穿过模制层300。每个沟槽T可以形成为暴露相应的一个第二基板焊盘124的顶表面。
可以在模制层300的侧表面300a上设置有连接端子450’。每个连接端子450’可以设置为填充相应的一个沟槽T。连接端子450’的侧表面可以与模制层300的侧表面300a共面。连接端子450’可以没有从模制层300的侧表面300a突出的部分。
当在侧视图中观察时，连接端子450’可以具有在垂直于封装基板100的方向上延伸的线形。连接端子450’可以沿着沟槽T延伸，并且可以耦接至封装基板100的第二基板焊盘124。连接端子450’可以朝着模制层300的顶表面延伸。这里，连接端子450’的顶表面可以与模制层300的顶表面共面。
可以在模制层300上设置有天线图案400’。天线图案400’可以是平面天线阵列，其由设置在模制层300的顶表面上的多个贴片图案402’组成。贴片图案402’可以设置在模制层300的整个顶表面上，因此，天线图案400’可以与半导体芯片200垂直地交叠。天线图案400’的每个贴片图案402’可以是贴片天线。贴片图案402’可以设置在连接端子450’上。例如，每个贴片图案402’可以覆盖相应一个连接端子450’。贴片图案402’可以直接连接至连接端子450’。天线图案400’的贴片图案402’可以通过连接端子450’电连接至封装基板100。
图8是示出根据本发明构思一些实施例的半导体封装件的截面图。
参照图8，可以设置有封装基板100。封装基板100可以是再分布基板。封装基板100可以包括彼此顺序堆叠的两个或更多个基板互连层。每个基板互连层可以包括基板绝缘图案110和设置在基板绝缘图案110中的基板互连图案120。一个基板互连层的基板互连图案120可以电连接至另一个基板互连层的基板互连图案120。
基板互连图案120可以设置在基板绝缘图案110中。基板互连图案120可以具有镶嵌结构。例如，基板互连图案120可以包括连接以形成单个物体的头部和尾部。基板互连图案120的一部分可以具有字母“T”的倒置形状。在每个基板互连层中，基板互连图案120的头部可以埋在基板绝缘图案110的上部，并且基板互连图案120的头部的顶表面可以在基板绝缘图案110的顶表面附近暴露于基板绝缘图案110的外部。在每个基板互连层中，基板互连图案120的尾部可以从头部的顶表面延伸，以穿透其上的另一个基板互连层的基板绝缘图案110，并且可以耦接至另一个基板互连图案120的头部。第一基板焊盘122和第二基板焊盘124可以设置在最上面的一个基板互连层的基板绝缘图案110中。最上面的一个基板互连图案120的尾部可以耦接至第一基板焊盘122或第二基板焊盘124的底表面。最下面的一个基板互连图案120的头部可以对应于下凸块焊盘126，下凸块焊盘126用于将外部端子105附接到封装基板100。
半导体芯片200可以设置在封装基板100上。半导体芯片200可以设置在封装基板100的顶表面上。半导体芯片200可以安装在封装基板100上。例如，半导体芯片200的前表面可以面向封装基板100。半导体芯片200的前表面可以与封装基板100的顶表面接触。这里，半导体芯片200的芯片焊盘210可以与封装基板100的第一基板焊盘122直接接触。
图9是示出根据本发明构思一些实施例的半导体封装件的截面图。
参照图9，可以在模制层300上设置有介电层500。介电层500可以由聚合物材料形成或者包含聚合物材料。介电层500可以包括绝缘聚合物或光成像电介质(PID)。例如，光成像电介质可以由光成像聚酰亚胺、聚苯并噁唑(PBO)、苯酚基聚合物或苯并环丁烯基聚合物中的至少一种形成或包含其中的至少一种。
可以设置有不仅穿过模制层300的侧表面而且穿过介电层500的侧表面的沟槽T。例如，沟槽T可以从第二基板焊盘124的顶表面延伸到介电层500的顶表面的高度水平，并且可以穿过模制层300和介电层500。
可以在介电层500上设置有天线图案400。天线图案400可以是由设置在介电层500的顶表面上的多个贴片图案402组成的平面天线阵列。
可以在模制层300的侧表面和介电层500的侧表面上设置有连接端子450。每个连接端子450可以填充相应的一个沟槽T。当在侧视图中观察时，连接端子450可以具有在垂直于封装基板100的方向上延伸的线形。连接端子450可以沿着沟槽T延伸，并且可以耦接至封装基板100的第二基板焊盘124。例如，连接端子450的底端可以与第二基板焊盘124的顶表面接触。连接端子450可以朝着介电层500的顶表面延伸。例如，连接端子450可以从第二基板焊盘124的顶表面延伸，并且可以穿过模制层300和介电层500。这里，连接端子450的顶端可以从介电层500的顶表面向上突出，并且可以连接至与其相邻的天线导线404。天线图案400的贴片图案402可以通过天线导线404和连接端子450电连接至封装基板100。
根据本发明构思一些实施例，用于调节介电常数的介电层500可以设置在天线图案400与半导体芯片200之间或者天线图案400与封装基板100之间。例如，天线图案400与半导体芯片200之间或者天线图案和封装基板100之间的介电层500可以具有减小的介电常数，从而减小天线图案400与半导体芯片200之间或者天线图案400与封装基板100之间的寄生电容。这可以改善半导体封装件的电特性。此外，通过改变用于介电层500的材料，可以减小天线图案400与半导体芯片200之间或者天线图案400与封装基板100之间的距离，从而减小半导体封装件的尺寸。例如，利用模制层300的上表面上的介电层500，可以减小模制层300的厚度，从而减小半导体封装件的高度，或者天线图案400的引入不会影响半导体封装件的高度。
图10至图18和图23是示出根据本发明构思一些实施例的制造半导体封装件的方法的示图。图10至图12、图14、图16和图18是示出制造半导体封装件的方法的截面图，而图13、图15和图17是俯视图，其中每个俯视图示出了从上层观察的图12、图14和图16的结构。图23是根据本发明构思一些实施例的制造半导体封装件的方法的流程图。
参照图10，可以设置有载体基板900。载体基板900可以是由玻璃或聚合物形成或包含玻璃或聚合物的绝缘基板，或者是由金属材料形成或包含金属材料的导电基板。可以在载体基板900的顶表面上设置粘合构件。例如，粘合构件可以包括或者可以是胶带。载体基板900可以具有由锯线SL限定的器件区域DR，并且这里，每个器件区域DR可以对应于单个半导体封装件的区域。例如，每个半导体封装件可以形成在相应的一个器件区域DR上，并且器件区域DR可以通过锯线SL彼此间隔开。
可以在载体基板900上形成基板绝缘图案110。可以通过在载体基板900上涂覆绝缘材料并固化绝缘材料来形成基板绝缘图案110。基板绝缘图案110可以覆盖载体基板900的顶表面。绝缘材料可以包含光成像绝缘材料(PID)或者可以是光成像绝缘材料(PID)。
基板绝缘图案110可以被图案化以形成开口。开口可以形成以暴露载体基板900的顶表面。每个开口可以限定将形成基板互连图案120的尾部的区域。
基板互连图案120可以形成在基板绝缘图案110上。例如，基板互连图案120的形成可以包括在基板绝缘图案110的顶表面上形成种子/阻挡层，在种子/阻挡层上形成掩模图案，以及使用通过掩模图案暴露的种子/阻挡层作为种子层来执行电镀工艺。接下来，可以去除掩模图案及其下的种子/阻挡层。
通过上述工艺形成的基板绝缘图案110和基板互连图案120可以构成基板互连层。可以重复形成基板互连层的工艺以形成其中基板互连层彼此堆叠的封装基板100。最上面的一个基板互连层的基板互连图案120可以包括封装基板100的第一基板焊盘122和多个初步第二基板焊盘124P。在稍后将描述的步骤S600的切单工艺之后，多个初步第二基板焊盘124P可以被切割成封装基板100的第二基板焊盘124。最下面一个基板互连层的基板互连图案120可以对应于下凸块焊盘126。
第一基板焊盘122可以形成在每个器件区域DR的中心区域上。初步第二基板焊盘124P可以形成在锯线SL附近。更详细地，设置在相邻的器件区域DR上的初步第二基板焊盘124P可以形成为穿过锯线SL，并且可以彼此连接。例如，初步第二基板焊盘124P可以通过锯线SL从一个器件区域DR延伸到另一个器件区域DR。即，当在俯视图中观察时，每个初步第二基板焊盘124P可以形成为不仅与相邻的一对器件区域DR交叠，而且与相邻的一对器件区域DR之间的边界交叠，锯线SL可以被定义为相邻的一对器件区域DR之间的区域，以穿过多个初步第二基板焊盘124P中每一者的一部分(例如，中心)。
参照图11，可以设置有半导体芯片200。半导体芯片200可以与参照图1至图4描述的半导体芯片相同或相似。例如，半导体芯片200可以包括芯片焊盘210，芯片焊盘210设置在半导体芯片200的有源表面上并连接至半导体芯片200的集成电路。
在步骤S100中，可以在封装基板100上安装半导体芯片200。例如，可以在半导体芯片200的芯片焊盘210上设置有芯片端子220。半导体芯片200可以对齐，使得芯片端子220被安置在封装基板100的第一基板焊盘122上，并且可以执行回流工艺以将芯片端子220连接至第一基板焊盘122。
在步骤S200中，可以在封装基板100上形成模制层300。例如，可以在封装基板100的顶表面上形成模制材料，以封装半导体芯片200。模制层300可以通过硬化模制材料来形成。模制层300可以覆盖半导体芯片200的侧表面和顶表面。
参照图12和图13，可以在模制层300的顶表面上形成初步天线图案400P。例如，可以通过在模制层300的顶表面上形成导电层并图案化该导电层来形成初步天线图案400P。在一些实施例中，初步天线图案400P可以包括通过图案化导电层而形成的贴片图案402和初步天线导线404P。可以在半导体芯片200上形成天线图案400。例如，贴片图案402可以形成在器件区域DR上。初步天线导线404P可以形成在初步第二基板焊盘124P上。在一些实施例中，每个初步天线导线404P可以与对应的初步第二基板焊盘124P交叠。根据初步第二基板焊盘124P的位置，初步天线导线404P可以位于锯线SL上。在一些实施例中，初步第二基板焊盘124P和初步天线导线404P可以沿着锯线SL布置。这里，初步天线导线404P可以将贴片图案402彼此连接，贴片图案402设置在由其间的锯线SL彼此间隔开的一对器件区域DR上。即，初步天线导线404P可以将贴片图案402彼此连接，贴片图案402通过介于其间的锯线SL彼此间隔开。初步天线导线404P可以设置在相邻的一对器件区域DR之间的边界上，以将该一对器件区域DR上的贴片图案402彼此连接，并且锯线SL可以被定义为该一对器件区域DR之间的区域，以穿过天线导线404。在形成孔h的工艺中，每个初步天线导线404P可以被切割成天线导线404，这将参照步骤S400进行描述。在一些实施例中，天线导线404可以不设置在锯线SL上。
参照图14和图15，在步骤S400中，可以在模制层300和初步天线导线404P中形成孔h。例如，孔h的形成可以包括在模制层300和初步天线图案400P上形成掩模图案，使用该掩模图案作为蚀刻掩模来蚀刻初步天线导线404P，然后再次使用该掩模图案作为蚀刻掩模来蚀刻模制层300。孔h可以形成在彼此相邻的半导体芯片200之间。例如，孔h可以形成在彼此相邻的半导体芯片200的相对侧表面之间。孔h可以形成在贴片图案402之间，贴片图案402彼此相邻并且锯线SL介于其之间。这里，孔h可以设置在锯线SL上，并且孔h的宽度可以大于锯线SL的宽度。因此，锯线SL可以形成为穿过每个孔h。孔h可以是穿透孔，其被形成为从顶部到底部垂直地穿透初步天线导线404P和模制层300。例如，孔h可以形成为穿透初步天线导线404P和模制层300，并暴露初步第二基板焊盘124P的顶表面124b。在一些实施例中，孔h可以穿透初步天线导线404P以形成天线导线404，如参照图1至图4所述。在一些实施例中，孔h可以将每个初步天线导线404P切割成两个天线导线404，这两个天线导线404分别设置在两个相邻的器件区域DR中。类似于图9的实施例，可以在模制层300上形成介电层500，并且在此情况下，孔h可以形成为穿透介电层500和模制层300。
参照图16和图17，在步骤S500中，可以在孔h中形成导电层452。例如，可以执行电镀工艺以用导电材料填充孔h。导电层452可以与孔h中的初步第二基板焊盘124P的顶表面124b接触。导电层452的顶表面可以位于比模制层300的顶表面高的高度水平。因此，导电层452可以与天线导线404的侧表面接触，该侧表面由孔h的内侧表面限定。即，初步天线图案400P的贴片图案402可以通过天线导线404和导电层452连接至初步第二基板焊盘124P。导电层452可以是将在后续工艺(例如，步骤S600的切单工艺)中用作连接端子450的导电图案。
根据本发明构思的实施例，在形成孔h之后，可以通过用导电材料填充孔h来形成导电层452。在形成导电层452时，半导体芯片200和封装基板100除了初步第二基板焊盘124P之外的剩余区域可以不暴露于外部，因为其被模制层300封装。因此，可以防止封装基板100和半导体芯片200在形成导电层452的电镀工艺或后续工艺中被污染，从而降低半导体封装件制造工艺中的故障率。
参照图18，在步骤S600中，可以在封装基板100上执行切单工艺，以将半导体封装件彼此分离。例如，可以沿着锯线SL进行锯切工艺。锯线SL可以被定义为器件区域DR之间的区域，并且穿过封装基板100、模制层300、初步第二基板焊盘124P和导电层452。在一些实施例中，锯线SL可以进一步穿过天线导线404。位于锯线SL上的封装基板100、模制层300、初步第二基板焊盘124P和导电层452可以通过锯切工艺被切割。在一些实施例中，天线导线404可以位于锯线SL上，并且可以通过锯切工艺被切割。导电层452通过锯切工艺切割过的部分可以对应于参照图1至图4描述的连接端子450。例如，在步骤S600的锯切工艺中，导电层452可以被切割为连接端子450。通过锯切工艺划分的孔h的部分可以对应于参照图1至图4描述的沟槽T。如参照图1至图4所述，初步第二基板焊盘124P可以被切割成第二基板焊盘124。因此，在每个半导体封装件中，封装基板100的侧表面、模制层300的侧表面、第二基板焊盘124的侧表面和连接端子450的侧表面可以位于基本平坦的平面上。即，在每个半导体封装件中，封装基板100的侧表面、模制层300的侧表面、第二基板焊盘124的侧表面和连接端子450的侧表面可以彼此共面，以形成基本平坦的平面。例如，在每个半导体封装件中，封装基板100的侧表面、模制层300的侧表面、第二基板焊盘124的侧表面和连接端子450的侧表面可以彼此垂直地对齐以形成基本平坦的平面。由于导电层452通过锯切工艺被分成两个连接端子450，所以单个导电层452可以用于同时形成彼此相邻的半导体封装件的连接端子450。
根据本发明构思一些实施例，封装基板100和模制层300可以通过切单或锯切工艺来切割，该工艺在半导体封装件制造工艺中执行一次。此外，图案化导电层452以形成连接端子450的工艺可以使用切单工艺或锯切工艺来执行。这使得简化半导体封装件制造工艺成为可能。
参照图1，可以移除载体基板900以暴露封装基板100的底表面。可以在封装基板100的底表面上形成保护层102。保护层102可以被图案化以暴露封装基板100的下凸块焊盘126，然后，可以在下凸块焊盘126上形成外部端子105。作为前述制造工艺的结果，半导体封装件可以被制造成具有图1的结构。
图19和图20是示出根据本发明构思一些实施例的制造半导体封装件的方法的俯视图。
参照图19，可以在图11的结构上(例如，在模制层300的顶表面上)形成天线图案400。例如，可以在模制层300的顶表面上形成导电层，并且该导电层可以被图案化以形成天线图案400的贴片图案402和初步天线导线404P。贴片图案402可以形成在器件区域DR上。初步天线导线404P可以形成在初步第二基板焊盘124P上。初步天线导线404P可以将贴片图案402彼此连接，该贴片图案402彼此间隔开且锯线SL介于其间。
初步天线导线404P可以包括初步导线和初步转角导线，初步导线将被孔h切割成导线404-2，初步转角导线将被孔h-1切割成转角导线404-1。转角导线404-1与器件区域DR的转角相邻，并且每个初步转角导线可以将四个贴片图案402彼此连接，该四个贴片图案402布置在围绕锯线SL的交叉点布置的四个器件区域DR中。当在俯视图中观察时，连接四个贴片图案402的初步转角导线可以具有十字形。即，初步转角导线可以设置在四个相邻的器件区域DR之间的边界上，以将四个器件区域DR中的贴片图案402彼此连接，并且这里，一对锯线SL可以设置在四个器件区域DR之间，以穿过相应一个初步转角导线。
孔h可以形成为穿透模制层300和初步导线。例如，孔h的形成可以包括在模制层300上形成掩模图案和初步天线图案，使用掩模图案作为蚀刻掩模蚀刻初步导线以形成导线404-2，然后再次使用掩模图案作为蚀刻掩模蚀刻模制层300。每个孔h可以形成在彼此相邻并且有锯线SL介于两者之间的一对器件区域DR之间和彼此相邻并且有锯线SL介于两者之间的一对贴片图案402之间。这里，多个孔h可以形成在锯线SL上，并且孔h的宽度可以大于锯线SL的宽度。因此，当在截面图中观察时，锯线SL可以形成为水平地穿过孔h。此外，孔h可以形成为垂直地穿透初步导线和模制层300，并暴露初步第二基板焊盘124P的顶表面。
孔h可以包括与器件区域DR的转角相邻的转角孔h-1，并且每个转角孔h-1可以形成在四个贴片图案402中的区域，四个贴片图案402设置在围绕锯线SL的交叉点布置的四个器件区域DR中。这里，每个转角孔h-1可以位于锯线SL的交叉点上，并且这里，转角孔h-1的宽度可以大于锯线SL的宽度。转角孔h-1的宽度可以大于除了转角孔h-1之外的其余孔h的宽度。
参照图20，导电层452和452-1可以分别形成在孔h和h-1中。例如，可以执行电镀工艺以用导电材料填充孔h和h-1。导电层452和452-1可以与孔h和h-1中的初步第二基板焊盘124P的顶表面接触。导电层452和452-1的顶表面可以位于比模制层300的顶表面高的高度水平。因此，导电层452和452-1可以分别与天线导线404-2和404-1的侧表面接触，天线导线404-2和404-1的侧表面分别由孔h和h-1的内侧表面限定。即，天线图案400的贴片图案402可以通过天线导线404-2和404-1以及导电层452和452-1连接至初步第二基板焊盘124P。导电层452和452-1可以是在后续工艺(例如，切单工艺)中分别用作连接端子450和450-1的导电图案。
可以在封装基板100上执行切单工艺，以形成彼此分离的半导体封装件。例如，可以沿着锯线SL进行锯切工艺。锯线SL可以被定义为器件区域DR之间的区域，并且穿过封装基板100、模制层300、初步第二基板焊盘124P和导电层452。位于锯线SL上的封装基板100、模制层300、第二基板焊盘124以及导电层452和452-1可以通过锯切工艺被切割。导电层452和452-1通过锯切工艺切割过的部分可以对应于参照图5描述的连接端子450和450-1。孔h和h-1通过锯切工艺切割过的部分可以分别对应于参照图5描述的沟槽T和T-1。在一些实施例中，由于导电层452可以通过锯切工艺分成两个连接端子450，因此，单个导电层452可以用于同时形成彼此相邻的半导体封装件的连接端子450。由于转角孔h-1中的导电层452可以通过锯切工艺分成四个连接端子450-1，因此，单个导电层452可以用于同时形成彼此相邻的四个半导体封装件的连接端子450-1。
此后，可以执行参照图1描述的工艺。例如，可以移除载体基板900，可以在封装基板100的底表面上形成保护层102，可以图案化保护层102以暴露封装基板100的下凸块焊盘126，并且可以在下凸块焊盘126上形成外部端子105。作为前述制造工艺的结果，半导体封装件可以被制造成具有图5的结构。
图21和22是示出根据本发明构思一些实施例的制造半导体封装件的方法的俯视图。可以执行参照图21和图22描述的方法来制造图6和图7的具有连接端子450’和贴片图案402’的半导体封装件。
参照图6和图21，可以在图11的结构中的模制层300中形成孔h。例如，孔h的形成可以包括在模制层300上形成掩模图案，并使用该掩模图案作为蚀刻掩模来蚀刻模制层300。孔h可以形成在彼此相邻的半导体芯片200之间。例如，孔h可以形成在彼此相邻的半导体芯片200的相对侧表面之间。在一些实施例中，每个孔h可以形成在彼此相邻的四个半导体芯片200的相对转角之间，类似于参照图19描述的实施例。这里，孔h可以位于锯线SL上，并且孔h的宽度可以大于锯线SL的宽度。因此，锯线SL可以形成为穿过孔h。孔h可以形成为垂直地穿透模制层300并暴露初步第二基板焊盘124P的顶表面124b。
参照图22，可以在孔h中形成导电层452’。例如，可以执行电镀工艺以用导电材料填充孔h。导电层452’可以与孔h中的初步第二基板焊盘124P的顶表面124b接触。导电层452’的顶表面可以位于等于或高于模制层300的顶表面的高度水平。
可以在模制层300的顶表面上形成天线图案。例如，可以通过在模制层300的顶表面上形成导电层并图案化该导电层来形成天线图案。在一些实施例中，可以通过图案化导电层来形成多个初步贴片图案402p’。初步贴片图案402p’可以形成在器件区域DR上，并且可以通过锯线SL从一个器件区域DR延伸到另一个器件区域DR。这里，每个初步贴片图案402p’可以覆盖相应一个导电层452’。即，初步贴片图案402p’可以从锯线SL的导电层452’的顶表面上的区域延伸到与锯线SL相邻的两个器件区域DR中的另一个区域。因此，导电层452’的顶表面可以被初步贴片图案402p’覆盖，并且可以不暴露于外部。初步贴片图案402p’可以与形成在孔h中的导电层452’的顶表面接触。即，初步贴片图案402p’可以通过导电层452’连接至初步第二基板焊盘124P。
可以与参照图18描述的方式基本相同的方式执行后续工艺。例如，可以在封装基板100上执行切单工艺以形成彼此分离的半导体封装件。例如，可以沿着锯线SL进行锯切工艺。可以执行锯切工艺以切割位于锯线SL上的封装基板100、模制层300、初步第二基板焊盘124P、导电层452’和初步贴片图案402p’。如图6所示，初步贴片图案402p’可以被切割成贴片图案402’，初步第二基板焊盘124P可以被切割成第二基板焊盘124。导电层452’通过锯切工艺切割过的部分可以对应于连接端子450’。在每个半导体封装件中，封装基板100的侧表面、模制层300的侧表面、第二基板焊盘124的侧表面、连接端子的侧表面和贴片图案402’的侧表面可以彼此共面，以形成基本平坦的平面。
此后，可以执行参照图1描述的工艺。例如，可以移除载体基板900，可以在封装基板100的底表面上形成保护层102，可以图案化保护层102以暴露封装基板100的下凸块焊盘126，并且可以在下凸块焊盘126上形成外部端子105。作为前述制造工艺的结果，半导体封装件可以被制造成具有图6和图7的结构。
根据本发明构思一些实施例，半导体封装件可以包括连接端子，连接端子设置在天线图案附近，以将天线图案连接至封装基板。当在俯视图中观察时，模制层和封装基板可以不设置在连接端子的外部。因此，可以减小由模制层和封装基板占据的平面面积，从而减小半导体封装件的尺寸。在一些实施例中，连接端子可以形成在模制层的凹陷区域(例如，沟槽)中，而不增加半导体封装件的尺寸。凹陷区域可以形成在模制层的侧表面或模制层的转角处。由于连接端子形成在模制层的外围，所以连接端子的这种布置不会影响半导体封装件的其他连接。
此外，根据本发明构思一些实施例，介电层可以用于减小天线图案和与导体芯片或封装基板之间的寄生电容，并且在此情况下，根据介电层的材料，可以将天线图案与半导体芯片或封装基板之间的距离保持在较小值。例如，利用模制层300的上表面上的介电层500，可以减小模制层300的厚度，从而减小半导体封装件的高度，或者天线图案的引入不会影响半导体封装件的高度。结果，可以实现具有改善的电特性和小尺寸的半导体封装件。
根据本发明构思一些实施例，在形成导电层之前，半导体芯片和封装基板的除基板焊盘之外的其他部分可以埋在模制层中，因此，可以防止封装基板和半导体芯片被后续工艺(例如，形成导电层的电镀工艺)污染，从而降低半导体封装件制造工艺中的故障率。此外，封装基板和模制层可以通过锯切工艺来切割，锯切工艺在半导体封装件制造工艺中执行一次，并且可以使用锯切工艺来执行图案化导电层以形成由相邻封装件共享的连接端子的工艺。这使得简化半导体封装件制造工艺成为可能。
虽然已经具体示出和描述了本发明构思的示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可以对其进行形式和细节上的变化。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
封装基板；
半导体芯片，所述半导体芯片位于所述封装基板上；
模制层，所述模制层位于所述封装基板上以覆盖所述半导体芯片，其中，所述模制层具有第一侧表面和设置在所述第一侧表面处的第一沟槽，并且其中，所述第一沟槽从所述模制层的顶表面向所述模制层的底表面延伸；
天线图案，所述天线图案位于所述模制层上；以及
第一连接端子，所述第一连接端子填充所述第一沟槽，
其中，所述天线图案通过所述第一连接端子电连接至所述封装基板。
2.根据权利要求1所述的半导体封装件，
其中，所述第一连接端子具有侧表面，所述模制层的所述第一侧表面暴露所述第一连接端子的所述侧表面，并且
其中，所述第一连接端子的所述侧表面与所述模制层的所述第一侧表面共面。
3.根据权利要求1所述的半导体封装件，
其中，当在俯视图中观察时，所述第一沟槽设置在所述模制层的所述第一侧表面的中心区域。
4.根据权利要求3所述的半导体封装件，
其中，当在俯视图中观察时，所述第一连接端子的顶表面具有半圆形形状。
5.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
基板焊盘，所述基板焊盘位于所述封装基板的顶表面上，并且耦接至所述第一连接端子，并且
其中，所述基板焊盘的侧表面与所述封装基板的侧表面垂直地对齐。
6.根据权利要求5所述的半导体封装件，
其中，所述第一沟槽暴露所述基板焊盘的顶表面。
7.根据权利要求5所述的半导体封装件，
其中，所述第一连接端子连接至所述基板焊盘的顶表面。
8.根据权利要求1所述的半导体封装件，
其中，所述模制层还包括与所述第一侧表面相邻的第二侧表面，
其中，所述模制层的所述第一侧表面和所述第二侧表面中的每一者与所述封装基板的两个相邻侧表面中的相应的侧表面共面。
9.根据权利要求1所述的半导体封装件，
其中，所述第一沟槽还设置在与所述模制层的所述第一侧表面相邻的所述模制层的第二侧表面处，
其中，所述第一连接端子具有第一侧表面和第二侧表面，所述第一连接端子的第一侧表面和第二侧表面分别连接至所述模制层的所述第一侧表面和所述第二侧表面，并且
其中，所述第一连接端子的第一侧表面和第二侧表面分别与所述模制层的所述第一侧表面和所述第二侧表面共面。
10.根据权利要求9所述的半导体封装件，
其中，当在俯视图中观察时，所述第一连接端子的顶表面具有圆形中的扇形形状。
11.根据权利要求1所述的半导体封装件，
其中，所述模制层具有第三侧表面和设置在所述第三侧表面处的第二沟槽，
其中，所述第二沟槽具有从所述模制层的顶表面向所述模制层的底表面延伸的线形形状，并且
其中，所述天线图案通过填充所述第二沟槽的第二连接端子电连接至所述封装基板。
12.一种半导体封装件，所述半导体封装件包括：
封装基板，所述封装基板设置有基板焊盘；
半导体芯片，所述半导体芯片位于所述封装基板上；
模制层，所述模制层位于所述封装基板上以覆盖所述半导体芯片；
天线图案，所述天线图案位于所述模制层上；以及
连接端子，所述连接端子沿着所述模制层的第一侧表面向所述封装基板延伸，并将所述天线图案连接至所述基板焊盘，
其中，所述基板焊盘包括第一侧表面，所述基板焊盘的第一侧表面与所述模制层的所述第一侧表面垂直地对齐。
13.根据权利要求12所述的半导体封装件，
其中，所述模制层具有设置在所述第一侧表面处的沟槽，
其中，所述沟槽具有垂直地穿透所述模制层的线形形状，并且
其中，所述连接端子填充所述沟槽。
14.根据权利要求13所述的半导体封装件，
其中，所述连接端子具有侧表面，
其中，所述模制层的所述第一侧表面连接至所述连接端子的所述侧表面，并且
其中，所述连接端子的所述侧表面与所述模制层的所述第一侧表面共面。
15.根据权利要求13所述的半导体封装件，
其中，所述沟槽暴露所述基板焊盘的顶表面，并且
其中，所述连接端子连接至所述基板焊盘的顶表面。
16.根据权利要求12所述的半导体封装件，
其中，当在俯视图中观察时，所述连接端子的顶表面具有圆形中的扇形形状或半圆形形状。
17.根据权利要求12所述的半导体封装件，
其中，所述模制层还包括与所述模制层的所述第一侧表面相邻的第二侧表面，
其中，所述连接端子安置在所述模制层的所述第一侧表面与所述模制层的所述第二侧表面之间，
其中，所述封装基板的侧表面与所述模制层的所述第二侧表面共面，并且
其中，所述基板焊盘还包括第二侧表面，所述基板焊盘的第二侧表面与所述模制层的所述第二侧表面垂直地对齐。
18.根据权利要求17所述的半导体封装件，
其中，所述连接端子具有第一侧表面和第二侧表面，所述连接端子的第一侧表面和第二侧表面分别连接至所述模制层的所述第一侧表面和所述第二侧表面，并且
其中，所述连接端子的第一侧表面和第二侧表面分别与所述模制层的所述第一侧表面和所述第二侧表面共面。
19.一种制造半导体封装件的方法，所述制造半导体封装件的方法包括：
在设置有多个初步基板焊盘的封装基板上安装多个半导体芯片；
在所述封装基板上形成模制层以覆盖所述多个半导体芯片和所述多个初步基板焊盘；
在所述模制层上形成与所述多个初步基板焊盘交叠的初步天线图案；
形成多个穿透孔以垂直地穿透所述模制层，从而分别暴露所述封装基板的所述多个初步基板焊盘；
用导电材料填充所述多个穿透孔中的每一者，以形成分别连接至所述多个初步基板焊盘的多个初步连接端子；以及
对所述模制层和所述封装基板执行切单工艺以形成多个半导体封装件，
其中，在所述解离工艺期间，所述多个初步连接端子和所述多个初步基板焊盘分别被切割成多个连接端子和多个基板焊盘，使得所述多个半导体封装件中的每个半导体封装件具有所述多个连接端子中的至少一个连接端子和所述多个基板焊盘中的至少一个基板焊盘。
20.根据权利要求19所述的方法，
其中，所述切单工艺沿着锯线执行，所述多个初步基板焊盘和填充有所述多个初步连接端子的所述多个穿透孔沿着所述锯线对齐，并且
其中，所述封装基板、所述模制层、所述多个初步基板焊盘和所述多个初步连接端子在所述切单工艺中一起被切割。
CN202211085024.2A 2021-11-11 2022-09-06 半导体封装件及其制造方法 Pending CN116110895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210154740A KR20230068687A (ko) 2021-11-11 2021-11-11 반도체 패키지 및 그 제조 방법
KR10-2021-0154740 2021-11-11

Publications (1)

Publication Number Publication Date
CN116110895A true CN116110895A (zh) 2023-05-12

Family

ID=86229465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211085024.2A Pending CN116110895A (zh) 2021-11-11 2022-09-06 半导体封装件及其制造方法

Country Status (3)

Country Link
US (1) US20230142196A1 (zh)
KR (1) KR20230068687A (zh)
CN (1) CN116110895A (zh)

Also Published As

Publication number Publication date
US20230142196A1 (en) 2023-05-11
KR20230068687A (ko) 2023-05-18

Similar Documents

Publication Publication Date Title
CN110034106B (zh) 封装结构及其制造方法
US9177901B2 (en) Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8557639B2 (en) Apparatus for thermally enhanced semiconductor package
US20120244661A9 (en) Method of Fabricating Semiconductor Die with Through-Hole Via on Saw Streets and Through-Hole Via in Active Area of Die
KR20230165165A (ko) 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
TWI723885B (zh) 半導體封裝
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
US20230187409A1 (en) Multi-chip package and manufacturing method thereof
US20220181248A1 (en) Package structure and method of manufacturing the same
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
CN113380768B (zh) 芯片封装结构及其制造方法
KR20210057853A (ko) 반도체 패키지 및 그 제조 방법
CN110021572B (zh) 堆叠式封装结构及其制造方法
US20240055394A1 (en) Semiconductor package
US20230343720A1 (en) Semiconductor Device and Method of Integrating RF Antenna Interposer with Semiconductor Package
CN112652608A (zh) 多芯片封装件及其制造方法
US20230142196A1 (en) Semiconductor package and method of fabricating the same
CN113571496A (zh) 多芯片封装件及其制造方法
US11887965B2 (en) Semiconductor package
CN115295424B (zh) 使用多个槽线来引导激光而在emi屏蔽层中形成槽的方法和半导体器件
CN113140539B (zh) 半导体器件和使用接合线的区划屏蔽的方法
TW202349643A (zh) 半導體裝置及使用晶粒上薄膜材料之選擇性屏蔽的方法
TW202129903A (zh) 使用接合線的分段屏蔽之半導體裝置及方法
KR20240044030A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication