CN116110882A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN116110882A
CN116110882A CN202310389630.1A CN202310389630A CN116110882A CN 116110882 A CN116110882 A CN 116110882A CN 202310389630 A CN202310389630 A CN 202310389630A CN 116110882 A CN116110882 A CN 116110882A
Authority
CN
China
Prior art keywords
power
transistor
region
semiconductor structure
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310389630.1A
Other languages
English (en)
Other versions
CN116110882B (zh
Inventor
徐静
石小庆
王晓磊
杨国琴
万利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310389630.1A priority Critical patent/CN116110882B/zh
Publication of CN116110882A publication Critical patent/CN116110882A/zh
Application granted granted Critical
Publication of CN116110882B publication Critical patent/CN116110882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例提供一种半导体结构，半导体结构包括：标准单元，标准单元包括有源区，有源区包括沿第一方向延伸且沿第二方向排布的源区和漏区；位于标准单元上方的第一导电层，第一导电层包括沿第一方向排布且沿第二方向延伸的多条电源线以及多条信号线，其中，一源区或者一漏区与多条电源线中的至少两条电源线电连接。本公开实施例至少有利于提升半导体结构的电学性能。

Description

半导体结构
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种半导体结构。
背景技术
半导体集成电路可以基于数字标准单元库中的标准单元来设计。具体而言，标准单元库包含半导体集成电路设计中所需的基本逻辑单元及一些功能单元，如基本门电路、多路开关、触发器、全加器、编码器等。设计时将所需标准单元从数字标准单元库中调出，按照电路设计结果对标准单元进行排列，并对与标准单元相连接的导电层进行设计，得到所需的芯片版图，进而根据芯片版图制造所需的半导体结构。
在半导体集成电路的设计过程中，标准单元以及导电层设计会对半导体结构的性能产生影响。
发明内容
本公开实施例提供一种半导体结构，至少有利于提升半导体结构的电学性能。
本公开实施例提供的半导体结构包括：标准单元，标准单元包括有源区，有源区包括沿第一方向延伸且沿第二方向排布的源区和漏区；位于标准单元上方的第一导电层，第一导电层包括沿第二方向延伸的多条电源线以及多条信号线，其中，一源区或者一漏区与多条电源线中的至少两条电源线电连接。
在一些实施例中，沿第一方向上，多条电源线中的每条电源线的宽度与多条信号线中的每条信号线的宽度相同。
在一些实施例中，还包括：沿第一方向延伸的多个导电结构，多个导电结构中的每个导电结构位于源区或者漏区上方，其中，导电结构具有对应的源区或者漏区，且不同导电结构对应的源区或者漏区不同，电源线通过导电结构与对应的源区或者漏区相连接。
在一些实施例中，导电结构位于中间导电层，中间导电层位于标准单元与第一导电层之间。
在一些实施例中，有源区包括沿第一方向排布的第一有源区和第二有源区，第一有源区用于形成第一晶体管，第二有源区用于形成第二晶体管，第一晶体管与第二晶体管的导电类型不同，沿第一方向上，与第一有源区相连接的电源线的宽度为第一宽度，与第二有源区相连接的电源线的宽度为第二宽度，第一宽度与第二宽度相同。
在一些实施例中，标准单元包括电源晶体管，电源晶体管的源区和漏区均连接至少两条电源线。
在一些实施例中，与电源晶体管的源区连接的电源线为第一电源线，与电源晶体管的漏区相连接的电源线为第二电源线，第一电源线与第二电源线沿第一方向交替排布。
在一些实施例中，标准单元包括逻辑晶体管，逻辑晶体管的源区或漏区连接至少两条电源线。
在一些实施例中，沿第一方向上，与同一源区或同一漏区相连接的至少两条电源线中，相邻的电源线之间具有至少一条信号线。
在一些实施例中，还包括：位于第一导电层上方的第二导电层，第二导电层包括沿第一方向延伸的多条第二走线，与同一源区或者同一漏区相连接的电源线与同一第二走线相连接。
在一些实施例中，标准单元包括电源晶体管，电源晶体管的源区和漏区均连接至少两条电源线，与电源晶体管的源区连接的电源线为第一电源线，与电源晶体管的漏区相连接的电源线为第二电源线，沿第二方向上，与第一电源线相连接的第二走线的宽度大于与第二电源线相连接的第二走线的宽度。
本公开实施例提供的技术方案至少具有以下优点：半导体结构中，通常利用走线引出标准单元中的源区或者漏区，沿第一方向上，若与同一源区或者同一漏区相连接的走线为一整条宽度较大的走线，由于宽度较大的走线会产生更大的噪声干扰，因此需要保证宽度较大的走线与相邻的其它走线之间具有较大的间隔距离。本公开实施例中，与同一源区或者同一漏区相连接的走线为相互独立的多条电源线，如此，每条电源线沿第一方向上的宽度更小，进而使得电源线与相邻的其它走线之间具有更小的间隔距离，有利于减小电源线在第一导电层中所占据的空间，提高第一导电层中的走线的数量，提高空间利用率。另外，由于电源线通过导电插塞与源区或者漏区相连接，与同一源区或者同一漏区相连接的导电插塞通常为沿第一方向间隔排布的多个导电插塞，若与同一源区或者同一漏区相连接的多个导电插塞与同一走线相连接，那么与同一源区或者同一漏区相连接的导电插塞的数量会被所连接的走线在第一方向上的宽度限制，且电源线的宽度会受到信号线的数量、信号线的位置以及其他电源线的位置的限制，因此，电源线也无法设置太宽，即导致与同一源区或者同一漏区相连接的导电插塞数量较少。本公开实施例中，由于电源线与其它走线之间具有间隔距离，不同的导电插塞与不同电源线相连接，既可利用不同走线之间的间距作为导电插塞之间的间隔，提升空间利用率，又可以缓解信号线的位置需要和数量需求造成的限制，以及缓解其他电源线位置需求造成的限制，有利于实现灵活设置并增加导电插塞的数量，进而实现利用更多数量的导电插塞将电源信号接入标准单元或其他半导体器件，从而降低导电电阻，提升半导体结构的电学性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的一种半导体结构的示意图；
图2为本公开实施例提供的一种半导体结构的示意图；
图3为本公开实施例提供的另一种半导体结构的示意图；
图4为本公开实施例提供的又一种半导体结构的示意图；
图5为本公开实施例提供的一种半导体结构的部分结构示意图；
图6为本公开实施例提供的另一种半导体结构的部分结构示意图；
图7a为本公开实施例提供的一种包括逻辑晶体管的半导体结构的部分结构示意图；
图7b为本公开实施例提供的另一种包括逻辑晶体管的半导体结构的部分结构示意图；
图8a为本公开实施例提供的一种包括电源晶体管的半导体结构的部分结构示意图；
图8b为本公开实施例提供的另一种包括电源晶体管的半导体结构的部分结构示意图。
具体实施方式
由背景技术可知，标准单元以及导电层的设计会对半导体结构的性能产生影响。
图1为相关技术中提供的一种半导体结构的示意图。
参考图1，相关技术中，半导体结构包括标准单元100以及位于标准单元100上方的导电层，导电层可以包括用于传输信号的信号线101以及用于提供电源的电源线102，其中，导电层中信号线101以及电源线102沿第一方向Y间隔排布且沿第二方向X延伸，标准单元100包括晶体管10，晶体管10的源区121以及晶体管10的漏区122设置在有源区110内，电源线102与源区121或者漏区122相连接，沿第一方向Y上，与同一源区121或者同一漏区122相连接的电源线102为一整条宽度较大的走线，由于宽度较大的电源线102会对相邻的走线产生更大的噪声干扰，因此需要保证电源线102与相邻的其它走线之间具有较大的间隔距离，沿第一方向Y上，信号线101的宽度小于电源线102的宽度，相邻信号线101之间的间隔距离小于电源线102与相邻的其他走线之间的间隔距离，如此，电源线102以及电源线102与其它走线之间的间隔区域在导电层中占据较大的空间，使得导电层中可以设置信号线101的数量较少。
需要说明的是，图1以包括2个晶体管10的标准单元100为例进行了图示，在其他例子中，标准单元包含的晶体管的数量也可以为1个或多于2个，图1仅为示例，并不构成对标准单元的限制。
继续参考图1，由于电源线102通过导电插塞130与源区121或者漏区122相连接，与同一源区121或者同一漏区122相连接的导电插塞130通常为沿第一方向Y间隔排布的多个导电插塞130，由于电源线102位于导电插塞130上方且与导电插塞130相连接，且与同一电源线102相连接的相邻导电插塞130之间需要具有一定的间隔距离，因此，与同一源区121或者同一漏区122相连接的导电插塞130的数量会被所连接的电源线102在第一方向Y上的宽度限制，且电源线102的宽度会受到信号线101的数量、信号线101的位置以及其他电源线102的位置的限制，因此，沿第一方向Y，电源线102也无法设置太宽，即导致与同一源区121或者同一漏区122相连接的导电插塞130数量较少。
为解决上述问题，本公开实施例提供了一种半导体结构，其中，与同一源区或者同一漏区相连接的走线为相互独立的多条电源线，如此，每条电源线沿第一方向上的宽度更小，进而使得电源线与相邻的其它走线之间具有更小的间隔距离，有利于减小电源线在第一导电层中所占据的空间，提高第一导电层中的走线的数量，提高空间利用率。此外，由于电源线与其它走线之间具有间隔距离，不同的导电插塞与不同电源线相连接，既可利用不同走线之间的间距作为导电插塞之间的间隔，提升空间利用率，又可以缓解信号线的位置需要和数量需求造成的限制，以及缓解其他电源线位置需求造成的限制，有利于实现灵活设置并增加导电插塞的数量，进而实现利用更多数量的导电插塞将电源信号接入标准单元或其他半导体器件，从而降低导电电阻，提升半导体结构的电学性能。
下面将结合附图对本公开各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
图2为本公开实施例提供的一种半导体结构的示意图；图3为本公开实施例提供的另一种半导体结构的示意图；图4为本公开实施例提供的又一种半导体结构的示意图；图5为本公开实施例提供的一种半导体结构的部分结构示意图；图6为本公开实施例提供的另一种半导体结构的部分结构示意图；图7a为本公开实施例提供的一种包括逻辑晶体管的半导体结构的部分结构示意图；图7b为本公开实施例提供的另一种包括逻辑晶体管的半导体结构的部分结构示意图；图8a为本公开实施例提供的一种包括电源晶体管的半导体结构的部分结构示意图；图8b为本公开实施例提供的另一种包括电源晶体管的半导体结构的部分结构示意图。
参考图2，半导体结构包括：标准单元200，标准单元200包括有源区210，有源区210包括沿第一方向Y延伸且沿第二方向X排布的源区221和漏区222。半导体结构还包括：位于标准单元200上方的第一导电层，第一导电层包括沿第二方向X延伸的多条电源线202以及多条信号线201，其中，一源区221或者一漏区222与多条电源线202中的至少两条电源线202电连接。如此，与同一源区221或者同一漏区222相连接的走线为相互独立的多条电源线202，沿第一方向Y上，每条电源线202的宽度更小，进而使得电源线202与相邻的其它走线之间具有更小的间隔距离，有利于减小电源线202在第一导电层中占据的空间，提高第一导电层中的走线的数量，提高空间利用率。此外，由于电源线202与其它走线之间具有间隔距离，不同的导电插塞230与不同电源线202相连接，既可利用不同走线之间的间距作为导电插塞230之间的间隔，提升空间利用率，又可以缓解信号线201的位置需要和数量需求造成的限制，以及缓解其他电源线202位置需求造成的限制；同时，由于用于传输电源信号的多条电源线202相互独立，因此电源线202在第一方向Y上的可设置区域的跨度变大，仅受到源区221和漏区222在第一方向Y上的尺寸的限制，且不同电源线202之间的间隔可以变大，有利于实现灵活设置并增加导电插塞230的数量，进而实现利用数量更多的导电插塞230将电源信号接入标准单元200或其他半导体器件，从而降低导电电阻，提升半导体结构的电学性能。
标准单元200由标准单元版图模板制作而成，标准单元版图模板为制作版图的基础，在实际制作版图期间，基于具体电路结构，在标准单元版图模板的基础上设计出实际的版图结构，并根据实际的版图结构制作半导体结构。
参考图2，标准单元200可以为形成在衬底内的基础的器件结构，标准单元200可以包括晶体管20，有源区210用于定义晶体管20的阱。源区221用于作为晶体管20的源极，漏区222用于作为晶体管20的漏极。
本公开实施例涉及的有源区210中可以设置有两种类型的晶体管20，分别为NMOS管和PMOS管，在有源区210中形成PMOS管时，有源区210中的漏区222以及源区221的掺杂离子可以为P型离子，在有源区210中形成NMOS管时，有源区210中的漏区222以及源区221的掺杂离子可以为N型离子。其中，P型离子可以是硼离子、铟离子或者镓离子中的至少一种，N型离子可以是砷离子、磷离子或者锑离子中的至少一种。可以理解的是，在设置NMOS管和PMOS管时，需要设计不同的掺杂阱。
需要说明的是，有源区210还包括源区221与漏区222之间的沟道区，沟道区上设置有用于驱动晶体管20导通的栅极结构223。
第一导电层为位于标准单元200上方的布线层，第一导电层包括多条沿第二方向X延伸且沿第一方向Y排布的具有导电能力的走线，走线包括用于传输信号的信号线201以及用于提供电源的电源线202。
在一些实施例中，第一导电层还包括用于为标准单元200的晶体管20提供衬底电压的走线203，提供衬底电压的走线203用于稳定对应晶体管20的衬底电压，实现反偏，阻断源区221或者漏区222与衬底的载流子传输。在一些实施例中，沿第一方向Y上，提供衬底电压的走线203的宽度与信号线201的宽度相同，且提供衬底电压的走线203与相邻的其他走线之间的间隔距离也与相邻信号线201之间的间隔距离相同。
需要说明的是，在本公开实施例中，第一方向Y与第二方向X之间的夹角为90°；在其他实施例中，第一方向Y与第二方向X之间的夹角可以是30°、45°或者60°，本公开实施例不构成对第一方向Y和第二方向X之间夹角的限定。
本公开实施例提供的半导体结构可应用于存储器，存储器可以为DRAM、SRAM（Static Random Access Memory，静态随机存储器）、MRAM（Magneto resistive RandomAccess Memory，磁性随机存储器）、FeRAM（Ferroelectric RAM，铁电随机存储器）、PCRAM（Phase Change RAM，相变随机存储器）、HBM（High Bandwidth Memory，高带宽）存储器、NAND闪存或者NOR闪存等存储器。DRAM存储器可以为DDR（Double Data Rate）存储器、LPDDR（Low Power Double Data Rate）存储器或者GDDR（Graphics Double Data Rate）存储器。
需要说明的是，与同一源区221或者同一漏区222相连接的多条电源线202的数量可以为2条、3条、4条或者5条，具体的，可以根据源区221或者漏区222在第一方向Y上的长度以及第一导电层内其他走线的数量需求和位置需求对电源线202的数量进行设计。
参考图2至图4，在一些实施例中，沿第一方向Y上，多条电源线202中的每条电源线202的宽度与多条信号线201中的每条信号线201的宽度相同。即沿第一方向Y上，第一导电层中的走线的宽度均相同。
继续参考图2至图4，在一些实施例中，第一导电层中的走线的宽度均相同，相邻走线之间的间隔距离也相同，也就是说，相邻的电源线202与信号线201之间的间隔距离与相邻的两个电源线202之间的间隔距离相同，也与相邻的两个信号线201之间的间隔距离相同，如此，有利于提高第一导电层中的走线排布的对称性，进而有利于提升半导体结构的性能。
在一些实施例，参考图2至图4，沿第一方向Y上，相邻走线之间的间隔距离与走线的宽度相同，即沿第一方向Y上，信号线201的宽度、电源线202的宽度、相邻电源线202之间的间隔距离、相邻信号线201之间的间隔距离以及相邻的电源线202与信号线201之间的间隔距离均相同。
在一些实施例中，参考图2至图4，半导体结构还包括：沿第一方向Y延伸的多个导电结构220，多个导电结构220中的每个导电结构220位于源区221或者漏区222上方，其中，导电结构220具有对应的源区221或者漏区222，且不同导电结构220对应的源区221或者漏区222不同，电源线202通过导电结构220与对应的源区221或者漏区222相连接。导电结构220的材料为导电材料，导电结构220用于实现电源线202与源区221或者漏区222的电连接。
在一些实施例中，导电结构220位于中间导电层，中间导电层位于标准单元200与第一导电层之间。中间导电层为位于标准单元200与第一导电层之间的布线层，导电结构220为位于中间导电层的走线，需要说明的是，若第一导电层内的电源线202通过导电插塞直接与源区221或者漏区222相连接，可能导致导电插塞的高宽比过大，进而存在导电插塞坍塌的风险，因此，可以通过设置位于中间导电层的导电结构220，利用导电插塞实现导电结构220与源区221或者漏区222的连接，以及利用导电插塞230实现导电结构220与电源线202的连接，有利于缓解由于导电插塞的高宽比过大而造成结构稳定性较差的问题。可以理解的是，在另一些实施例中，导电结构220也可以是接触孔。
在一些实施例中，不同导电插塞对应同一导电结构，且在垂直于衬底所在平面的方向上，导电插塞的正投影位于对应的导电结构的正投影内，也就是说，与多条电源线和多个导电插塞连接的导电结构为一个整体结构；在另一些实施例中，导电结构中包含多个子结构，每个子结构对应一条电源线和一个导电插塞，不同子结构均处于中间导电层，但不同子结构相互独立。
在一些实施例中，参考图3和图4，有源区包括沿第一方向Y排布的第一有源区211和第二有源区212，第一有源区211用于形成第一晶体管21，第二有源区212用于形成第二晶体管22，第一晶体管21与第二晶体管22的导电类型不同。参考图3，沿第一方向Y上，与第一有源区211相连接的电源线202的宽度为第一宽度L1，与第二有源区212相连接的电源线202的宽度为第二宽度L2，第一宽度L1与第二宽度L2相同。也就是说，为不同类型的晶体管的源区221或者漏区222提供电源的电源线202的宽度相同，如此，有利于进一步提高第一导电层中的走线排布的对称性。
本公开实施例中，以第一有源区211定义N型阱，且第二有源区212定义P型阱作为示例，即第一晶体管21为PMOS管，第二晶体管22为NMOS管，两个晶体管的类型不同。在另一些实施例中，第一晶体管21可以为NMOS管，第二晶体管22可以为PMOS管。
在一些实施例中，第一有源区211与第二有源区212相邻接，也就是说，第一有源区211的一边界与第二有源区212的一边界重合。可以理解的是，在另一些实施例中，标准单元200也可以包括隔离结构，第一有源区211与第二有源区212之间相间隔，隔离结构位于第一有源区211与第二有源区212之间。
在一些实施例中，标准单元包括电源晶体管，即标准单元内的晶体管可以为电源晶体管，参考图2或图3，漏区222用于作为电源晶体管的漏区，源区221用于作为电源晶体管的源区，电源晶体管的源区和电源晶体管的漏区均连接至少两条电源线202。电源晶体管用于基于主电源提供本地电源，因此，电源晶体管的源区和电源晶体管的漏区均连接电源线，电源晶体管的源区连接的电源线用于接收主电源，电源晶体管的漏区连接的电源线用于输出本地电源。
在一些实施例中，参考图3，有源区包括沿第一方向Y排布的第一有源区211和第二有源区212，第一有源区211用于形成第一晶体管21，第二有源区212用于形成第二晶体管22，第一晶体管21为PMOS管，第二晶体管22为NMOS管，且第一晶体管21以及第二晶体管22均为电源晶体管。可以理解的是，在另一些实施例中，标准单元内的部分晶体管为电源晶体管。
在一些实施例中，参考图3，与电源晶体管的源区连接的电源线202为第一电源线301，与电源晶体管的漏区相连接的电源线202为第二电源线302，第一电源线301与第二电源线302沿第一方向Y交替排布。如此，一方面，有利于满足导电插塞230的间距要求；另一方面，沿第一方向Y上，使电源晶体管的源区与多个第一电源线301的连接点较为分散的排布在电源晶体管的源区上，进而使得由第一电源线301接收的电源均匀的作用于电源晶体管的源区，同理，使电源晶体管的漏区与多个第二电源线302的连接点较为分散的排布在电源晶体管的漏区上，进而使得由第二电源线302接收的电源均匀的作用于电源晶体管的漏区，从而有利于提升半导体结构的性能。
在一些实施例中，标准单元包括逻辑晶体管，参考图4，漏区222用于作为逻辑晶体管的漏区，源区221用于作为逻辑晶体管的源区，逻辑晶体管的源区或逻辑晶体管的漏区连接至少两条电源线202。即逻辑晶体管的源区或者逻辑晶体管的漏区中的一者与电源线相连接，且一逻辑晶体管的源区或者一逻辑晶体管的漏区与多条电源线相连接。
在一些实施例中，参考图4，有源区包括沿第一方向Y排布的第一有源区211和第二有源区212，第一有源区211用于形成第一晶体管21，第二有源区212用于形成第二晶体管22，第一晶体管21为PMOS管，第二晶体管22为NMOS管，且第一晶体管21以及第二晶体管22均为逻辑晶体管。可以理解的是，在另一些实施例中，标准单元内的部分晶体管为逻辑晶体管。
在一些实施例中，参考图4，沿第一方向Y上，与同一逻辑晶体管的源区或同一逻辑晶体管的漏区相连接的至少两条电源线202中，相邻的电源线202之间具有至少一条信号线201。沿第一方向Y上，使源区或者漏区与多个电源线202的连接点较为分散的排布在逻辑晶体管的源区或者逻辑晶体管的漏区上，进而使得由电源线202接收的电源均匀的作用于逻辑晶体管的漏区或者逻辑晶体管的源区，从而有利于提升半导体结构的性能。其中，相邻的电源线202之间的信号线201的数量可以为1条、2条或者3条，具体可以根据第一导电层在第一方向Y上的尺寸、走线的数量以及源区或者漏区的长度进行设计。
需要说明的是，本公开实施例涉及的逻辑晶体管的图示中，仅以电源线与逻辑晶体管的源区相连接为例进行了图示。
在一些实施例中，参考图5或图6，半导体结构还包括：位于第一导电层上方的第二导电层，第二导电层包括沿第一方向Y延伸的多条第二走线400，与同一源区221或者同一漏区222相连接的电源线202与同一第二走线400相连接。第二导电层为布线层，第二走线400为位于第二导电层的具有导电能力的走线，用于与电源线202相连接，进而为电源线202提供电源。
在一些实施例中，参考图6，标准单元200包括电源晶体管，即晶体管20为电源晶体管，漏区222用于作为电源晶体管的漏区，源区221用于作为电源晶体管的源区，电源晶体管的源区和电源晶体管的漏区均连接至少两条电源线，与电源晶体管的源区连接的电源线为第一电源线301，与电源晶体管的漏区相连接的电源线为第二电源线302，沿第二方向X上，与第一电源线301相连接的第二走线400的宽度大于与第二电源线302相连接的第二走线400的宽度。在第二电源线302所传输的电源电压较小时，可以利用较细的第二走线400引出第二电源线302，如此，有利于减小第二走线400在第二导电层中占据的空间，提高空间利用率。
参考图7a、图7b、图8a以及图8b，在一些实施例中，半导体结构包括沿第二方向X排布的多个晶体管20，沿第二方向X排布的不同晶体管20的源区221可以与相同的电源线202相连接，沿第二方向X排布的不同晶体管20的漏区222可以与相同的电源线202相连接。在一些实施例中，参考图7a和图7b，晶体管20均为逻辑晶体管，在图7a所示的例子中，沿第二方向X排布的不同晶体管20的源区221或者漏区222相互独立；在图7b所示的例子中，沿第二方向X排布的相邻的晶体管20具有共用的漏区222。在一些实施例中，参考图8a和图8b，晶体管20均为电源晶体管，在图8a所示的例子中，沿第二方向X排布的不同晶体管20的源区221或者漏区222相互独立；在图8b所示的例子中，沿第二方向X排布的相邻的晶体管20具有共用的漏区222。
上述实施例提供的半导体结构中，与同一源区或者同一漏区相连接的走线为相互独立的多条电源线，沿第一方向上，每条电源线的宽度更小，进而使得电源线与相邻的其它走线之间具有更小的间隔距离，有利于减小电源线在第一导电层中所占据的空间，提高第一导电层中的走线的数量，提高空间利用率。此外，由于电源线与其它走线之间具有间隔距离，不同的导电插塞与不同电源线相连接，既可利用不同走线之间的间距作为导电插塞之间的间隔，提升空间利用率，又可以缓解信号线的位置需要和数量需求造成的限制，以及缓解其他电源线位置需求造成的限制，有利于实现灵活设置并增加导电插塞的数量，进而实现利用更多数量的导电插塞将电源信号接入标准单元或其他半导体器件，从而降低导电电阻，提升半导体结构的电学性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自变动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (11)

1.一种半导体结构，其特征在于，包括：
标准单元，所述标准单元包括有源区，所述有源区包括沿第一方向延伸且沿第二方向排布的源区和漏区；
位于所述标准单元上方的第一导电层，所述第一导电层包括沿所述第一方向排布且沿所述第二方向延伸的多条电源线以及多条信号线，其中，一所述源区或者一所述漏区与多条所述电源线中的至少两条所述电源线电连接。
2.根据权利要求1所述半导体结构，其特征在于，沿所述第一方向上，多条所述电源线中的每条所述电源线的宽度与多条所述信号线中的每条所述信号线的宽度相同。
3.根据权利要求1所述半导体结构，其特征在于，还包括：沿所述第一方向延伸的多个导电结构，多个所述导电结构中的每个所述导电结构位于所述源区或者所述漏区上方，其中，所述导电结构具有对应的所述源区或者所述漏区，且不同所述导电结构对应的所述源区或者所述漏区不同，所述电源线通过所述导电结构与对应的所述源区或者所述漏区相连接。
4.根据权利要求3所述半导体结构，其特征在于，所述导电结构位于中间导电层，所述中间导电层位于所述标准单元与所述第一导电层之间。
5.根据权利要求2所述半导体结构，其特征在于，所述有源区包括沿所述第一方向排布的第一有源区和第二有源区，所述第一有源区用于形成第一晶体管，所述第二有源区用于形成第二晶体管，所述第一晶体管与所述第二晶体管的导电类型不同，沿所述第一方向上，与所述第一有源区相连接的所述电源线的宽度为第一宽度，与所述第二有源区相连接的所述电源线的宽度为第二宽度，所述第一宽度与所述第二宽度相同。
6.根据权利要求1所述半导体结构，其特征在于，所述标准单元包括电源晶体管，所述电源晶体管的源区和漏区均连接至少两条所述电源线。
7.根据权利要求6所述半导体结构，其特征在于，与所述电源晶体管的源区连接的所述电源线为第一电源线，与所述电源晶体管的漏区相连接的所述电源线为第二电源线，所述第一电源线与所述第二电源线沿所述第一方向交替排布。
8.根据权利要求1所述半导体结构，其特征在于，所述标准单元包括逻辑晶体管，所述逻辑晶体管的源区或漏区连接至少两条所述电源线。
9.根据权利要求8所述半导体结构，其特征在于，沿所述第一方向上，与同一所述源区或同一所述漏区相连接的至少两条所述电源线中，相邻的电源线之间具有至少一条所述信号线。
10.根据权利要求1所述半导体结构，其特征在于，还包括：位于所述第一导电层上方的第二导电层，所述第二导电层包括沿所述第一方向延伸的多条第二走线，与同一所述源区或者同一所述漏区相连接的所述电源线与同一所述第二走线相连接。
11.根据权利要求10所述半导体结构，其特征在于，所述标准单元包括电源晶体管，所述电源晶体管的源区和漏区均连接至少两条所述电源线，与所述电源晶体管的源区连接的所述电源线为第一电源线，与所述电源晶体管的漏区相连接的所述电源线为第二电源线，沿所述第二方向上，与所述第一电源线相连接的所述第二走线的宽度大于与所述第二电源线相连接的所述第二走线的宽度。
CN202310389630.1A 2023-04-13 2023-04-13 半导体结构 Active CN116110882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310389630.1A CN116110882B (zh) 2023-04-13 2023-04-13 半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310389630.1A CN116110882B (zh) 2023-04-13 2023-04-13 半导体结构

Publications (2)

Publication Number Publication Date
CN116110882A true CN116110882A (zh) 2023-05-12
CN116110882B CN116110882B (zh) 2023-09-15

Family

ID=86261982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310389630.1A Active CN116110882B (zh) 2023-04-13 2023-04-13 半导体结构

Country Status (1)

Country Link
CN (1) CN116110882B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076549A (zh) * 1992-02-27 1993-09-22 菲利浦光灯制造公司 互补金属氧化物半导体集成电路
US20120126422A1 (en) * 2010-11-18 2012-05-24 Elpida Memory, Inc. Semiconductor device having plural wiring layers
CN108735727A (zh) * 2017-04-14 2018-11-02 中芯国际集成电路制造(上海)有限公司 晶体管版图结构、晶体管及制作方法
CN110349947A (zh) * 2018-04-02 2019-10-18 台湾积体电路制造股份有限公司 半导体装置、其设计方法及包括其的系统
CN114078842A (zh) * 2020-08-18 2022-02-22 三星电子株式会社 半导体装置
CN115064596A (zh) * 2022-08-18 2022-09-16 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115732512A (zh) * 2021-08-27 2023-03-03 三星电子株式会社 半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076549A (zh) * 1992-02-27 1993-09-22 菲利浦光灯制造公司 互补金属氧化物半导体集成电路
US20120126422A1 (en) * 2010-11-18 2012-05-24 Elpida Memory, Inc. Semiconductor device having plural wiring layers
CN108735727A (zh) * 2017-04-14 2018-11-02 中芯国际集成电路制造(上海)有限公司 晶体管版图结构、晶体管及制作方法
CN110349947A (zh) * 2018-04-02 2019-10-18 台湾积体电路制造股份有限公司 半导体装置、其设计方法及包括其的系统
CN114078842A (zh) * 2020-08-18 2022-02-22 三星电子株式会社 半导体装置
CN115732512A (zh) * 2021-08-27 2023-03-03 三星电子株式会社 半导体装置
CN115064596A (zh) * 2022-08-18 2022-09-16 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN116110882B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US11935893B2 (en) Semiconductor device including standard cells
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
US8710592B2 (en) SRAM cells using shared gate electrode configuration
US6359804B2 (en) Static semiconductor memory cell formed in an n-well and p-well
US20190088585A1 (en) Memory Circuits and Routing of Conductive Layers Thereof
US10199499B2 (en) Semiconductor device including active fin
CN112992892B (zh) 标准单元版图模板以及半导体结构
US6590802B2 (en) Semiconductor storage apparatus
US11997843B2 (en) 4CPP SRAM cell and array
US8237201B2 (en) Layout methods of integrated circuits having unit MOS devices
US20220320422A1 (en) Memory and forming methods and control methods thereof
KR102580375B1 (ko) 반도체 장치
US8507994B2 (en) Semiconductor device
CN116110882B (zh) 半导体结构
TW201801292A (zh) 靜態隨機存取記憶體儲存單元
CN114815490B (zh) 掩膜版版图、存储单元结构和存储器
JP2016040803A (ja) 半導体装置
WO2024000651A1 (zh) 半导体结构及其制作方法
US20240186326A1 (en) Semiconductor device including standard cells
EP4195270A1 (en) Semiconductor integrated circuits
CN115207021A (zh) 半导体结构
CN116978909A (zh) 一种cmos反相器、存储芯片、存储器及电子装置
KR20230147613A (ko) 반도체 레이아웃 구조 및 반도체 테스트 구조
CN115731972A (zh) 灵敏放大器结构以及存储器结构
CN117688889A (zh) 版图结构、半导体结构以及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant