CN116054866A - 控制hbs收发电路方法、hbs收发电路和芯片 - Google Patents
控制hbs收发电路方法、hbs收发电路和芯片 Download PDFInfo
- Publication number
- CN116054866A CN116054866A CN202310026034.7A CN202310026034A CN116054866A CN 116054866 A CN116054866 A CN 116054866A CN 202310026034 A CN202310026034 A CN 202310026034A CN 116054866 A CN116054866 A CN 116054866A
- Authority
- CN
- China
- Prior art keywords
- triode
- circuit
- hbs
- input signal
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种HOMEBUS收发电路、控制HOMEBUS收发电路的方法及HOMEBUS收发芯片,适用于电力载波通信领域。接收电路用于在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,发送电路用于将第一输入信号和第二输入信号输出至HBS总线。收发电路仅采用较为常见、价格低廉的分离器件,通过比较器结合容阻器件待见的电路单元完成数据接收,替代专用芯片的接收部分,利用软件逻辑控制廉价三极管搭建的H桥电路完成发送的维持和反转等功能,替代专用芯片的发送。解决卡脖子技术,便于HBS技术大规模推广应用。
Description
技术领域
本发明涉及电力载波通信领域,特别是涉及一种HOMEBUS收发电路、控制HOMEBUS收发电路的方法和HOMEBUS收发芯片。
背景技术
HOMEBUS能实现两线无极通讯,工程安装方便,总线可带载,可以实现8-40V供电,在小型设施无法保证供电到设备端的情况下可通过传输线共供电等。
现有的HOMEBUS技术实现需要使用成本较高的进口专用收发芯片,该集成芯片不能直接使用,需要加入滤波辅助电路,增加整个电路的物理空间和复杂性。由于该集成芯片原理不透明,过载情况发生造成的芯片损坏无法通过更换低成本元器件进行维修,只能更换新的芯片,使得该芯片严重依赖进口渠道与交期影响HOMEBUS电路的正常工作。
因此,寻求一种HOMEBUS收发电路是本领域技术人员亟需要解决的。
发明内容
本发明的目的是提供一种HOMEBUS收发电路、控制HOMEBUS收发电路的方法和HOMEBUS收发芯片,解决卡脖子技术,便于HBS技术大规模推广应用。
为解决上述技术问题,本发明提供一种HOMEBUS收发电路,所述收发电路包括接收电路、发送电路和处理器;
所述接收电路至少包括第一接收电路和第二接收电路,两个HBS总线分别依次与所述第一接收电路和所述第二接收电路对应的电压隔离电容、分压电阻连接,在第一接收电路内所述两个HBS总线侧对应的所述分压电阻另一端分别连接第一比较器的同相端和反相端,在第二接收电路内所述两个HBS总线侧对应的所述分压电阻另一端与第二比较器的连接关系与所述第一比较器的连接关系相反;所述第一比较器的输出端与所述第二比较器的输出端连接,所述接收电路用于在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
所述发送电路至少包括H桥驱动电路和隔离电容;第一输入信号和第二输入信号分别连接所述H桥驱动电路,所述H桥驱动电路的两个输出端分别连接对应的所述隔离电容,对应的所述隔离电容另一端分别连接所述两个HBS总线,所述发送电路用于将所述第一输入信号和所述第二输入信号输出至HBS总线;
所述处理器分别与所述接收电路的比较器输出端、所述发送电路的所述第一输入信号和所述第二输入信号连接。
优选地,所述分压电阻包括第一分压电阻和第二分压电阻,两个HBS总线包括第一HBS总线和第二HBS总线,所述在第一接收电路内所述两个HBS总线侧对应的所述分压电阻另一端分别连接第一比较器的同相端和反相端,包括:
所述第一HBS总线侧对应的所述电压隔离电容的另一端分别连接所述第一分压电阻的一端、所述第二分压电阻的一端和所述第一比较器的反相端,所述第一分压电阻的另一端接地,所述第二分压电阻的另一端连接电源;
所述第二HBS总线侧对应的所述电压隔离电容的另一端分别连接所述第二分压电阻的一端、所述第一分压电阻的一端和所述第一比较器的同相端。
优选地,所述第一接收电路和所述第二接收电路还包括第三分压电阻;
所述第一HBS总线侧对应的所述电压隔离电容的另一端连接所述第三分压电阻的一端,所述第三分压电阻的另一端分别与所述第一分压电阻的一端、所述第二分压电阻的一端和所述第一比较器的反相端连接。
优选地,所述隔离电容包括第一隔离电容和第二隔离电容,所述H桥驱动电路包括:
所述第一输入信号连接第一三极管的基极,所述第一三极管的发射极连接电源,所述第一三极管的集电极连接所述第一隔离电容,且连接第三三极管的集电极,所述第三三极管的发射极接地,所述第三三极管的基极连接所述第二输入信号;
所述第二输入信号连接第二三极管的基极,所述第二三极管的发射极连接电源,所述第二三极管的集电极连接所述第二隔离电容,且连接第四三极管的集电极,所述第四三极管的发射极接地,所述第四三极管的基极连接所述第一输入信号。
优选地,所述发送电路还包括第五三极管和第六三极管;
所述第五三极管的发射极连接电源,所述第五三极管的基极连接所述第一输入信号,所述第五三极管的集电极连接所述第四三极管的基极;
所述第六三极管的发射极连接电源,所述第六三极管的基极连接所述第二输入信号,所述第六三极管的集电极连接所述第三三极管的基极。
优选地,所述发送电路还包括第一电容、第二电容、第一电阻、第二电阻、第三电阻和第四电阻;
所述第一电容的一端接地,另一端连接所述第五三极管的发射极,且连接所述第一三极管的发射极;所述第二电容的一端接地,另一端连接所述第二三极管发射极,且连接所述第二三极管的发射极;
所述第一电阻的一端连接所述第五三极管的基极,另一端连接所述第一三极管的基极;所述第二电阻的一端连接所述第二三极管的基极,另一端连接所述第六三极管的基极;所述第三电阻的一端连接所述第六三极管的集电极,另一端连接所述第三三极管的基极;所述第四电阻连接所述第五三极管的集电极,另一端连接所述第四三极管的基极。
优选地,所述发送电路还包括第一二极管和第二二极管;
所述第一二极管的正极连接所述第二二极管的正极,且接地,所述第一二极管的负极连接所述第一三极管的集电极;所述第二二极管的负极连接所述第二二极管的集电极。
为解决上述技术问题,本发明还提供一种控制HOMEBUS收发电路的方法,应用于上述HOMEBUS收发电路,包括:
控制所述接收电路在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
控制所述发送电路将所述第一输入信号和所述第二输入信号输出至HBS总线。
优选地,当所述两个HBS总线的差分信号为显性时,所述控制所述接收电路在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,包括:
确定所述两个比较器输出的信号,其中所述输出的信号至少存在一个低电平信号;
将所述两个比较器输出的信号进行相与处理确定所述最终信号为低电平。
优选地,控制所述发送电路将所述第一输入信号和所述第二输入信号输出至HBS总线,包括:
当所述第一输入信号和所述第二输入信号均为高电平时,确定所述第一输入信号和所述第二输入信号的信号状态为发送停止态,输出至所述HBS总线为隐性电平;
所述第一输入信号或所述第二输入信号为低电平时,确定所述第一输入信号和所述第二输入信号的信号状态为差分发送态,输出差分信号至所述HBS总线。
为解决上述技术问题,本发明还提供一种HOMEBUS收发芯片,包括上述所述的HOMEBUS收发电路。
本发明提供的一种HOMEBUS收发电路,收发电路包括接收电路、发送电路和处理器;接收电路至少包括第一接收电路和第二接收电路,两个HBS总线分别依次与第一接收电路和第二接收电路对应的电压隔离电容、分压电阻连接,在第一接收电路内两个HBS总线侧对应的分压电阻另一端分别连接第一比较器的同相端和反相端,在第二接收电路内两个HBS总线侧对应的分压电阻另一端与第二比较器的连接关系与第一比较器的连接关系相反;第一比较器的输出端与第二比较器的输出端连接;发送电路至少包括H桥驱动电路和隔离电容;第一输入信号和第二输入信号分别连接H桥驱动电路,H桥驱动电路的两个输出端分别连接对应的隔离电容,对应的隔离电容另一端分别连接两个HBS总线。该收发电路中的接收电路用于在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,发送电路用于将第一输入信号和第二输入信号输出至HBS总线,处理器分别与接收电路的比较器输出端、发送电路的第一输入信号和第二输入信号连接。本申请中收发电路仅采用较为常见、价格低廉的分离器件,通过比较器结合容阻器件待见的电路单元完成数据接收,替代专用芯片的接收部分,利用软件逻辑控制廉价三极管搭建的H桥电路完成发送的维持和反转等功能,替代专用芯片的发送。同时无需滤波辅助电路和T触发器的逻辑电路和驱动电路部分,解决卡脖子技术,便于HBS技术大规模推广应用。
另外,本发明还提供了一种控制HOMEBUS收发电路的方法和HOMEBUS收发芯片,具有如上述HOMEBUS收发电路相同的有益效果。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的收发芯片MM1107的工作原理图;
图2为本发明实施例提供的一种HOMEBUS收发电路的结构图;
图3为本发明实施例提供一种控制HOMEBUS收发电路的方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明的核心是提供一种HOMEBUS收发电路、控制HOMEBUS收发电路的方法、装置和HOMEBUS收发芯片,解决卡脖子技术,便于HBS技术大规模推广应用。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
需要说明的是,现有的HOMEBUS(简称HBS)收发电路,例如MM1192或者MM1007芯片等,图1为现有的收发芯片MM1107的工作原理图,如图1所示,将接收到的总线信号,差分信号经过C1、C2电容进入芯片,如果总线电压发生突变的差分信号(总线电压差值突然增大或者减少,为显性),芯片1脚输出低电平,否则输出高电平(总线电压差值稳定,为隐性),发送时操作输入信号到芯片7、8引脚,控制总线输出差分信号波形。Mm1192则是单引脚信号输入即可,内部进行通过触发器“寄存器”门电路控制输出换向。
图2为本发明实施例提供的一种HOMEBUS收发电路的结构图,如图2所示,该收发电路包括接收电路、发送电路和处理器;
接收电路至少包括第一接收电路和第二接收电路,两个HBS总线分别依次与第一接收电路和第二接收电路对应的电压隔离电容、分压电阻连接,在第一接收电路内两个HBS总线侧对应的分压电阻另一端分别连接第一比较器的同相端和反相端,在第二接收电路内两个HBS总线侧对应的分压电阻另一端与第二比较器的连接关系与第一比较器的连接关系相反;第一比较器的输出端与第二比较器的输出端连接,接收电路用于在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
发送电路至少包括H桥驱动电路和隔离电容;第一输入信号和第二输入信号分别连接H桥驱动电路,H桥驱动电路的两个输出端分别连接对应的隔离电容,对应的隔离电容另一端分别连接两个HBS总线,发送电路用于将第一输入信号和第二输入信号输出至HBS总线;
处理器分别与接收电路的比较器输出端、发送电路的第一输入信号和第二输入信号连接。
可以理解的是,第一接收电路为图2的接收电路1,第二接收电路为图2的接收电路2。两个接收电路的两个HBS总线到比较器之间的连接关系相同,不同的地方在于两个HBS总线连接比较器的同相端和反相端不同。第一HBS总线的一端连接电压隔离电容的第一端,电压隔离电容的第二端连接分压电阻的第一端,分压电阻的第二端连接第一比较器的反相端;第二HBS总线的一端连接电压隔离电容的第一端,电压隔离电容的第二端连接分压电阻的第一端,分压电阻的第二端连接第一比较器的同相端。
电压隔离电容和分压电阻分别为两个,作为一种实施例,分压电阻包括第一分压电阻和第二分压电阻,两个HBS总线包括第一HBS总线和第二HBS总线,在第一接收电路内两个HBS总线侧对应的分压电阻另一端分别连接第一比较器的同相端和反相端,包括:
第一HBS总线侧对应的电压隔离电容的另一端分别连接第一分压电阻的一端、第二分压电阻的一端和第一比较器的反相端,第一分压电阻的另一端接地,第二分压电阻的另一端连接电源;
第二HBS总线侧对应的电压隔离电容的另一端分别连接第二分压电阻的一端、第一分压电阻的一端和第一比较器的同相端。
可以理解的是,以第一接收电路为例,电压隔离电容包括第一电压隔离电容C1和第二电压隔离电容C2,第一HBS总线侧连接第一电压隔离电容C1的另一端分别连接第一分压电阻R1的一端、第二分压电阻R2的一端和第一比较器U1的反相端,第一分压电阻R1的另一端接地,第二分压电阻R2的另一端连接电源;第二HBS总线侧连接第二电压隔离电容C2的另一端分别连接第二分压电阻R3的一端、第一分压电阻R4的一端和第一比较器U1的同相端。
电压隔离电容实现电压隔离,第一比较器6脚-(反相端)上所连接电阻分压所得会略小于5脚+(同相端)上的分压(5+,6-引脚上分压电阻可调整接收灵敏度)这样当总线上出现差分信号,通过电容传到过来导致第一比较器6-上电压大于第一比较器5+上电压时,第一比较器7脚输出低电平,此时第二比较器因为接线与第一比较器相反,所以第二比较器不会输出,处于开漏状态。需要说明的是电压隔离电容和分压电阻在HBS总线上的型号相同。在灵敏度中若总线上有轻微波动干扰,共模形式不影响,其灵敏度若降低就较多,不会误触发,当灵敏度的阈值调的较高时,有效数据较弱,不会捕捉到真实信号。
作为一种实施例,第一接收电路和第二接收电路还包括第三分压电阻;
第一HBS总线侧对应的电压隔离电容的另一端连接第三分压电阻的一端,第三分压电阻的另一端分别与第一分压电阻的一端、第二分压电阻的一端和第一比较器的反相端连接。
具体地,在两个收发电路中的第三分压电阻,其数量为4个,每个HBS总线侧均连接一个第三分压电阻,其具体连接关系为在第一接收电路中,第一HBS总线侧连接第一电压隔离电容C1的另一端连接第三分压电阻R5的一端,第三分压电阻R5的另一端分别连接第一分压电阻R1的一端、第二分压电阻R2的一端和第一比较器U1的反相端,第一分压电阻R1的另一端接地,第二分压电阻R2的另一端连接电源,第二HBS总线侧连接第二电压隔离电容C2的另一端连接第三分压电阻R6的一端,第三分压电阻R6的另一端分别连接第二分压电阻R3的一端、第一分压电阻R4的一端和第一比较器Y1的同相端。
在第二接收电路中,第一HBS总线侧连接第一电压隔离电容C3的另一端连接第三分压电阻R11的一端,第三分压电阻R11的另一端分别连接第一分压电阻R7的一端、第二分压电阻R8的一端和第二比较器U2的同相端,第一分压电阻R7的另一端接地,第二分压电阻R8的另一端连接电源,第二HBS总线侧连接第二电压隔离电容C4的另一端连接第三分压电阻R12的一端,第三分压电阻R12的另一端分别连接第二分压电阻R9的一端、第一分压电阻R10的一端和第二比较器U2的反相端。
第三分压电阻提供共模范围,若不存在第三分压电阻,总线将地2V电压,其HBS总线侧降低2V,提供1:1降低,若存在第三分压电阻,实现非1:1降低,使得比较器扩大检测范围。
对应两个比较器的连接关系,使得两个比较器不会同时输出低电平,但会都输出高电平。所以HBS_RX电平为第一比较器输出脚7脚与第二比较器输出脚1脚相与的状态。至少有一个低电平就是低电平,否则输出高电平信号。第二比较器电路与原理完全与第一比较器电路一致,区别仅为输入处接线相反。
两路接收电路的作用:由于在实际应用中,存在相对差分电压为正值,负值交替的情况。因此需要对两种情况都做判断输出,还需要对两个的输出进行相或得到一个接收引脚上。
另外,如图2所示,处理器与接收电路的比较器的输出端的HBS_RX连接,与发送电路的第一输入信号HBS_TA、第二输入信号HBS_TB连接。
本发明实施例提供的一种HOMEBUS收发电路,收发电路包括接收电路、发送电路和处理器;接收电路至少包括第一接收电路和第二接收电路,两个HBS总线分别依次与第一接收电路和第二接收电路对应的电压隔离电容、分压电阻连接,在第一接收电路内两个HBS总线侧对应的分压电阻另一端分别连接第一比较器的同相端和反相端,在第二接收电路内两个HBS总线侧对应的分压电阻另一端与第二比较器的连接关系与第一比较器的连接关系相反;第一比较器的输出端与第二比较器的输出端连接;发送电路至少包括H桥驱动电路和隔离电容;第一输入信号和第二输入信号分别连接H桥驱动电路,H桥驱动电路的两个输出端分别连接对应的隔离电容,对应的隔离电容另一端分别连接两个HBS总线,处理器分别与接收电路的比较器输出端、发送电路的第一输入信号和第二输入信号连接。该收发电路中的接收电路用于在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,发送电路用于将第一输入信号和第二输入信号输出至HBS总线。本申请中收发电路仅采用较为常见、价格低廉的分离器件,通过比较器结合容阻器件待见的电路单元完成数据接收,替代专用芯片的接收部分,利用软件逻辑控制廉价三极管搭建的H桥电路完成发送的维持和反转等功能,替代专用芯片的发送。同时无需滤波辅助电路和T触发器的逻辑电路和驱动电路部分,解决卡脖子技术,便于HBS技术大规模推广应用。
在上述实施例的基础上,发送电路中的隔离电容包括第一隔离电容和第二隔离电容,H桥驱动电路包括:
第一输入信号HBS_TA连接第一三极管Q1的基极,第一三极管Q1的发射极连接电源,第一三极管Q1的集电极连接第一隔离电容C5,且连接第三三极管Q3的集电极,第三三极Q3管的发射极接地,第三三极管Q3的基极连接第二输入信号HBS_TB;
第二输入信号HBS_TB连接第二三极管Q2的基极,第二三极管Q2的发射极连接电源,第二三极管Q2的集电极连接第二隔离电容C6,且连接第四三极管Q4的集电极,第四三极管Q4的发射极接地,第四三极管Q4的基极连接第一输入信号HBS_TA。
具体地,H桥驱动电路包括第一二极管、第二三极管、第三三极管和第四三极管,其连接关系如上述,当第一输入信号和第二输入信号均为高电平时,则第一三极管不导通、第二三极管不导通,发送至HBS总线无信号。当第一输入信号低电平,第一三极管导通,第二HBS总线输出,第二输入信号高电平,第二三极管不导通,第一HBS总线无输出。当第一输入信号高电平,第一三极管不导通,第二HBS总线无输出,第二输入信号低电平,第二三极管导通,第一HBS总线输出。
作为一种实施例,发送电路还包括第五三极管Q5和第六三极管Q6;
第五三极管Q5的发射极连接电源,第五三极管Q5的基极连接第一输入信号HBS_TA,第五三极管Q5的集电极连接第四三极管Q4的基极;
第六三极管Q6的发射极连接电源,第六三极管Q6的基极连接第二输入信号HBS_TB,第六三极管Q6的集电极连接第三三极管Q3的基极。
具体地,当第一输入信号和第二输入信号均为高电平时,六个三极管、均不导通,outb无信号,第一HBS总线和第二HBS总线无输出;当第一输入信号低电平,第一三极管导通,第五三极管导通,第四三极管导通,第二HBS总线输出,第二输入信号高电平,第二三极管、第六三极管、第三三极管均不导通,第一HBS总线无输出。当第一输入信号高电平,第一三极管、第五三极管导通,第四三极管均不导通,第二HBS总线无输出,第二输入信号低电平,第二三极管、第六三极管、第三三极管导通,第一HBS总线输出。
作为一种实施例,发送电路还包括第一电容C7、第二电容C8、第一电阻R13、第二电阻R14、第三电阻R15和第四电阻R16;
第一电容C7的一端接地,另一端连接第五三极管Q5的发射极,且连接第一三极管Q1的发射极;第二电容C8的一端接地,另一端连接第二三极管Q2发射极,且连接第二三极管Q2的发射极;
第一电阻R13的一端连接第五三极管Q5的基极,另一端连接第一三极管Q1的基极;第二电阻R14的一端连接第二三极管Q2的基极,另一端连接第六三极管Q6的基极;第三电阻R15的一端连接第六三极管Q6的集电极,另一端连接第三三极管Q3的基极;第四电阻R16连接第五三极管Q5的集电极,另一端连接第四三极管Q4的基极。
具体第,第一电容和第二电容起到能量存储的作用。第一电容、第二电容、第一电阻、第二电阻、第三电阻和第四电阻起到限流作用。
作为一种实施例,发送电路还包括第一二极管D1和第二二极管D2;
第一二极管D1的正极连接第二二极管D2的正极,且接地,第一二极管D1的负极连接第一三极管Q1的集电极;第二二极管D2的负极连接第二二极管Q2的集电极。
具体地,第一二极管和第二二极管不起实质作用,但可以保护器件,在总线有大的波动时,避免损伤后继电路,增加第一二极管和第二二极管。
本实施例提供的发送电路,利用软件逻辑控制廉价三极管搭建的H桥电路完成发送的维持和反转等功能,替代专用芯片的发送。发送电路采用的是一个标准H桥驱动电路,后发送经过接入发送电容连接到总线。
在上述实施例的基础上,图3为本发明实施例提供一种控制HOMEBUS收发电路的方法的流程图,应用于权利要求1的HOMEBUS收发电路,该方法包括:
S11:控制接收电路在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
S12:控制发送电路将第一输入信号和第二输入信号输出至HBS总线。
具体地,两路接收电路的作用:由于在实际应用中,存在相对差分电压为正值,负值交替的情况。因此需要对两种情况都做判断输出,还需要对两个的输出进行相或得到一个接收引脚上。需要说明的是,接收电路和发送电路两个控制过程可以同步,也可以是将发送电路的差分信号用于接收电路,在此不做限定。
作为一种实施例,当两个HBS总线的差分信号为显性时,步骤S11中的控制接收电路在两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,包括:
确定两个比较器输出的信号,其中输出的信号至少存在一个低电平信号;
将两个比较器输出的信号进行相与处理确定最终信号为低电平。
具体地,第一电压隔离电容,第一比较器6脚-上所连接电阻分压所得会略小于5脚+上的分压(5+,6-引脚上分压电阻可调整接收灵敏度)这样当总线上出现差分信号,通过电容传到过来导致第一比较器6-上电压大于第一比较器5+上电压时,第一比较器7脚输出低电平,此时第二比较器因为接线与第一比较器相反,所以第二比较器不会输出,处于开漏状态,所以HBS_RX电平为第一比较器输出脚7脚与第二比较器输出脚1脚相与的状态。至少有一个低电平就是低电平,否则输出高电平信号。
作为一种实施例,步骤S12中的控制发送电路将第一输入信号和第二输入信号输出至HBS总线,包括:
当第一输入信号和第二输入信号均为高电平时,确定第一输入信号和第二输入信号的信号状态为发送停止态,输出至HBS总线为隐性电平;
第一输入信号或第二输入信号为低电平时,确定第一输入信号和第二输入信号的信号状态为差分发送态,输出差分信号至HBS总线。
具体地,HBS_TA与HBS_TB为控制输出引脚。TA与TB都为高时是发送停止态,总线是隐形电平,TA为低,TB高时,为差分发送态1,outa=5v,outb=0v,此时HBS_1-HBS_2比隐形电平时-5v。TB为低,TA高时,为差分发送态1,outb=5v,outa=0v,此时HBS_1-HBS_2比隐形电平时+5v。由于发送采用电容隔离,所以这两种发送态需要交替运行。
本实施例提供的控制HOMEBUS收发电路的方法,收发电路仅采用较为常见、价格低廉的分离器件,通过比较器结合容阻器件待见的电路单元完成数据接收,替代专用芯片的接收部分,利用软件逻辑控制廉价三极管搭建的H桥电路完成发送的维持和反转等功能,替代专用芯片的发送。同时无需滤波辅助电路和T触发器的逻辑电路和驱动电路部分,解决卡脖子技术,便于HBS技术大规模推广应用。
在上述实施例的基础上,本发明实施例提供的一种HOMEBUS收发芯片,包括上述的HOMEBUS收发电路。
对于本发明提供的一种HOMEBUS收发芯片的介绍请参照上述方法实施例,本发明在此不再赘述,其具有上述HOMEBUS收发电路相同的有益效果。
以上对本发明所提供的一种HOMEBUS收发电路、控制HOMEBUS收发电路的方法、控制HOMEBUS收发电路的装置及HOMEBUS收发芯片进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (11)
1.一种HOMEBUS收发电路,其特征在于,所述收发电路包括接收电路、发送电路和处理器;
所述接收电路至少包括第一接收电路和第二接收电路,两个HBS总线分别依次与所述第一接收电路和所述第二接收电路对应的电压隔离电容、分压电阻连接,在第一接收电路内所述两个HBS总线侧对应的所述分压电阻另一端分别连接第一比较器的同相端和反相端,在第二接收电路内所述两个HBS总线侧对应的所述分压电阻另一端与第二比较器的连接关系与所述第一比较器的连接关系相反;所述第一比较器的输出端与所述第二比较器的输出端连接,所述接收电路用于在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
所述发送电路至少包括H桥驱动电路和隔离电容;第一输入信号和第二输入信号分别连接所述H桥驱动电路,所述H桥驱动电路的两个输出端分别连接对应的所述隔离电容,对应的所述隔离电容另一端分别连接所述两个HBS总线,所述发送电路用于将所述第一输入信号和所述第二输入信号输出至HBS总线;
所述处理器分别与所述接收电路的比较器输出端、所述发送电路的所述第一输入信号和所述第二输入信号连接。
2.根据权利要求1所述的HOMEBUS收发电路,其特征在于,所述分压电阻包括第一分压电阻和第二分压电阻,两个HBS总线包括第一HBS总线和第二HBS总线,所述在第一接收电路内所述两个HBS总线侧对应的所述分压电阻另一端分别连接第一比较器的同相端和反相端,包括:
所述第一HBS总线侧对应的所述电压隔离电容的另一端分别连接所述第一分压电阻的一端、所述第二分压电阻的一端和所述第一比较器的反相端,所述第一分压电阻的另一端接地,所述第二分压电阻的另一端连接电源;
所述第二HBS总线侧对应的所述电压隔离电容的另一端分别连接所述第二分压电阻的一端、所述第一分压电阻的一端和所述第一比较器的同相端。
3.根据权利要求2所述的HOMEBUS收发电路,其特征在于,所述第一接收电路和所述第二接收电路还包括第三分压电阻;
所述第一HBS总线侧对应的所述电压隔离电容的另一端连接所述第三分压电阻的一端,所述第三分压电阻的另一端分别与所述第一分压电阻的一端、所述第二分压电阻的一端和所述第一比较器的反相端连接。
4.根据权利要求1所述的HOMEBUS收发电路,其特征在于,所述隔离电容包括第一隔离电容和第二隔离电容,所述H桥驱动电路包括:
所述第一输入信号连接第一三极管的基极,所述第一三极管的发射极连接电源,所述第一三极管的集电极连接所述第一隔离电容,且连接第三三极管的集电极,所述第三三极管的发射极接地,所述第三三极管的基极连接所述第二输入信号;
所述第二输入信号连接第二三极管的基极,所述第二三极管的发射极连接电源,所述第二三极管的集电极连接所述第二隔离电容,且连接第四三极管的集电极,所述第四三极管的发射极接地,所述第四三极管的基极连接所述第一输入信号。
5.根据权利要求4所述的HOMEBUS收发电路,其特征在于,所述发送电路还包括第五三极管和第六三极管;
所述第五三极管的发射极连接电源,所述第五三极管的基极连接所述第一输入信号,所述第五三极管的集电极连接所述第四三极管的基极;
所述第六三极管的发射极连接电源,所述第六三极管的基极连接所述第二输入信号,所述第六三极管的集电极连接所述第三三极管的基极。
6.根据权利要求5所述的HOMEBUS收发电路,其特征在于,所述发送电路还包括第一电容、第二电容、第一电阻、第二电阻、第三电阻和第四电阻;
所述第一电容的一端接地,另一端连接所述第五三极管的发射极,且连接所述第一三极管的发射极;所述第二电容的一端接地,另一端连接所述第二三极管发射极,且连接所述第二三极管的发射极;
所述第一电阻的一端连接所述第五三极管的基极,另一端连接所述第一三极管的基极;所述第二电阻的一端连接所述第二三极管的基极,另一端连接所述第六三极管的基极;所述第三电阻的一端连接所述第六三极管的集电极,另一端连接所述第三三极管的基极;所述第四电阻连接所述第五三极管的集电极,另一端连接所述第四三极管的基极。
7.根据权利要求6所述的HOMEBUS收发电路,其特征在于,所述发送电路还包括第一二极管和第二二极管;
所述第一二极管的正极连接所述第二二极管的正极,且接地,所述第一二极管的负极连接所述第一三极管的集电极;所述第二二极管的负极连接所述第二二极管的集电极。
8.一种控制HOMEBUS收发电路的方法,其特征在于,应用于权利要求1的HOMEBUS收发电路,包括:
控制所述接收电路在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号;
控制所述发送电路将所述第一输入信号和所述第二输入信号输出至HBS总线。
9.根据权利要求8所述的控制HOMEBUS收发电路的方法,其特征在于,当所述两个HBS总线的差分信号为显性时,所述控制所述接收电路在所述两个HBS总线上的差分信号正负值交替时两个比较器输出的信号相与得到最终信号,包括:
确定所述两个比较器输出的信号,其中所述输出的信号至少存在一个低电平信号;
将所述两个比较器输出的信号进行相与处理确定所述最终信号为低电平。
10.根据权利要求8所述的控制HOMEBUS收发电路的方法,其特征在于,控制所述发送电路将所述第一输入信号和所述第二输入信号输出至HBS总线,包括:
当所述第一输入信号和所述第二输入信号均为高电平时,确定所述第一输入信号和所述第二输入信号的信号状态为发送停止态,输出至所述HBS总线为隐性电平;
所述第一输入信号或所述第二输入信号为低电平时,确定所述第一输入信号和所述第二输入信号的信号状态为差分发送态,输出差分信号至所述HBS总线。
11.一种HOMEBUS收发芯片,其特征在于,包括权利要求1至7任意一项所述的HOMEBUS收发电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310026034.7A CN116054866A (zh) | 2023-01-09 | 2023-01-09 | 控制hbs收发电路方法、hbs收发电路和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310026034.7A CN116054866A (zh) | 2023-01-09 | 2023-01-09 | 控制hbs收发电路方法、hbs收发电路和芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116054866A true CN116054866A (zh) | 2023-05-02 |
Family
ID=86125196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310026034.7A Pending CN116054866A (zh) | 2023-01-09 | 2023-01-09 | 控制hbs收发电路方法、hbs收发电路和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116054866A (zh) |
-
2023
- 2023-01-09 CN CN202310026034.7A patent/CN116054866A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6243779B1 (en) | Noise reduction system and method for reducing switching noise in an interface to a large width bus | |
US7088137B2 (en) | System, method and program product for extending range of a bidirectional data communication bus | |
US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
JP4818928B2 (ja) | PCIExpressバス上の受信機検出のための方法および装置 | |
JP2002328879A (ja) | Pci延伸機能インタフェース及びそれを使用したpci装置 | |
EP0693729B1 (en) | Multi-protocol data bus system | |
US20020152340A1 (en) | Pseudo-differential parallel source synchronous bus | |
WO2010013096A1 (en) | Communications module apparatus, integrated circuit and method of communicating data | |
KR100347407B1 (ko) | 다중프로토콜데이타버스시스템 | |
US20050134321A1 (en) | Interface for serial data communication | |
JPS6239580B2 (zh) | ||
JP4017822B2 (ja) | データの伝送を制御する装置 | |
CN116054866A (zh) | 控制hbs收发电路方法、hbs收发电路和芯片 | |
CN213457702U (zh) | 基于hsc串行总线接口的32路ad数据采集控制板 | |
JPH0741232Y2 (ja) | 非同期2進データ通信回路 | |
CN108988845B (zh) | 无极性rs485实现极性翻转的电路 | |
US6353343B1 (en) | ISI-rejecting differential receiver | |
CN113271095A (zh) | 一种共模瞬变抗扰电路及调制解调电路 | |
CN115442174B (zh) | 一种can总线极性自动校正模块及电池管理系统 | |
JPS62159548A (ja) | 直列デ−タ伝送回路装置 | |
CN101227264A (zh) | 通讯装置、同步串行通讯系统及方法 | |
CN113900983A (zh) | 基于串行总线的信号传输电路和电子设备 | |
CN113032321A (zh) | 地址扩展电路、通信接口芯片及通信系统 | |
TWI519102B (zh) | FlexRay接收器 | |
EP4198753A1 (en) | Zero-power communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |