CN113900983A - 基于串行总线的信号传输电路和电子设备 - Google Patents

Abstract

本申请提供了一种基于串行总线的信号传输电路，在微控制单元向外设器件或者外设器件向微控制单元传输信号的过程中，在信号的发送端提高信号的电平，并通过同一串行总线即第一串行总线进行数据传输，在信号的接收端降低信号的电平，能够实现串行总线的长距离传输，具备较强的抗干扰能力；通过简易的高电平转换模块、低电平转换模块以及第一串行总线实现信号传输，降低了电路成本的同时接口信号数量也得到简化。

Description

基于串行总线的信号传输电路和电子设备

技术领域

本发明涉及通信技术领域，特别是涉及一种基于串行总线的信号传输电路和电子设备。

背景技术

SPI（Serial Peripheral Interface，串行外设接口）总线是一种串行、全双工的串行板级通信总线，适用于板级CPU与外设之间通信，在电子设备中广泛应用。但在一些特殊场景中，由于外设需要远离CPU摆放，而通信速率又有较高要求，如果直接用长的线缆将外设与CPU连接，会遇到各种信号完整性问题，信号也容易受到干扰，通信速率上不去。

传统的解决方式是将SPI信号转换为差分信号（LVDS、RS-422）传输，利用差分信号高速率和高抗噪声能力的特点，可以将SPI总线延长距离使用，这种方法相对成熟稳定。然而传统的方式将SPI单端信号转差分信号传输，在收发通信两端都需要专用芯片将单端和差分信号进行转换，存在成本较高的问题。

发明内容

基于此，有必要提供一种基于串行总线的信号传输电路和电子设备，以降低成本。

一种基于串行总线的信号传输电路，所述电路包括微控制单元、外设器件、第一高电平转换模块、第一低电平转换模块、第二高电平转换模块、第二低电平转换模块和控制模块；所述第一高电平转换模块通过第一串行总线与所述第一低电平转换模块连接；所述第二高电平转换模块通过所述第一串行总线与所述第二低电平转换模块连接；

所述微控制单元的发送端与所述第一高电平转换模块的输入端连接，所述第一高电平转换模块的输出端通过所述第一低电平转换模块与所述外设器件的信号传输端连接；

所述外设器件的信号传输端与所述第二高电平转换模块的输入端连接，所述第二高电平转换模块的输出端通过所述第二低电平转换模块与所述微控制单元的接收端连接；

所述控制模块，用于在所述微控制单元向所述外设器件发送信号的情况下，接收由所述微控制单元的控制端发送的第一控制信号，基于所述第一控制信号使能所述第一低电平转换模块，失能所述第二高电平转换模块；

所述控制模块还用于在所述外设器件向所述微控制单元发送信号的情况下，接收由所述微控制单元的控制端发送的第二控制信号，基于所述第二控制信号使能所述第二高电平转换模块，失能所述第一低电平转换模块。

一种电子设备，包括本申请各实施例中的基于串行总线的信号传输电路。

上述基于串行总线的信号传输电路和电子设备，在微控制单元向外设器件或者外设器件向微控制单元传输信号的过程中，在信号的发送端提高信号的电平，并通过同一串行总线即第一串行总线进行数据传输，在信号的接收端降低信号的电平，能够实现串行总线的长距离传输，具备较强的抗干扰能力；通过简易的高电平转换模块、低电平转换模块以及第一串行总线实现信号传输，降低了电路成本的同时接口信号数量也得到简化。

附图说明

图1为一个实施例中传统的基于SPI总线的数据传输电路；

图2为一个实施例中基于串行总线的信号传输电路的示意图；

图3为另一个实施例中基于串行总线的信号传输电路的示意图；

图4为一个实施例中电路的操作时序示意图；

图5为一个实施例中微控制单元和外设器件发出的信号以及接收的信号的时序示意图；

图6为一个实施例中示波器中外设器件通过信号传输端发送信号以及微控制单元接收信号的时序图；

图7为一个实施例中在示波器中微控制单元发送的SCK信号和MOSI信号的示意图；

图8为一个实施例中在示波器中微控制单元发送的SCK信号和外设器件接收到微控制单元发送的MOSI信号的示意图。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。

另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元、器件等相互之间具有电信号或者信号的传递，则应该理解为“电连接”、“通信连接”等。在一个实施例中，如图1所示，为一个实施例中传统的基于SPI总线的数据传输电路。其中包括微控制单元10和外设器件20。以微控制单元10为主设备，外设器件20为从设备。传统的方式将SPI信号转换为差分信号传输，将SPI总线延长距离使用。那么，传统的方式在收发通信两端都需要专用芯片将单端信号和差分信号进行转换，成本较高。并且单端的CS（Chip Select，片选）、MISO（Master Input Slave Output，主设备数据输入，从设备数据输出）、MOSI（MasterOutput Slave Input，主设备数据输出，从设备数据输入）、SCK（同步时钟）、方向控制信号DIR_CTRL转为差分信号总共10根信号，再加上电源VCC和地线GND，总共12根信号，传统的方式信号数量较多，并且成本较高。

基于传统电路所存在的问题，提出了本申请的技术方案。在一个实施例中，如图2所示，为一个实施例中基于串行总线的信号传输电路的示意图。图2中包括外设器件20、微控制单元10、第一高电平转换模块100、第一低电平转换模块110、第二高电平转换模块120、第二低电平转换模块130和控制模块140。

微控制单元10（Microcontroller Unit，MCU），又称单片微型计算机或者单片机，可用于为不同的应用场合做不同组合控制。

外设器件20是指可与微控制单元10进行通信的器件。外设器件20例如可以是传感器等。并且外设器件20的信号仅包含一个信号传输端。外设器件20通过该信号传输端接收信号，通过该信号传输端发送信号。

第一高电平转换模块100用于提高微处理器所输出的信号的电平，并通过第一串行总线传输到与微控制单元10连接的第一低电平转换模块110。第一高电平转换模块100具体可以利用逻辑门等实现功能。

第一低电平转换模块110用于将第一高电平转换模块100所输出的信号的电平还原至与微控制单元10所发送的信号电平在一定误差内，并将信号传输至外设器件20的信号传输端。第二低电平转换模块130具体可以通过逻辑门实现功能。

第二高电平转换模块120用于提高外设器件20所输出的信号的电平，并通过第一串行总线传输到与微控制单元10连接的第二低电平转换模块130。同样地，第二高电平转换模块120具体也可以利用逻辑门等实现功能。

第二低电平转换模块130用于将第二高电平模块所输出的信号的电平还原至与外设器件20所发送的信号电平在一定误差内，并将信号传输至微控制单元10的接收端。同样地，第二低电平转换模块130具体也可以利用逻辑门等实现功能。

控制模块140的输入端与微控制单元10的控制端连接，控制模块140的输出端与第一低电平转换模块110连接，控制模块140的输出端还与第二低电平转换模块130连接。控制模块140具体用于输出高电平或者低电平以控制第一低电平转换模块110和第二高电平转换模块120。在微控制单元10向外设器件20发送信号的情况下，微控制单元10的发送端向第一高电平转换模块100发送失能该第一高电平转换模块100的信号。其中，第一控制信号和第二控制信号不是同一控制信号。例如第一控制信号为高电平信号时，第二控制信号为低电平信号。第一控制信号为低电平信号时，第二控制信号为高电平信号。

在微控制单元向外设器件发送信号的情况下，控制模块接收由微控制单元的控制端发送的第一控制信号，基于第一控制信号使能第一低电平转换模块，失能第二高电平转换模块。因此原信号通过第一高电平转换模块后提高信号电平，经过第一串行总线和第一低电平转换模块后还原为原信号，从而传输至外设器件的信号传输端。

在外设器件向微控制单元发送信号的情况下，控制信号接收由微控制单元的控制端发送的第二控制信号，基于第二控制信号使能第二高电平转换模块，失能第一低电平转换模块。微控制单元失能第一高电平转换模块。因此原信号通过第二高电平模块后提高信号电平，经过第一串行总线和第二低电平模块后还原为原信号，从而传输至微控制单元的接收端。

本实施例中的基于串行总线的信号传输电路，在微控制单元向外设器件或者外设器件向微控制单元传输信号的过程中，在信号的发送端提高信号的电平，并通过同一串行总线即第一串行总线进行数据传输，在信号的接收端降低信号的电平，能够实现串行总线的长距离传输，具备较强的抗干扰能力；通过简易的高电平转换模块、低电平转换模块以及第一串行总线实现信号传输，降低了电路成本的同时接口信号数量也得到简化。

在一个实施例中，控制模块140中包含相连接的开关单元1402和反相单元。开关单元1402与微控制单元10的控制端连接，开关单元1402还与电源连接。

开关单元1402基于第一控制信号和第二控制信号控制电源的输入。例如，开关单元1402基于第一控制信号闭合，则电源可向电路输入电信号；开关单元1402基于第二控制信号断开，电源无法向电路输入电信号。开关单元1402是微控制单元10可控的开关。开关单元1402具体可以是MOS管等。开关单元1402具体可包含三极管Q和第一功率晶体管M1，其中三极管Q的基极与微控制单元10的控制端连接，三极管Q的集电极与第一功率晶体管M1的栅极连接，第一功率晶体管M1的漏极与电源连接，第一功率晶体管M1的源极通过第二串行总线与反向单元1404连接。

反向单元1404包括串联的两个反相器。信号经过反相器后信号电平相反。两个反相器的其中一个反相器用于基于开关单元1402的输出信号使能和失能第二高电平转换模块120，另一个反相器用于基于开关单元1402的输出信号使能和使能第一低电平模块。例如，反相器1用于基于开关单元1402的输出信号使能和失能第二高电平转换模块120，那么反相器2则用于基于开关单元1402的输出信号使能和失能第一低电平模块。

而由于经过反相器输出的信号电平相反，那么反相器1输出的信号和反相器2输出的信号的电平相反，可在使能第二高电平转换模块120时失能第一低电平模块，在使能第一低电平转换模块110时失能第二高电平转换模块120，适应信号输入和信号输出均在信号输出端的外设器件20，并且采用了逻辑门，成本较低。

在一个实施例中，开关单元1402包括第一隔离二极管D1、三极管Q、第一功率晶体管M1、第一上拉电阻R1和第二隔离二极管D2。电源包括第一电源和第二电源。第一电源和第二电源的输出电压不相同。

本实施例中以第一电源输出电压为12V，第二电源输出电压为18V为例进行说明。第一隔离二极管D1的输入端与第一电源连接，第一隔离二极管D1的输出端通过第二串行总线与第一反向器连接。第一隔离二极管D1用于在第一功率晶体管M1导通时，截止第一电源的输入。第二隔离二极管D2的输入端与第一功率晶体管M1的源极连接，而第一功率晶体管M1的漏极与第二电源连接，那么第二隔离二极管D2可在第一功率晶体管M1导通时，通过第二串行总线传输电信号；在第一功率晶体管M1截止时，截止第一电源的输入。

三极管Q可根据具体需要选择。本实施例中三极管Q具体可以是NPN型三极管。三极管Q的基极与微控制单元10的控制端连接，三极管Q的集电极与第一功率晶体管M1的栅极连接，三极管Q的发射极与地连接。三极管Q截止时，第一功率晶体管M1的栅极上拉到第一上拉电阻R1，使得第一功率晶体管M1截止。

第一功率晶体管M1可以是IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）或者MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体形场效应管）等。第一功率晶体管M1具体可以是PMOS管。第一功率晶体管M1的漏极与第二电源连接，第一功率晶体管M1的源极与第二隔离二极管D2的输入端连接，第一功率晶体管M1的栅极与三极管Q的集电极连接。第一功率晶体管M1的栅极和漏极两端并联有第一上拉电阻R1。

当微控制单元10的控制端输出低电平信号时，此时第一功率晶体管M1断开18V的第二电源，第一电源的低电平信号经过第一隔离二极管D1，通过第二串行总线传输到反相器1，使得反相器1输出高电平信号失能第一低电平转换模块110，反相器2输出低电平使能第二高电平模块。

当微控制单元10的控制端输出高电平信号时，此时第一功率晶体管M1导通18V的第二电源，第一电源由于第一隔离二极管D1的存在而截止。第二电源的高电平信号通过第二串行总线传输到反相器1，使得反相器1输出低电平信号使能第一低电平转换模块110，反相器2输出高电平失能第二高电平模块。

本实施例中，通过第一隔离二极管、第二隔离二极管能够在信号发送端将不同电源的电压隔离开，通过三极管、第一功率晶体管和第一上拉电阻能够控制电信号的传输，并且信号控制速度快，符合微控制单元和外设器件之间的通信速率需求。

在一个实施例中，第一高电平转换模块100包括第一反向缓冲器S1和第二功率晶体管M2。第一反向缓冲器S1的输入端与微控制单元10的发送端连接，第一反向缓冲器S1的输出端与第二功率晶体管M2的栅极连接，第二功率晶体管M2的漏极与第二上拉电阻R2的输出端连接，第二上拉电阻R2的输出端通过第一串行总线与第一低电平转换模块110连接。

具体地，以第二功率晶体管M2的导通电平为高电平为例进行说明。微控制单元10的输出端输出高电平，经过第一反向缓冲器S1后为低电平，输入第二功率晶体管M2的栅极，第二功率晶体管M2截止。那么上拉电阻起作用，此时A点为高电平。那么此时A点的电压与微控制单元10的输出端的电压相同。

微控制单元10的输出端输出低电平，经过第一反向缓冲器S1后为高电平，输入第二功率晶体管M2的栅极，第二功率晶体管M2导通。那么此时A点接地，A点为低电平。此时A点的电压与微控制单元10的输出端的电压相同。

本实施例中，第一高电平转换模块包括第一反向缓冲器和第二功率晶体管，第二功率晶体管的漏极与第二上拉电阻连接，在微处理器单元输出高电平时由上拉电阻提供电压，整个结构简单，成本低。

在一个实施例中，第一低电平转换模块110包括第一分压电阻R3和三态缓冲器S2。第一分压电阻R3和三态缓冲器S2用于将通过第一串行总线传输的电信号还原为与微控制单元10的输出信号在误差范围内的电信号。第一分压电阻R3中具体可以包含两个电阻，其中一个电阻的一端与第一串行总线连接，另一端与三态缓冲器S2的输入端连接；另一个电阻的一端与前一个电阻的输出端连接，另一端与地连接。三态缓冲器S2的控制端与控制模块140中的一个反相器连接，用于控制三态缓冲器S2的导通与截止。三态缓冲器S2的输出端与外设器件20的信号传输端连接。

本实施例中，通过第一分压电阻R3和三态缓冲器S2实现低电平转换，能够大大减少电路的成本。

在一个实施例中，第二高电平转换模块120包括三态反相器P1和第三功率晶体管M3。三态反相器P1的输入端与外设器件的信号传输端连接，三态反相器P1的输出端与第三功率晶体管M3的栅极连接。第三功率晶体管M3的漏极与第三上拉电阻R4的输出端连接，第三上拉电阻R4的输出端通过第一串行总线与第二低电平转换模块130连接。

具体地，在外设器件20向微控制单元10发送电信号时，微控制单元10的输出端输出高电平，经过第一反向缓冲器S1后输出低电平，使得第二功率晶体管M2截止。以第三功率晶体管M3的导通电平为高电平进行说明。外设器件20的输出端输出高电平，经过三态反相器P1后为低电平，输入第三功率晶体管M3的栅极，第三功率晶体管M3截止。那么上拉电阻起作用，此时B点为高电平。此时B点的电压与外设器件20的电压相同。

外设器件20的输出端输出低电平，经过三态反相器P1后为高电平，输入第三功率晶体管M3的栅极，第三功率晶体管M3导通。那么此时B点接地，B点为电平。B点的电压与外设器件20的输出端的电压相同。

本实施例中，第二高电平转换模块120包括三态反相器P1和第三功率晶体管M3，三态反相器P1的输入端与外设设备的信号传输端连接，三态反相器P1的输出端与第三功率晶体管M3的栅极连接，第三上拉电阻R4的输出端通过第一串行总线与第二低电平转换模块130连接，能够提高外设器件20所输出的电平，整个结构简单，成本低。

在一个实施例中，第二低电平转换模块130包括第二分压电阻R5和第二反向缓冲器S3。第二分压电阻R5用于将通过第一串行总线传输的电信号还原为与外设器件20的输出信号相匹配的电信号。第二分压电阻R5中具体可以包含两个电阻，其中一个电阻的一端与第一串行总线连接，另一端与第二反向缓冲器S3的输入端连接；另一个电阻的一端与前一个电阻的输出端连接，另一端与地连接。

第二高电平转换模块120通过第一串行总线与第二分压电阻R5连接；第二分压电阻R5与第二反向缓冲器S3的输入端连接；第二反向缓冲器S3的输出端与微控制单元10的接收端连接。

本实施例中，通过第二分压电阻R5和第二反向缓冲器S3实现低电平转换，能够大大减少电路的成本。

在一个实施例中，电路还包括第三高电平转换模块150和第三低电平转换模块160。微控制单元10的片选端与第三高电平转换模块150连接；第三高电平转换模块150通过第三串行总线与第三低电平转换模块160连接；第三低电平转换模块160与外设器件20的片选端连接。

具体地，第三高电平转换模块150中包括第一缓冲器S4和第四功率晶体管M4。第三低电平模块中包括第三分压电阻R6和第一反相器P2。

以微控制单元10的片选端输出高电平为例，第四功率晶体管M4导通，第四功率晶体管M4的漏极为低电平，通过第三串行总线输入第三分压电阻R6，经过第三分压电阻R6输出后输入第一反相器P2，第一反向器输出高电平。则微控制单元10的片选端输出高电平，外设器件20的片选端也输入高电平。

微控制单元10的片选端输出低电平时，第四功率晶体管M4截止，第四功率晶体管M4的漏极为高电平，通过第三串行总线输入第三分压电阻R6，经过第三分压电阻R6输出后输入第一反相器P2，第一反相器P2输出低电平。则微控制单元10的片选端输出低电平，外设器件20的片选端也输入低电平。

本实施例中，第三高电平转换模块包括第一缓冲器和第四功率晶体管，能够提高信号电平以增强信号在传输过程中的抗干扰能力，在接收端通过第三低电平转换模块将信号电平降低，大大减少电路成本。

在一个实施例中，电路还包括第四高电平转换模块170和第四低电平转换模块180。微控制单元10的时钟端与第四高电平转换模块170连接；第四高电平转换模块170通过第四串行总线与第四低电平转换模块180连接；第四低电平转换模块180与外设器件20的时钟端连接。

具体地，第四高电平转换模块170中包括第二缓冲器S5和第五功率晶体管M5。第四低电平转换模块180中包括第第四分压电阻R7和第二反相器P3。

以微控制单元10的时钟端输出高电平为例，第五功率晶体管M5导通，第五功率晶体管M5的漏极为低电平，通过第四串行总线输入第三分压电阻R6，经过第三分压电阻R6输出后输入第二反相器P3，第二反向器输出高电平。则微控制单元10的时钟端输出高电平，外设器件20的时钟端也输入高电平。

微控制单元10的时钟端输出低电平时，第五功率晶体管M5截止，第五功率晶体管M5的漏极为高电平，通过第四串行总线输入第三分压电阻R6，经过第三分压电阻R6输出后输入第二反相器P3，第二反相器P3输出低电平。则微控制单元10的时钟端输出低电平，外设器件20的时钟端也输入低电平。

本实施例中，第四高电平转换模块包括第二缓冲器和第五功率晶体管，能够提高信号电平以增强信号在传输过程中的抗干扰能力，在接收端通过第四低电平转换模块将信号电平降低，大大减少电路成本。

在一个实施例中，如图3所示，为另一个实施例中基于串行总线的信号传输电路的示意图。其中包括微控制单元10、外设器件20、第一高电平转换模块100、第一低电平转换模块110、第二高电平转换模块120、第二低电平转换模块130、控制模块140、第三高电平转换模块150、第三低电平转换模块160、第四高电平转换模块170和第四低电平转换模块180。

如图4所示，为一个实施例中电路的操作时序示意图。外设器件20如传感器的IC的SPI接口读操作时序如下：微控制单元10先发读命令，然后传感器会返回对应寄存器的值，即外设器件回复信号1、外设器件回复信号2和外设器件回复信号3。下面说明电路实现原理：

信号从微控制单元10到外设器件20：该信号采用半双工方式通信。当微控制单元10向外设器件20发送数据时，微控制单元10的控制端发出低电平信号，此时三极管Q和第一功率晶体管M1构成的开关单元1402断开18V的第二电源，12V的第一电源经过隔离二极管通过第二串行总线②传输到分压电阻R，分压电阻R通过反相器1输出高电平将三态反相器P1失能，再经过反相器2输出低电平将三态缓冲器S2使能。因此，信号从微控制单元10的输出端输出，以输出高电平3.3V为例，经过第一反向缓冲器S1后为低电平，输入第二功率晶体管M2的栅极，第二功率晶体管M2截止。那么上拉电阻起作用，此时A点为高电平10V。那么此时A点的电压与微控制单元10的输出端的电压相同。高电平信号通过第一串行总线①传输到第一分压电阻R3以及三态缓冲器S2，使信号还原成微控制单元10所输出的3.3V信号，输入至外设器件20的信号传输端。

信号从外设器件20到微控制单元10：当微控制单元10发完读命令后，将发送端的信号配置为高电平信号，经过第一反向缓冲器S1后输出低电平，第二功率晶体管M2截止，所以第一串行总线①保持上拉状态以便外设器件20能够将信号传输到第一串行总线①上。同时，微控制单元10的控制端输出高电平信号，第一功率晶体管M1导通，18V的第二电源经过隔离二极管加载到第二串行总线②上。信号经过分压电阻R，经电阻分压得到2V，经过反相器1输出低电平使能三态反相器P1，经过反相器2输出高电平失能三态缓冲器S2。因此，信号从外设器件20的信号传输端输出，经过三态反相器P1以及第三功率晶体管M3传输到第二低电平转换模块130，从而将信号输入至微控制单元10的接收端。

图中片选端、时钟端、控制端的通信方向控制信号均为单向信号，由微控制单元10发起。片选信号在发送端由微控制单元10发出，电平为3.3V，经过第一缓冲器S4和第四功率晶体管M4后信号变成了10V、相位与MCU发出的片选信号相反的信号，然后经过第三串行总线③传输到第三分压电阻R6和第一反相器P2将信号整型反相，还原成电平3.3V、相位和微控制单元10发出的片选端信号一致。同样地，时钟信号由微控制单元10的时钟端发出，经过第二缓冲器S5和第五功率晶体管M5后提高信号电平，然后经过第四串行总线④传输到第第四分压电阻R7和第二反相器P3，还原为电平和相位与微控制单元10发出的时钟端信号一致。图3中还包括第五串行总线⑤，用于连接地端。

传统的方案（图1）至少需要使用芯片的数量如下：

单向单端与差分转换：发送端、接收端共2颗

双向单端与差分转换：发送端、接收端共2颗

成本大约：20元

使用本实施例中的技术方案，需要使用的关键芯片如下：

MOS管：5颗

NPN管：1颗

逻辑门：10颗

二极管：2颗

LDO（low dropout regulator低压差线性稳压器）：1颗

阻容：约30颗

成本大约：5元，成本仅为传统方案的1/4。

经过实验验证，使用本实施例的方案的SPI通信距离延长电路可将微控制单元10与外设器件20之间的通讯距离延长到1.5米，通信正常，数据读取稳定。

在一个实施例中，如图5所示，为一个实施例中微控制单元和外设器件发出的信号以及接收的信号的时序示意图。图5中包括微控制单元10发出的CS信号、微控制单元10发出的SCK信号、微控制单元10发出的MOSI信号、外设器件20接收的CS信号、外设器件20接收的SCK信号、外设器件20接收到微控制单元10发出的MOSI信号、RX_EN信号和TX_EN信号。其中，CS信号是指片选端接收或发送的信号，SCK信号是指时钟端接收或发送的信号、MOSI信号是指由微控制单元10的发送端发出的信号、RX_EN信号是指图3中反相器1输出的信号，TX_EN信号是指图3中反相器2输出的信号。

图6为一个实施例中示波器中外设器件通过信号传输端发送信号以及微控制单元接收信号的时序图。图6中上面一段波形是微控制单元10的接收端（MISO端）接收到的外设器件20发送的信号。图6中下面一段波形是外设器件20通过信号传输端发送的信号。

图7为一个实施例中在示波器中微控制单元发送的SCK信号和MOSI信号的示意图。其中，图7上面的波形是微控制单元10发送的SCK信号，图7下面的波形是微控制单元10发送的MOSI信号。

图8为一个实施例中在示波器中微控制单元发送的SCK信号和外设器件接收到微控制单元发送的MOSI信号的示意图。其中，图8上面的波形是微控制单元10发送的SCK信号，图8下面的波形是外设器件20接收到微控制单元10发送的MOSI信号。

由图5、图6、图7和图8可知，采用本申请实施例中的方案进行信号传输，信号传输损耗小，通信正常，数据读取稳定。

上述电路可以应用于如个人计算机、笔记本电脑、智能手机、平板电脑等电子设备中。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种基于串行总线的信号传输电路，其特征在于，所述电路包括微控制单元、外设器件、第一高电平转换模块、第一低电平转换模块、第二高电平转换模块、第二低电平转换模块和控制模块；所述第一高电平转换模块通过第一串行总线与所述第一低电平转换模块连接；所述第二高电平转换模块通过所述第一串行总线与所述第二低电平转换模块连接；

所述微控制单元的发送端与所述第一高电平转换模块的输入端连接，所述第一高电平转换模块的输出端通过所述第一低电平转换模块与所述外设器件的信号传输端连接；

所述外设器件的信号传输端与所述第二高电平转换模块的输入端连接，所述第二高电平转换模块的输出端通过所述第二低电平转换模块与所述微控制单元的接收端连接；

所述控制模块，用于在所述微控制单元向所述外设器件发送信号的情况下，接收由所述微控制单元的控制端发送的第一控制信号，基于所述第一控制信号使能所述第一低电平转换模块，失能所述第二高电平转换模块；

所述控制模块还用于在所述外设器件向所述微控制单元发送信号的情况下，接收由所述微控制单元的控制端发送的第二控制信号，基于所述第二控制信号使能所述第二高电平转换模块，失能所述第一低电平转换模块。

2.根据权利要求1所述的电路，其特征在于，所述控制模块包括相连接的开关单元和反相单元；

所述开关单元用于基于所述第一控制信号和所述第二控制信号控制电源的输入；

所述反相单元包括串联的两个反相器，其中，两个反相器的其中一个反相器用于基于所述开关单元的输出信号使能和失能所述第二高电平转换模块，另一个反相器用于基于所述开关单元的输出信号使能和失能所述第一低电平转换模块。

3.根据权利要求2所述的电路，其特征在于，所述开关单元包括第一隔离二极管、三极管、第一功率晶体管、第一上拉电阻和第二隔离二极管；所述电源包括第一电源和第二电源；

所述第一隔离二极管的输入端与所述第一电源连接；所述三极管的基极与所述微控制单元的控制端连接，所述三极管的集电极与所述第一功率晶体管的栅极连接；

所述第一功率晶体管的漏极与所述第二电源连接，所述第一功率晶体管的源极与所述第二隔离二极管的输入端连接；所述第一隔离二极管和所述第二隔离二极管均通过第二串行总线与所述反相单元连接；

所述第一上拉电阻的一端与所述三极管的集电极连接，所述第一上拉电阻的另一端与所述第二电源连接。

4.根据权利要求1所述的电路，其特征在于，所述第一高电平转换模块包括第一反向缓冲器和第二功率晶体管；

所述第一反向缓冲器的输入端与所述微控制单元的发送端连接，所述第一反向缓冲器的输出端与所述第二功率晶体管的栅极连接，所述第二功率晶体管的漏极与第二上拉电阻的输出端连接，所述第二上拉电阻的输出端通过所述第一串行总线与所述第一低电平转换模块连接。

5.根据权利要求1所述的电路，其特征在于，所述第一低电平转换模块包括第一分压电阻和三态缓冲器；

所述第一高电平转换模块通过所述第一串行总线与第一分压电阻连接；所述第一分压电阻与所述三态缓冲器的输入端连接；所述三态缓冲器的输出端与所述外设器件的信号传输端连接。

6.根据权利要求1所述的电路，其特征在于，所述第二高电平转换模块包括三态反相器和第三功率晶体管；

所述三态反相器的输入端与所述外设器件的信号传输端连接；所述三态反相器的输出端与所述第三功率晶体管的栅极连接，所述第三功率晶体管的漏极与第三上拉电阻的输出端连接，所述第三上拉电阻的输出端通过所述第一串行总线与所述第二低电平转换模块连接。

7.根据权利要求1所述的电路，其特征在于，所述第二低电平转换模块包括第二分压电阻和第二反向缓冲器；

所述第二高电平转换模块通过所述第一串行总线与所述第二分压电阻连接；所述第二分压电阻与所述第二反向缓冲器的输入端连接；所述第二反向缓冲器的输出端与所述微控制单元的接收端连接。

8.根据权利要求1所述的电路，其特征在于，所述电路还包括第三高电平转换模块和第三低电平转换模块；

所述微控制单元的片选端与所述第三高电平转换模块连接；所述第三高电平转换模块通过第三串行总线与所述第三低电平转换模块连接；所述第三低电平转换模块与所述外设器件的片选端连接。

9.根据权利要求1所述的电路，其特征在于，所述电路还包括第四高电平转换模块和第四低电平转换模块；

所述微控制单元的时钟端与所述第四高电平转换模块连接；所述第四高电平转换模块通过第四串行总线与所述第四低电平转换模块连接；所述第四低电平转换模块与所述外设器件的时钟端连接。

10.一种电子设备，其特征在于，包括根据权利要求1-9任一项所述的基于串行总线的信号传输电路。

Images