CN213457702U

CN213457702U - 基于hsc串行总线接口的32路ad数据采集控制板

Info

Publication number: CN213457702U
Application number: CN202021931073.XU
Authority: CN
Inventors: 崔坤新; 徐慧伟
Original assignee: Wuxi Longxin Mechanical And Electrical Engineering Co ltd
Current assignee: Wuxi Longxin Mechanical And Electrical Engineering Co ltd
Priority date: 2020-09-07
Filing date: 2020-09-07
Publication date: 2021-06-15
Anticipated expiration: 2030-09-07

Abstract

本实用新型公开了基于HSC串行总线接口的32路AD数据采集控制板，该所述AD数据采集控制板由0～5V输入单元、4～20mA输入单元、电子开关切换、AD转换器、信号处理单元、设备插入通知、BLVDS接口和降压供电电路组成，所述0～5V输入单元的输入电压经过精密电阻分压、电容滤波后变为0～2.5V电压信号送入后级电子开关。该基于HSC串行总线接口的32路AD数据采集控制板，AD数据采集板通过一对BLVDS接口与高速通讯背板连接，通过HSC串行总线协议与通讯控制板通讯，通讯速率大于540Mb，结构简单，数据转换精度高，故障率低可靠性高，支持板卡热拔插在线更换，在线扩展方便等优点。

Description

基于HSC串行总线接口的32路AD数据采集控制板

技术领域

本实用新型涉及AD数据采集控制板技术领域，具体为基于HSC串行总线接口的32路AD数据采集控制板。

背景技术

随着当前物联网应用的普及发展，使用的各种类型的传感器也越来越多，虽然有些传感器采用了数字信号输出的模式，但是大部分还是采用传统的 0～5V或者4～20mA的输出信号模式，由于控制精度的提高，也对信号实时采集提出了很高的要求。常规的数据采集板卡受限于输入数量少，受计算机扩展插槽数量的限制，扩展能力弱，并且出现故障情况下只能停机更换板卡。而采用常规的基于485总线或者CAN总线扩展方式时，受限通讯速率的影响，不能满足实时应用。

为此，提出基于HSC串行总线接口的32路AD数据采集控制板。

实用新型内容

本实用新型提供如下技术方案：基于HSC串行总线接口的32路AD数据采集控制板，该所述AD数据采集控制板由0～5V输入单元、4～20mA输入单元、电子开关切换、AD转换器、信号处理单元、设备插入通知、BLVDS接口和降压供电电路组成，所述0～5V输入单元的输入电压经过精密电阻分压、电容滤波后变为0～2.5V电压信号送入后级电子开关，且所述4～20mA输入单元由 OPA4277精密运放组成I/V变换电路，输入的4～20mA电流信号经采样电阻采样后由运放对电压信号放大，转成0～2.5V信号送入后级电子开关，电子开关采用4片ADG608，该电子开关是8选1，其A0～A3通道选择信号由信号处理单元驱动，EN使能端由A4通道选择信号驱动，轮流切换完成32路输入信号的选通，AD转换器采用2片ADS7822，每片完成16路输入信号的转换，AD芯片的参考电压为2.5V，由REF3125电压基准芯片提供，REF3125电压输出的 2.5V基准电压经OAP277运放反相后生成-2.5V基准电压，AD转换器通过SPI 总线接入信号处理单元，所述信号处理单元由10M02SCE144 FPGA芯片完成， HSC串行总线通过DIN41612欧式插头与高速通讯底板连接，供电单元采用 TPS54286、TPS5430、ADP3336电源芯片构成。

优选的，两个AD转换器采用并行控制模式，采用轮询的方式控制每个输入通道选通和AD采样，并将采样结果变换，保存到内存中。

优选的，两个AD转换器根据命令完成指定通道的AD采样以及采样间隔时间。

优选的，核心控制逻辑单元内部实现SERDES串行解串器，并通过TX发送和RX接收一对BLVDS接口与高速通讯背板相连，完成与通讯控制卡的通讯。

优选的，TPS54286将输入的12～24V电压经开关降压后输出+6V和+3.3V 两路电源，+3.3V供逻辑芯片使用，TPS5430将输入的12～24V电压经开关降压后产生-5V电源，为OPA4277精密运放提供负的电源。

优选的，+6V电源经ADP3336稳压电路降压后生成+5V电源，为OPA4277 精密运放提供正的电源。

与现有技术相比，本实用新型提供了基于HSC串行总线接口的32路AD 数据采集控制板，具备以下有益效果：AD数据采集板通过一对BLVDS接口与高速通讯背板连接，通过HSC串行总线协议与通讯控制板通讯，通讯速率大于540Mb，结构简单，数据转换精度高，故障率低可靠性高，支持板卡热拔插在线更换，在线扩展方便等优点。

附图说明

图1为本实用新型的系统框图；

图2为本实用新型0～5V输入的电路图；

图3为本实用新型4～20mA输入的电路图；

图4为本实用新型电子开关选通和AD转换的电路图；

图5为本实用新型降压供电电路的电路图；

图6为本实用新型信号处理单元的电路图；

图7为本实用新型中电源电路的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1-7所示，基于HSC串行总线接口的32路AD数据采集控制板，该所述AD数据采集控制板由0～5V输入单元、4～20mA输入单元、电子开关切换、 AD转换器、信号处理单元、设备插入通知、BLVDS接口和降压供电电路组成，所述0～5V输入单元的输入电压经过精密电阻分压、电容滤波后变为0～2.5V 电压信号送入后级电子开关，且所述4～20mA输入单元由OPA4277精密运放组成I/V变换电路，输入的4～20mA电流信号经采样电阻采样后由运放对电压信号放大，转成0～2.5V信号送入后级电子开关，电子开关采用4片ADG608，该电子开关是8选1，其A0～A3通道选择信号由信号处理单元驱动，EN使能端由A4通道选择信号驱动，轮流切换完成32路输入信号的选通，AD转换器采用2片ADS7822，每片完成16路输入信号的转换，AD芯片的参考电压为2.5V，由REF3125电压基准芯片提供，REF3125电压输出的2.5V基准电压经OAP277 运放反相后生成-2.5V基准电压，AD转换器通过SPI总线接入信号处理单元，所述信号处理单元由10M02SCE144 FPGA芯片完成，HSC串行总线通过DIN41612 欧式插头与高速通讯底板连接，供电单元采用TPS54286、TPS5430、ADP3336 电源芯片构成。

两个AD转换器采用并行控制模式，采用轮询的方式控制每个输入通道选通和AD采样，并将采样结果变换，保存到内存中。

两个AD转换器根据命令完成指定通道的AD采样以及采样间隔时间。

核心控制逻辑单元内部实现SERDES串行解串器，并通过TX发送和RX接收一对BLVDS接口与高速通讯背板相连，完成与通讯控制卡的通讯。

TPS54286将输入的12～24V电压经开关降压后输出+6V和+3.3V两路电源， +3.3V供逻辑芯片使用，TPS5430将输入的12～24V电压经开关降压后产生-5V 电源，为OPA4277精密运放提供负的电源。

+6V电源经ADP3336稳压电路降压后生成+5V电源，为OPA4277精密运放提供正的电源。

需要说明的是，该AD数据采集板由0～5V输入单元、4～20mA输入单元、电子开关切换、AD转换器、信号处理单元、设备插入通知、BLVDS接口和降压供电电路组成，如图1所示。

1、0～5V输入单元：输入电压经过精密电阻分压、电容滤波后变为0～2.5V 电压信号送入后级电子开关，电路如图2所示；

2、4～20mA输入单元：由OPA4277精密运放组成I/V变换电路，输入的 4～20mA电流信号经采样电阻采样后由运放对电压信号放大，转成0～2.5V信号送入后级电子开关，电路如图3所示；

3、电子开关采用4片ADG608，该电子开关是8选1，其A0～A3通道选择信号由信号处理单元驱动，EN使能端由A4通道选择信号驱动，轮流切换完成 32路输入信号的选通；

4、AD转换器采用2片ADS7822，每片完成16路输入信号的转换。AD芯片的参考电压为2.5V，由REF3125电压基准芯片提供，REF3125电压输出的 2.5V基准电压经OAP277运放反相后生成-2.5V基准电压，AD转换器通过SPI 总线接入信号处理单元，电路如图4所示；

5、信号处理单元由10M02SCE144 FPGA芯片完成，控制逻辑采用Verilog 硬件描述语言编写，信号处理单元由以下几个功能组成：

两个AD转换器采用并行控制模式，采用轮询的方式控制每个输入通道选通和AD采样，并将采样结果变换，保存到内存中；根据命令完成指定通道的 AD采样以及采样间隔时间；

实现HSC高速通讯协议，完成数据帧的接收、发送、解包、组包以及数据校验，数据校验错误时，要求发送数据的设备数据重发。对于要发送的数据组包，加入校验后发送，并根据接收设备的要求进行数据重发；

串行总线接口：核心控制逻辑单元内部实现SERDES串行解串器，并通过 TX发送和RX接收一对BLVDS接口与高速通讯背板相连，完成与通讯控制卡的通讯；

信号处理单元电路如图6所示

6、板卡插入通知电路是将与高速通讯底板连接的插座特定引脚接地实现，主控电路检测到对应引脚电平为低后，通过通讯线路主动查询AD数据采集板，板卡向主控电路发送消息，告诉主控板卡该AD数据采集板的类型及输入输出能力。

7、HSC串行总线通过DIN41612欧式插头与高速通讯底板连接，RX和TX 两对BLVDS信号线。由于传输线减少，大大简化了通讯底板的设计；由于采用BLVDS传输，也大大提高了信号的抗干扰能力，保证了通讯的可靠性。

8、供电单元采用TPS54286、TPS5430、ADP3336电源芯片构成，TPS54286 将输入的12～24V电压经开关降压后输出+6V和+3.3V两路电源，+3.3V供逻辑芯片使用；TPS5430将输入的12～24V电压经开关降压后产生-5V电源，为 OPA4277精密运放提供负的电源；+6V电源经ADP3336稳压电路降压后生成+5V 电源，为OPA4277精密运放提供正的电源，电路如图7所示。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims

1.基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：该所述AD数据采集控制板由0～5V输入单元、4～20mA输入单元、电子开关切换、AD转换器、信号处理单元、设备插入通知、BLVDS接口和降压供电电路组成，所述0～5V输入单元的输入电压经过精密电阻分压、电容滤波后变为0～2.5V电压信号送入后级电子开关，且所述4～20mA输入单元由OPA4277精密运放组成I/V变换电路，输入的4～20mA电流信号经采样电阻采样后由运放对电压信号放大，转成0～2.5V信号送入后级电子开关，电子开关采用4片ADG608，该电子开关是8选1，其A0～A3通道选择信号由信号处理单元驱动，EN使能端由A4通道选择信号驱动，轮流切换完成32路输入信号的选通，AD转换器采用2片ADS7822，每片完成16路输入信号的转换，AD芯片的参考电压为2.5V，由REF3125电压基准芯片提供，REF3125电压输出的2.5V基准电压经OAP277运放反相后生成-2.5V基准电压，AD转换器通过SPI总线接入信号处理单元，所述信号处理单元由10M02SCE144 FPGA芯片完成，HSC串行总线通过DIN41612欧式插头与高速通讯底板连接，供电单元采用TPS54286、TPS5430、ADP3336电源芯片构成。

2.根据权利要求1所述的基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：两个AD转换器采用并行控制模式，采用轮询的方式控制每个输入通道选通和AD采样，并将采样结果变换，保存到内存中。

3.根据权利要求1所述的基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：两个AD转换器根据命令完成指定通道的AD采样以及采样间隔时间。

4.根据权利要求1所述的基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：核心控制逻辑单元内部实现SERDES串行解串器，并通过TX发送和RX接收一对BLVDS接口与高速通讯背板相连，完成与通讯控制卡的通讯。

5.根据权利要求1所述的基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：TPS54286将输入的12～24V电压经开关降压后输出+6V和+3.3V两路电源，+3.3V供逻辑芯片使用，TPS5430将输入的12～24V电压经开关降压后产生-5V电源，为OPA4277精密运放提供负的电源。

6.根据权利要求1所述的基于HSC串行总线接口的32路AD数据采集控制板，其特征在于：+6V电源经ADP3336稳压电路降压后生成+5V电源，为OPA4277精密运放提供正的电源。