CN116053298A - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN116053298A
CN116053298A CN202310042318.5A CN202310042318A CN116053298A CN 116053298 A CN116053298 A CN 116053298A CN 202310042318 A CN202310042318 A CN 202310042318A CN 116053298 A CN116053298 A CN 116053298A
Authority
CN
China
Prior art keywords
oxide layer
substrate
shallow trench
layer
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310042318.5A
Other languages
English (en)
Other versions
CN116053298B (zh
Inventor
汪华
杨宗凯
程洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310042318.5A priority Critical patent/CN116053298B/zh
Publication of CN116053298A publication Critical patent/CN116053298A/zh
Application granted granted Critical
Publication of CN116053298B publication Critical patent/CN116053298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种半导体器件的制作方法，属于半导体技术领域。所述制作方法至少包括：提供一衬底；在所述衬底上形成氧化层；在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构与所述氧化层之间形成台阶；对所述氧化层和所述浅沟槽隔离结构进行疏水性处理；在所述衬底上形成光刻胶层，所述光刻胶层暴露部分所述氧化层；干法刻蚀部分所述氧化层；湿法刻蚀所述氧化层至所述衬底；在所述氧化层上形成栅极结构；在所述栅极结构一侧形成第一掺杂区；以及在所述栅极结构另一侧形成第二掺杂区，且所述第二掺杂区形成在所述栅极结构和所述浅沟槽隔离结构合围的所述衬底内。通过本发明提供的一种半导体器件的制作方法，提高半导体器件的制作良率。

Description

一种半导体器件的制作方法
技术领域
本发明属于半导体技术领域，特别涉及一种半导体器件的制作方法。
背景技术
在半导体芯片制造流程中，在形成浅沟槽隔离结构（Shallow Trench Isolation，STI）后，去除部分氧化层刻蚀工艺中通常采用的方式是湿法蚀刻，将去除区域的氧化层刻蚀掉，湿法刻蚀的选择性高，均匀性较好，不会对材料底部造成损伤，但其各向同性，易受刻蚀时长以及光刻胶黏附性等因素影响造成侧蚀严重，影响器件性能与产品良率。
在形成非对称的金属-氧化物半导体场效应晶体管（Metal-Oxide SemiconductorField-Effect Transistor，MOS）中，例如非对称的对接器件（Butted device）中，在形成STI后，需要保留的氧化层的界面横跨有源区（Active Area，AA）和STI，由于AA与STI之间具有高度差，在湿法蚀刻制程时酸溶液会从交界面位置钻蚀到被光刻胶覆盖的地方，造成保留区域的氧化物缺失，导致后续栅极结构短路，器件失效，从而影响产品良率。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，通过本发明提供的半导体器件的制作方法，可以简化半导体器件的制作流程，提高半导体器件的制作良率。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的制作方法，包括：
提供一衬底；
在所述衬底上形成氧化层；
在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构与所述氧化层之间形成台阶；
对所述氧化层和所述浅沟槽隔离结构进行疏水性处理；
在所述衬底上形成光刻胶层，所述光刻胶层暴露部分所述氧化层；
干法刻蚀部分所述氧化层；
湿法刻蚀所述氧化层至所述衬底；
在所述氧化层上形成栅极结构；
在所述栅极结构一侧的所述衬底形成第一掺杂区；以及
在所述栅极结构另一侧的所述衬底形成第二掺杂区，且所述第二掺杂区形成在所述栅极结构和所述浅沟槽隔离结构合围的所述衬底内。
在本发明一实施例中，采用六甲基二硅氨烷、三甲基氯硅烷、四乙氧基硅烷、甲基三乙氧基硅烷或全氟辛基三氯硅烷中的一种或几种组合，对所述氧化层和所述浅沟槽隔离结构进行疏水性处理。
在本发明一实施例中，所述疏水性处理的温度为140℃~160℃。
在本发明一实施例中，所述疏水性处理的时间为3min~6min。
在本发明一实施例中，所述光刻胶层暴露所述栅极结构远离所述浅沟槽隔离结构一侧的所述氧化层。
在本发明一实施例中，在所述栅极结构远离所述浅沟槽隔离结构的一侧，所述氧化层与所述栅极结构之间的距离为0.1μm~0.3μm。
在本发明一实施例中，所述干法刻蚀气体至少为四氟化碳、三氟甲烷、二氟甲烷或氧气中的一种。
在本发明一实施例中，所述干法刻蚀去除所述氧化层的厚度，为所述氧化层总厚度的80%~90%。
在本发明一实施例中，所述湿法刻蚀的刻蚀液为氢氟酸与氟化铵的混合溶液。
在本发明一实施例中，所述制作方法还包括：刻蚀所述氧化层至所述衬底后，在所述衬底上形成保护层。
综上所述，本发明提供一种半导体器件的制作方法，增加光刻胶与氧化层的粘附性，同时能够减少湿法刻蚀的时间，能够减少氧化层钻刻现象，改善有源区和浅沟槽隔离结构的台阶界面复杂处的钻刻现象，减少半导体器件的漏电现象，提高半导体器件的制作良率。通过多种方式结合，减少钻刻现象，同时，不额外增加工艺难度，确保获得高质量的半导体器件。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中形成的半导体器件的俯视图。
图2为图1沿A-A方向形成第一光刻胶层的示意图。
图3为图1沿B-B方向形成第一光刻胶层的示意图。
图4为图1沿A-A方向形成浅沟槽的示意图。
图5为图1沿B-B方向形成浅沟槽的示意图。
图6为图1沿A-A方向形成浅沟槽隔离结构的示意图。
图7为图1沿B-B方向形成浅沟槽隔离结构的示意图。
图8为图1沿A-A方向形成第二光刻胶层的示意图。
图9为图1沿B-B方向形成第二光刻胶层的示意图。
图10为图1沿A-A方向进行干法刻蚀的示意图。
图11为图1沿B-B方向进行干法刻蚀的示意图。
图12为图1沿A-A方向进行湿法刻蚀的示意图。
图13为图1沿B-B方向进行湿法刻蚀的示意图。
图14为图1在C-C方向的剖视图。
图15为一实施例中直接采用湿法刻蚀后，在图1所示半导体器件的C-C方向的剖视图。
图16为图1沿A-A方向形成保护层的示意图。
图17为图1沿B-B方向形成保护层的示意图。
图18为图1沿A-A方向形成栅极结构的示意图。
图19为图1沿D-D方向形成栅极结构的示意图。
图20为一实施例中直接采用湿法刻蚀后，在图1所示半导体器件的D-D方向形成栅极结构剖视图。
图21为图1沿A-A方向形成掺杂区的示意图。
图22为图1沿B-B方向形成掺杂区的示意图。
图23为图1沿A-A方向形成侧墙结构的示意图。
图24为图1沿A-A方向形成自对准硅化物阻挡层的示意图。
图25为图1沿B-B方向形成自对准硅化物阻挡层的示意图。
图26为图1沿A-A方向形成导电插塞的示意图。
图27为图1沿B-B方向形成导电插塞的示意图。
标号说明：
10、衬底；11、氧化层；111、氧化层区域；12、氮化层；13、第一光刻胶层；131、第一开口；14、浅沟槽隔离结构；141、浅沟槽；15、第二光刻胶层；151、第二开口；152、第三开口；153、凹部；16、保护层；17、栅极结构；171、第一掺杂区；172、第二掺杂区；18、侧墙结构；19、自对准硅化物阻挡层；20、第一导电插塞；21、第二导电插塞；22、第三导电插塞；200、层间介质层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
本发明提供的一种半导体器件的制作方法，能够准确刻蚀氧化层，获得的半导体器件的氧化层区域的边界清晰，半导体器件具有优异的性能，且制作方法简单，制作成本低。获得的半导体器件可广泛应用在通信、交通、能源、医学、家用电器以及航空航天等各个领域。
请参阅图1所示，在本发明一实施例中，以一个Butted device为例进行阐述，在同一衬底上，相邻的Butted device之间或Butted device与其他半导体器件之间例如通过浅沟槽隔离结构进行隔离。首先提供衬底10，且衬底10可以为任意适于形成半导体器件的材料，例如为碳化硅（SiC）、氮化镓（GaN）、氮化铝（AlN）、氮化铟（InN）、磷化铟（InP）、砷化镓（GaAs）、硅锗（GeSi）、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等，还包括这些半导体材料构成的叠层结构，或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。本发明并不限制衬底10的材料，且衬底10可以为P掺杂的半导体衬底，也可以为N掺杂的半导体衬底，本实施例中，衬底10例如为P掺杂的硅衬底。
请参阅图1至图3所示，在本发明一实施例中，图2为图1在A-A方向的剖视图，图3为图1在B-B方向的剖视图。在衬底10上形成氧化层11，氧化层11例如为致密的氧化硅等材料，且例如可以通过干氧氧化法、湿氧氧化法、原位水汽生长法或化学气相沉积等方法在衬底10上形成氧化层11。在本实施例中，氧化层11例如为氧化硅层，通过将衬底10放入例如950℃～1150℃温度下的炉管，通入混有少量氢气的氧气，衬底10与氧气在高温下反应，生成致密的氧化层11。氧化层11的厚度例如为70nm~100nm，具体例如70nm、80nm、90nm或100nm等。
请参阅图2至图3所示，在本发明一实施例中，在形成氧化层11后，在氧化层11上形成氮化层12，氮化层12例如为氮化硅或氮化硅和氧化硅的叠层。其中，氧化层11作为缓冲层可以改善衬底10与氮化层12之间的应力。在本发明中，氮化层12例如可以通过低压化学气相沉积法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法形成在氧化层11上。具体例如将带有氧化层11的衬底10置于充有二氯硅烷与氨气的炉管内，在压力例如为2T~10T，且在温度例如为700℃~800℃下反应，沉积氮化层12。其中氮化层12和氧化层11例如在同一设备中形成，即在氧化层11形成后，控制设备参数，形成氮化层12，以简化制作工艺。其中，氮化层12的厚度例如为70nm~90nm，具体例如为70nm、80nm或90nm等。氮化层12可保护衬底10和氧化层11免受浅沟槽隔离结构制作过程中涉及的化学机械抛光平坦化制程（Chemical Mechanical Polishing，CMP）等工艺的影响。且氮化层12在浅沟槽形成过程中，可以作为掩膜，在对衬底10进行刻蚀时，保护其他部位的衬底10和氧化层11不受损伤。
请参阅图2至图3所示，在本发明一实施例中，可利用例如旋涂法在氮化层12上形成第一光刻胶层13。对第一光刻胶层13进行曝光和显影，在第一光刻胶层13上形成第一开口131，以定位浅沟槽隔离结构的位置。在本实施例中，第一开口131例如呈“U”型或“凹型”设置，且“U”型或“凹型”开口内的有源区用于设置栅极结构和掺杂区。
请参阅图4至图5所示，在本发明一实施例中，图4为图1在A-A方向的剖视图，图5为图1在B-B方向的剖视图。以带有第一开口131的第一光刻胶层13为掩膜，向衬底10的方向进行刻蚀，去除第一开口131暴露的氮化层12、氧化层11和部分衬底10，形成浅沟槽141。在本实施例中，例如选择采用干法刻蚀形成浅沟槽141，且刻蚀气体例如包括氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）和溴化氢（HBr）等中的一种或几种混合，或它们和氧气（O2）的组合。
请参阅图6至图7所示，在本发明一实施例中，图6为图1在A-A方向的剖视图，图7为图1在B-B方向的剖视图。在浅沟槽141内沉积绝缘介质，形成浅沟槽隔离结构14。具体的，在浅沟槽141内沉积绝缘介质直至覆盖氮化层12的表面。在沉积绝缘介质前，可以选择对衬底10在氧气氛围下进行退火处理，在浅沟槽141内形成一层内衬氧化层（图中未显示），减少漏电产生。本发明并不限制绝缘介质的沉积方式，例如可以通过高密度等离子体化学气相淀积（High Density Plasma CVD，HDP-CVD）或高深宽比化学气相淀积（High Aspect RatioProcess CVD，HARP-CVD）等沉积方式，以形成相应的绝缘介质。在沉积绝缘介质之后，可进行高温（例如800℃~1200℃）回火制程，以增加绝缘介质的密度和应力情况。绝缘介质例如为对研磨具有较高适应力的氧化硅，在其他实施例中，绝缘介质还可以为氟硅玻璃等绝缘材料。
请参阅图6至图7所示，在本发明一实施例中，在形成绝缘介质后，对绝缘介质进行平坦处理，例如利用化学机械抛光（Chemical Mechanical Polishing，CMP）工艺平坦化绝缘介质和部分氮化层12，使绝缘介质和氮化层12的高度一致。然后对抛光后的氮化层12进行刻蚀去除，本发明并不限制氮化层12的去除方法，例如采用干法刻蚀或湿法刻蚀等。在本实施例中，例如采用酸溶液进行湿法刻蚀，具体采用体积分数例如为85%~88%的磷酸，在例如150℃~165℃的条件下，对氮化层12进行刻蚀。去除氮化层12后，在氧化层11和绝缘介质之间形成台阶，即浅沟槽隔离结构14的高度高于氧化层11的高度，其中，浅沟槽隔离结构14与氧化层11之间的台阶高度例如为7nm~10nm。
请参阅图6至图7所示，在本发明一实施例中，在形成浅沟槽隔离结构14后，对氧化层11和浅沟槽隔离结构14的表面进行疏水处理，以提高后续光刻胶与氧化层11和浅沟槽隔离结构14之间的粘附性。在本实施例中，例如通过六甲基二硅氨烷、三甲基氯硅烷、四乙氧基硅烷、甲基三乙氧基硅烷或全氟辛基三氯硅烷对氧化层11和浅沟槽隔离结构14进行疏水处理，又例如采用六甲基二硅氨烷蒸汽进行处理，且处理温度例如为140℃~160℃，处理时间例如为3min~6min，以确保氧化层11和浅沟槽隔离结构14表面的疏水性。在其他实施例中，还可以选择其他方式对氧化层11和浅沟槽隔离结构14进行疏水处理，具体可在生产过程中进行选择。通过对氧化层11和浅沟槽隔离结构14的表面进行疏水处理，能有效增加氧化层11和浅沟槽隔离结构14与光刻胶的黏附性。
请参阅图8至图9所示，在本发明一实施例中，图8为图1在A-A方向的剖视图，图9为图1在B-B方向的剖视图。在进行疏水处理后，在氧化层11和浅沟槽隔离结构14上形成第二光刻胶层15，对第二光刻胶层15进行曝光显影，在第二光刻胶层15上形成第二开口151和第三开口152，第二开口151用以定位氧化层去除区域，第三开口152用于定位后续掺杂区上自对准硅化物阻挡层的位置，第三开口152例如为圆形或方形等。其中，在图1的A-A方向上，第二光刻胶层15暴露浅沟槽隔离结构14一侧的氧化层11，以及远离浅沟槽隔离结构14一端的部分氧化层11，即第二光刻胶层15暴露远离浅沟槽隔离结构一侧的氧化层11。在图1的B-B方向上，第二光刻胶层15暴露有源区两侧的浅沟槽隔离结构14外侧的氧化层11，在浅沟槽隔离结构14的开口端，保留的氧化层区域111横跨在浅沟槽隔离结构14和氧化层11。
请参阅图1、图10和图11所示，在本发明一实施例中，图10为图1在A-A方向的剖视图，图11为图1在B-B方向的剖视图。在形成第二开口151后，以第二光刻胶层15为掩膜，对氧化层11和部分浅沟槽隔离结构14进行刻蚀。在本实施例中，对氧化层11和浅沟槽隔离结构14进行干法刻蚀，例如采用反应离子刻蚀（Reactive Ion Etching，RIE）或等离子体刻蚀（PlasmaEtching，PE）等方法进行刻蚀，且在刻蚀前调整等离子蚀刻气体分布密度，提高蚀刻均匀性。其中，刻蚀气体例如包括四氟化碳、三氟甲烷、二氟甲烷和氧气等中的一种或几种混合。通过干法刻蚀，去除例如80%~90%的氧化层11和浅沟槽隔离结构14，即干法刻蚀去除的氧化层11的厚度例如为55nm~90nm，刻蚀后，氧化层11的剩余厚度例如为10nm~15nm。通过干法刻蚀去除大部分的氧化层11，并在刻蚀过程中，控制等离子蚀刻气体分布密度，此时不会产生横向蚀刻，刻蚀界面完整。
请参阅图12至图15所示，在本发明一实施例中，图12为图1在A-A方向的剖视图，图13为图1在B-B方向的剖视图，图14是图1在C-C方向的剖视图，图15是一实施例中，在形成STI后，直接采用湿法刻蚀后，图1在C-C方向的剖视图。在干法刻蚀后，对剩余厚度的氧化层11进行湿法刻蚀，在A-A方向上，保留的氧化层11内形成凹部153，凹部153用来定位后续自对准硅化物阻挡层的位置。在本实施例中，湿法刻蚀的刻蚀液例如为缓冲氧化物刻蚀液（Buffered Oxide Etch，BOE），即氢氟酸（HF）与氟化铵（NH4F）的混合溶液，其中，氟化铵可以固定氢离子的浓度，可以稳定氧化层11的蚀刻率，氧化层11的刻蚀均匀好，减少对底部衬底造成损伤。在湿法刻蚀过程中，由于第二光刻胶层15与氧化层11之间的粘附性好，且经过干法刻蚀后，氧化层11的厚度较薄，湿法刻蚀时间短，氧化层11不会发生钻刻。从图14和图15中可以看出，对氧化层11进行疏水处理，并对氧化层11采用不同刻蚀方式组合进行刻蚀，能有效避免Butted device器件在浅沟槽隔离结构14与有源区的台阶界面复杂处的钻蚀现象，避免Butteddevice器件在直接进行湿法刻蚀时，在氧化层11与浅沟槽隔离结构14处产生凹陷，造成的漏电，从而本发明提供的制作方法能够提高半导体器件的性能。在氧化层11刻蚀完后，例如通过清洗或氧灰化处理去除第二光刻胶层15。
请参阅图16至图17所示，在本发明一实施例中，图16为图1在A-A方向的剖视图，图17为图1在B-B方向的剖视图。在去除氧化层11后，通过热氧化工艺，在衬底10上形成保护层16。在本实施例中，保护层16例如通过原位水气生成法（In-Situ Steam Generation，ISSG）形成，且形成的厚度例如为5nm~10nm，用于在后续离子注入过程中，保护衬底10，避免衬底10受到刻蚀损伤。在形成保护层16的过程中，浅沟槽隔离结构14和氧化层11区域不受影响，保持原有厚度。通过重新形成保护层16，更进一步保证Butted device器件的有源区与浅沟槽隔离结构14交界处，氧化层界面的完整性，修复和防止前端制程波动对器件的影响。
请参阅图18至图20所示，在本发明一实施例中，图18为图1在A-A方向的剖视图，图19为图1在D-D方向的剖视图，图20是一实施例中，在形成STI后，直接采用湿法刻蚀后，形成的如图1所示的半导体器件在D-D方向的剖视图。在形成保护层16后，在氧化层11上形成栅极材料层（图中未显示）。栅极材料层例如为多晶硅层，且多晶硅层可以为P型掺杂，也可以为N型掺杂，且栅极材料层的掺杂类型与衬底10的掺杂类型不同。在本实施例中，栅极材料层例如为N型掺杂的多晶硅，且栅极材料层的厚度例如为300nm~400nm，在其他实施例中，栅极材料层的厚度可以根据实际需要进行设定。在栅极材料层上图案化的光阻层（图中未显示），以图案化的光阻层为掩膜，例如通过例如干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合来刻蚀栅极材料层，在本实施例中，例如采用干法刻蚀工艺依次各向异性刻蚀栅极材料层，形成栅极结构17。其中，在图1的A-A方向上，在栅极结构17远离浅沟槽隔离结构14的一端，栅极结构17与氧化层11之间的距离例如为0.1μm~0.3μm。在图1的B-B方向上，栅极结构17横跨在浅沟槽隔离结构14之间的氧化层11上，并覆盖氧化层11两侧的部分浅沟槽隔离结构14。在图1的D-D方向上，有源区与浅沟槽隔离结构14交界处，氧化层界面的完整性，不会造成栅极材料层在氧化层11与保护层16的界面处残留，减少漏电的发生。即通过上述方法刻蚀氧化层11，避免直接通过湿法刻蚀，在氧化层11与浅沟槽隔离结构14交界处，因氧化层11缺失导致的栅极材料层短路的问题，提高半导体器件的性能。
请参阅图21至图22所示，在本发明一实施例中，图21为图1在A-A方向的剖视图，图22为图1在B-B方向的剖视图。在形成栅极结构17后，在栅极结构17两侧的衬底10内形成掺杂区，以作为半导体器件的源极和漏极。其中，掺杂区包括第一掺杂区171和第二掺杂区172，且第一掺杂区171和第二掺杂区172的掺杂类型相同，且和衬底10的掺杂类型相反，在本实施例中，第一掺杂区171和第二掺杂区172的掺杂离子例如为磷（P）或砷（As）等N型离子。在离子注入过程中，保护层16能够保护衬底10，避免衬底10受到损伤。
请参阅图23所示，在本发明一实施例中，图23为图1在A-A方向的剖视图。在形成掺杂区后，在衬底10和栅极结构17上形成侧墙介质层（图中未显示），且侧墙介质层的材料例如为氧化硅、氮化硅或者氧化硅和氮化硅叠层等材料。形成侧墙介质层之后，例如可采用干法刻蚀或湿法刻蚀等刻蚀工艺去除栅极结构17、氧化层11、浅沟槽隔离结构14和保护层16上的侧墙介质层，保留位于栅极结构17两侧的侧墙介质层。将保留下的侧墙介质层定义为侧墙结构18，且侧墙结构18的高度与栅极结构17的高度一致，侧墙结构18的宽度由栅极结构17的顶部至底部逐渐增加，通过设置绝缘性侧墙结构18，防止制备的半导体器件产生漏电现象。在本实施例中，侧墙结构18的形状例如为圆弧状，在其他实施例中，侧墙结构18的形状还可以为三角形状或L形状。
请参阅图24至图25所示，在本发明一实施例中，图24为图1在A-A方向的剖视图，图25为图1在B-B方向的剖视图。在形成侧墙结构18后，可以通过干法刻蚀或湿法刻蚀去除第一掺杂区171和第二掺杂区172上的保护层16。在第一掺杂区171、部分第二掺杂区172和栅极结构17上形成自对准硅化物阻挡层（Self-Aligned Block，SAB）19，即自对准硅化物阻挡层19覆盖第一掺杂区171、部分第二掺杂区172和栅极结构17的顶部。自对准硅化物阻挡层19例如为硅化镍（NiSi）或硅化钴（CoSi）等金属硅化物，以降低后续金属连线与半导体器件的接触电阻。具体的，在衬底10及栅极结构17上形成介电层，将栅极结构17、第一掺杂区171和部分第二掺杂区172顶部的介电层刻蚀去除，在栅极结构17、第一掺杂区171和部分第二掺杂区172区域上沉积金属材料，例如钛、钴或镍等，通过快速退火处理的方式，金属材料与衬底10和栅极结构17中的硅反应，形成金属硅化物，最后，去除未反应的金属及介电层。
请参阅图26至图27所示，在本发明一实施例中，图26为图1在A-A方向的剖视图，图27为图1在B-B方向的剖视图。在形成自对准硅化物阻挡层19后，在自对准硅化物阻挡层19上形成层间介质层200，层间介质层200覆盖衬底10的表面。在本实施例中，可以例如通过高密度等离子体化学气相沉积法衬底10上形成层间介质层200，层间介质层200的厚度可以为500nm~800nm，层间介质层200的材料例如为二氧化硅。在层间介质层200形成多个与自对准硅化物阻挡层19连通的开孔，并在开孔内沉积导电材料，例如通过沉积工艺向开孔内沉积金属材料，例如沉积钛/氮化钛阻挡层及金属钨，从而形成导电插塞。导电插塞包括第一导电插塞20、第二导电插塞21和第三导电插塞22，其中，第一导电插塞20设置在第一掺杂区171上，第二导电插塞21设置在栅极结构17上，第三导电插塞22设置在第二掺杂区172上。通过设置多个导电插塞，便于半导体器件与后续线路的连接。
综上所述，本发明提供一种半导体器件的制作方法，在形成半导体器件过程中，在去除部分氧化层之前，对氧化层进行疏水处理，提高光刻胶与氧化层的粘附性，减少湿法刻蚀的钻刻现象。在去除氧化层的过程中，结合干法刻蚀和湿法刻蚀，减少湿法刻蚀的时间，进一步减少钻刻现象，改善有源区和浅沟槽隔离结构的台阶界面复杂处的钻蚀现象，减少漏电现象，提高半导体器件的制作良率。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成氧化层；
在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构与所述氧化层之间形成台阶；
对所述氧化层和所述浅沟槽隔离结构进行疏水性处理；
在所述衬底上形成光刻胶层，所述光刻胶层暴露部分所述氧化层；
干法刻蚀部分所述氧化层；
湿法刻蚀所述氧化层至所述衬底；
在所述氧化层上形成栅极结构；
在所述栅极结构一侧的所述衬底形成第一掺杂区；以及
在所述栅极结构另一侧的所述衬底形成第二掺杂区，且所述第二掺杂区形成在所述栅极结构和所述浅沟槽隔离结构合围的所述衬底内。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，采用六甲基二硅氨烷、三甲基氯硅烷、四乙氧基硅烷、甲基三乙氧基硅烷或全氟辛基三氯硅烷中的一种或几种组合，对所述氧化层和所述浅沟槽隔离结构进行疏水性处理。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述疏水性处理的温度为140℃~160℃。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述疏水性处理的时间为3min~6min。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述光刻胶层暴露所述栅极结构远离所述浅沟槽隔离结构一侧的所述氧化层。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，在所述栅极结构远离所述浅沟槽隔离结构的一侧，所述氧化层与所述栅极结构之间的距离为0.1μm~0.3μm。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述干法刻蚀气体至少为四氟化碳、三氟甲烷、二氟甲烷或氧气中的一种。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述干法刻蚀去除所述氧化层的厚度，为所述氧化层总厚度的80%~90%。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述湿法刻蚀的刻蚀液为氢氟酸与氟化铵的混合溶液。
10.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述制作方法还包括：刻蚀所述氧化层至所述衬底后，在所述衬底上形成保护层。
CN202310042318.5A 2023-01-28 2023-01-28 一种半导体器件的制作方法 Active CN116053298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310042318.5A CN116053298B (zh) 2023-01-28 2023-01-28 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310042318.5A CN116053298B (zh) 2023-01-28 2023-01-28 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN116053298A true CN116053298A (zh) 2023-05-02
CN116053298B CN116053298B (zh) 2023-06-27

Family

ID=86112916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310042318.5A Active CN116053298B (zh) 2023-01-28 2023-01-28 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN116053298B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082924A1 (en) * 2001-10-25 2003-05-01 Ebrahim Andideh Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface
WO2020036899A1 (en) * 2018-08-14 2020-02-20 Lam Research Corporation Modification of sno2 surface for euv lithography
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法
CN111430351A (zh) * 2019-01-10 2020-07-17 合肥晶合集成电路有限公司 一种非易失性存储单元、阵列及其制作方法
CN115020212A (zh) * 2022-08-08 2022-09-06 合肥晶合集成电路股份有限公司 一种半导体器件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082924A1 (en) * 2001-10-25 2003-05-01 Ebrahim Andideh Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface
WO2020036899A1 (en) * 2018-08-14 2020-02-20 Lam Research Corporation Modification of sno2 surface for euv lithography
CN112640044A (zh) * 2018-08-14 2021-04-09 朗姆研究公司 针对EUV光刻法的SnO2表面改性
CN111430351A (zh) * 2019-01-10 2020-07-17 合肥晶合集成电路有限公司 一种非易失性存储单元、阵列及其制作方法
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法
CN115020212A (zh) * 2022-08-08 2022-09-06 合肥晶合集成电路股份有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
CN116053298B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US11854898B2 (en) Wrap-around contact on FinFET
US10930784B2 (en) FETs and methods for forming the same
US6991991B2 (en) Method for preventing to form a spacer undercut in SEG pre-clean process
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
CN210272309U (zh) 半导体结构
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
KR20160063224A (ko) 게이트 스페이서 및 형성 방법
KR20090067576A (ko) 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
US6635576B1 (en) Method of fabricating borderless contact using graded-stair etch stop layers
CN115020343B (zh) 一种半导体器件的制作方法
CN115020212B (zh) 一种半导体器件的制作方法
TW202034378A (zh) 積體電路裝置及其形成方法
CN111106010B (zh) 具有堆叠半导体层作为沟道的晶体管
KR20030096463A (ko) 반도체 장치 및 그의 제조방법
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
CN116053298B (zh) 一种半导体器件的制作方法
KR20190001491A (ko) 반도체 디바이스 및 방법
CN116072703B (zh) 一种半导体器件及其制造方法
CN114334958A (zh) 半导体结构与其形成方法
CN117637814B (zh) 一种半导体器件及其制作方法
TWI799185B (zh) 半導體結構與其形成方法
US11996466B2 (en) Semiconductor device and method of manufacture
KR102546906B1 (ko) Finfet 디바이스 및 방법
CN117423659B (zh) 一种半导体结构及其制造方法
US20230352564A1 (en) Semiconductor device and methods of formation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant