CN116031272A - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN116031272A
CN116031272A CN202310332042.4A CN202310332042A CN116031272A CN 116031272 A CN116031272 A CN 116031272A CN 202310332042 A CN202310332042 A CN 202310332042A CN 116031272 A CN116031272 A CN 116031272A
Authority
CN
China
Prior art keywords
layer
substrate
photosensitive device
isolation
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310332042.4A
Other languages
English (en)
Other versions
CN116031272B (zh
Inventor
陈维邦
郑志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202310332042.4A priority Critical patent/CN116031272B/zh
Publication of CN116031272A publication Critical patent/CN116031272A/zh
Application granted granted Critical
Publication of CN116031272B publication Critical patent/CN116031272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Element Separation (AREA)

Abstract

本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供基底，基底具有相对的第一面和第二面；于基底内形成第一离子注入层；于基底内形成多个间隔排布的感光器件区，感光器件区位于第一离子注入层远离第一面的表面；于基底内形成深沟槽，深沟槽位于相邻感光器件区之间；于深沟槽和感光器件区之间形成隔离环，隔离环与第一离子注入层远离第一面的表面相接触。本申请的半导体结构的制备方法可以避免各个感光器件区之间发生串扰，以及可以将感光器件区与半导体结构内的其他结构层相隔离，避免感光器件区与其他结构层之间产生短路连接，实现对感光器件区的充分隔离和保护。

Description

半导体结构的制备方法及半导体结构
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体技术的发展，对BSI（Back side illumination，背照式）半导体器件中的感光器件区的感光性能要求越来越高，为提升感光性能，需要对感光器件区进行隔离保护。
而常规的隔离保护方式仅是在相邻的感光器件区之间设置简单填充的隔离结构，这种方式无法充分将感光器件区进行隔离保护，会造成相邻感光器件区之间以及感光器件区与其他结构层之间产生CT（cross talk，串扰）等负面效应。
发明内容
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：
提供基底，所述基底具有相对的第一面和第二面；
于所述基底内形成第一离子注入层；
于所述基底内形成多个间隔排布的感光器件区，所述感光器件区位于所述第一离子注入层远离所述第一面的表面；
于所述基底内形成深沟槽，所述深沟槽位于相邻所述感光器件区之间；
于所述深沟槽和所述感光器件区之间形成隔离环，所述隔离环与所述第一离子注入层远离所述第一面的表面相接触。
本申请的半导体结构的制备方法中，通过在相邻的感光器件区之间形成深沟槽，深沟槽可以将感光器件区分离开来，以及通过在深沟槽和感光器件区之间形成隔离环，隔离环可以将各个感光器件区进行隔离保护，可以避免各个感光器件区之间发生串扰；且隔离环与第一离子注入层远离第一面的表面相接触，以将感光器件区与半导体结构内的其他结构层相隔离，可以避免感光器件区与其他结构层之间产生短路连接，实现对感光器件区的充分隔离和保护。
在其中一个实施例中，所述于所述深沟槽和所述感光器件区之间形成隔离环，包括：
至少于所述深沟槽的侧壁形成牺牲层，所述牺牲层内包括III族元素中的任意一种或几种的组合；
对所得结构进行退火处理，以使所述牺牲层内的III族元素移动至所述深沟槽与所述感光器件区之间，以形成所述隔离环。
在其中一个实施例中，所述牺牲层包括硼硅层；所述对所得结构进行退火处理的过程中，所述硼硅层分解为硼离子和硅离子，所述硼离子移动至所述深沟槽与所述感光器件区之间，以形成所述隔离环，所述硅离子被氧化至少于所述深沟槽的侧壁形成第一介质层。
在其中一个实施例中，所述于所述基底内形成所述第一离子注入层之后，于所述基底内形成多个间隔排布的感光器件区之前，所述半导体结构的制备方法还包括：于所述基底内形成第二离子注入层，所述第二离子注入层位于所述第一离子注入层与所述基底的所述第一面之间；
所述对所得结构进行退火处理的过程中，所述第二离子注入层转变为第二介质层。
在其中一个实施例中，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述第二离子注入层位于所述浅沟槽隔离结构远离所述第一面的一侧；
于所述基底内形成所述第二离子注入层之后，于所述基底内形成多个间隔排布的感光器件区之前，还包括：于所述基底的所述第一面形成金属互连结构。
在其中一个实施例中，所述于所述基底内形成深沟槽之后，于所述深沟槽和所述感光器件区之间形成隔离环之前，还包括：于所述基底的所述第二面形成垫氧层。
在其中一个实施例中，所述于所述深沟槽和所述感光器件区之间形成隔离环之后，还包括：
于所述深沟槽内填充第三介质层，以形成深沟槽隔离结构；
于所述基底的所述第二面形成隔离栅格，所述隔离栅格与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光器件区；
于所述开口内形成滤光片，所述滤光片与所述感光器件区对应设置；
于所述滤光片和所述隔离栅格远离所述基底的表面形成透镜层。
本申请还提供一种半导体结构，所述半导体结构包括：
基底，所述基底具有相对的第一面和第二面；
第一离子注入层，位于所述基底内；
多个间隔排布的感光器件区，位于所述第一离子注入层远离所述第一面的表面；
深沟槽，位于相邻所述感光器件区之间；
隔离环，位于所述深沟槽和所述感光器件区之间，并与所述第一离子注入层远离所述第一面的表面相接触。
本申请的半导体结构中，深沟槽设置在相邻的感光器件区之间，深沟槽可以将感光器件区分离开来，以及隔离环位于深沟槽和感光器件区之间，隔离环可以将各个感光器件区进行隔离保护，可以避免各个感光器件区之间发生串扰；且隔离环与第一离子注入层远离第一面的表面相接触，以将感光器件区与半导体结构内的其他结构层相隔离，可以避免感光器件区与其他结构层之间产生短路连接，实现对感光器件区的充分隔离和保护。
在其中一个实施例中，所述半导体结构还包括：第一介质层、第二介质层和第三介质层，所述第一介质层至少位于所述深沟槽的侧壁，所述第三介质层填满所述深沟槽；所述第一介质层、所述隔离环及所述第三介质层构成深沟槽隔离结构；所述第二介质层位于所述第一离子注入层与所述第一面之间。
在其中一个实施例中，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述第二介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；所述半导体结构还包括：
金属互连结构，位于所述第一面；
隔离栅格，位于所述第二面，与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光器件区；
滤光片，位于所述开口内，与所述感光器件区对应设置；
透镜层，位于所述滤光片和所述隔离栅格远离所述基底的表面。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制备方法的流程图；
图2为一实施例中提供的半导体结构的制备方法中步骤S101所得结构的截面结构示意图；
图3为一实施例中提供的半导体结构的制备方法中步骤S102所得结构的截面结构示意图；
图4为一实施例中提供的半导体结构的制备方法中于基底内形成第二离子注入层的步骤所得结构的截面结构示意图；
图5为一实施例中提供的半导体结构的制备方法中于基底的第一面形成金属互连结构的步骤所得结构的截面结构示意图；
图6为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的截面结构示意图；
图7为一实施例中提供的半导体结构的制备方法中步骤S104的流程图；
图8为一实施例中提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图；
图9为一实施例中提供的半导体结构的制备方法中步骤S1042所得结构的截面结构示意图；
图10为一实施例中提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图；
图11为一实施例中提供的半导体结构的制备方法中去除图形化掩膜层和初始衬垫层的步骤所得结构的截面结构示意图；
图12为一实施例中提供的半导体结构的制备方法中于基底的第二面形成垫氧层的步骤所得结构的截面结构示意图；
图13为一实施例中提供的半导体结构的制备方法中步骤S105的流程图；
图14为一实施例中提供的半导体结构的制备方法中步骤S1051所得结构的截面结构示意图；
图15为一实施例中提供的半导体结构的制备方法中步骤S1052所得结构的截面结构示意图；
图16为一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图；
图17为一实施例中提供的半导体结构的制备方法中步骤S107的流程图；
图18为一实施例中提供的半导体结构的制备方法中步骤S1075所得结构的截面结构示意图；
图19为一实施例中提供的半导体结构的制备方法中步骤S1076所得结构的截面结构示意图；
图20为一实施例中提供的半导体结构的制备方法中步骤S108所得结构的截面结构示意图；
图21为一实施例中提供的半导体结构的制备方法中步骤S109所得结构的截面结构示意图。
附图标记说明：
1-基底；101-第一面；102-第二面；11-浅沟槽隔离结构；12-有源区；13-第一离子注入层；14-第二离子注入层；141-第二介质层；2-金属互连结构；3-感光器件区；41-初始衬垫层；42-图形化掩膜层；421-第一开口图形；5-深沟槽隔离结构；50-深沟槽；51-牺牲层；52-隔离环；53-第一介质层；54-第三介质层；6-垫氧层；7-隔离栅格；70-开口；71-第一隔离层；72-第二隔离层；73-第三隔离层；74-第四隔离层；75-第五隔离层；8-滤光片；9-透镜层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体技术的发展，对BSI（Back side illumination，背照式）半导体器件中的感光器件区的感光性能要求越来越高，为提升感光性能，需要对感光器件区进行隔离保护。
而常规的隔离保护方式仅是在相邻的感光器件区之间设置简单填充的隔离结构，这种方式无法充分将感光器件区进行隔离保护，会造成相邻感光器件区之间以及感光器件区与其他结构层之间产生CT（cross talk，串扰）等负面效应。
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
如图1所示，本发明提供了一种半导体结构的制备方法，可以包括如下步骤：
S101：提供基底1，基底1具有相对的第一面101和第二面102；
S102：于基底1内形成第一离子注入层13；
S103：于基底1内形成多个间隔排布的感光器件区3，感光器件区3位于第一离子注入层13远离第一面101的表面；
S104：于基底1内形成深沟槽50，深沟槽50位于相邻感光器件区3之间；
S105：于深沟槽50和感光器件区3之间形成隔离环52，隔离环52与第一离子注入层13远离第一面101的表面相接触。
其中，经过步骤S101-S105后获得的半导体结构可以参阅图15。当然，为了便于理解本发明，图15给出的是采用本发明的半导体结构的制备方法所制备出的半导体结构的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。
上述实施例中的半导体结构的制备方法中，通过在相邻的感光器件区3之间形成深沟槽50，深沟槽50可以将感光器件区3分离开来，以及通过在深沟槽50和感光器件区3之间形成隔离环52，隔离环52可以将各个感光器件区3进行隔离保护，可以避免各个感光器件区3之间发生串扰；且隔离环52与第一离子注入层13远离第一面101的表面相接触，以将感光器件区3与半导体结构内的其他结构层相隔离，可以避免感光器件区3与其他结构层之间产生短路连接，实现对感光器件区3的充分隔离和保护。
在步骤S101中，请参阅图1中的S101步骤及图2，提供基底1，基底1具有相对的第一面101和第二面102。
其中，在半导体工艺制程中，第一面101作为基底1的正面，第二面102作为基底1的背面。
示例性的，基底1的材料可以为任意合适的材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等，本实施例在此不作限制。
在一个实施例中，参阅图2，基底1内形成有浅沟槽隔离结构11，浅沟槽隔离结构11自第一面101延伸至基底1内，浅沟槽隔离结构11的深度小于基底1的厚度。
其中，基底1内浅沟槽隔离结构11的数量为多个，多个浅沟槽隔离结构11间隔排布于基底1内；浅沟槽隔离结构11于基底1内隔离出多个间隔排布的有源区12。
在步骤S102中，请参阅图1中的S102步骤及图3，于基底1内形成第一离子注入层13。
其中，可以从基底1的第一面101进行离子注入形成第一离子注入层13，即从基底1的正面进行离子注入。
示例性的，可以对基底1进行第一次离子注入，以于基底1内形成第一离子注入层13，第一离子注入层13中注入的元素可以包括但不仅限于III族元素；进一步地，第一离子注入层13中注入的元素可以是但不仅限于硼元素，硼元素具有较高的扩散能力和较好的稳定性；在其他实施例中，第一离子注入层13中注入的元素也可以是其他元素，本实施例不做限制。
示例性的，对基底1进行第一次离子注入时的注入浓度可以是4.5E15cm-3~5.5E15cm-3；进一步地，对基底1进行第一次离子注入时的注入浓度可以是4.5E15cm-3、5E15cm-3或5.5E15cm-3，也可以是其他位于4.5E15cm-3~5.5E15cm-3之间的浓度，不受例举所限制。
示例性的，对基底1进行第一次离子注入时的能量可以是75Kev~85Kev；进一步地，对基底1进行第一次离子注入时的能量可以是75Kev、80Kev或85Kev，也可以是其他位于75Kev~85Kev之间的注入能量，不受例举所限制。
在一个实施例中，于基底1内形成第一离子注入层13之后，于基底1内形成多个间隔排布的感光器件区3之前，半导体结构的制备方法还包括：于基底1内形成第二离子注入层14的步骤，所得结构如图4所示，其中，第二离子注入层14位于第一离子注入层13与基底1的第一面101之间。
其中，于基底1内形成第二离子注入层14可以包括：对基底1进行第二次离子注入以于基底1内形成第二离子注入层14。进一步地，可以从基底1的第一面101对基底1进行第二次离子注入以形成第二离子注入层14。
示例性的，对基底1进行第二次离子注入所采用的注入材料包括但不仅限于氧气，氧气被注入基底1之后，以氧自由基的形式存在于基底1内，即第二离子注入层14可以包括但不仅限于氧注入层。示例性的，参阅图4，第二离子注入层14位于浅沟槽隔离结构11远离第一面101的一侧，与浅沟槽隔离结构11相接触。
示例性的，对基底1进行第二次离子注入时的注入浓度可以是5.5E15cm-3~6.5E15cm-3；进一步地，对基底1进行第二次离子注入时的注入浓度可以是5.5E15cm-3、6E15cm-3或6.5E15cm-3，也可以是其他位于5.5E15cm-3~6.5E15cm-3之间的浓度，不受例举所限制。
示例性的，对基底1进行第二次离子注入时的能量可以是55Kev~65Kev；进一步地，对基底1进行第二次离子注入时的能量可以是55Kev、60Kev或65Kev，也可以是其他位于55Kev~65Kev之间的注入能量，不受例举所限制。
在一个实施例中，于基底1内形成第二离子注入层14之后，于基底1内形成多个间隔排布的感光器件区3之前，还包括：于基底1的第一面101形成金属互连结构2，所得结构如图5所示。
其中，在于基底1内形成第二离子注入层14之后，再形成金属互连结构2，可以避免离子注入对金属互连结构2造成损伤。
在步骤S103中，请参阅图1中的S103步骤及图6，于基底1内形成多个间隔排布的感光器件区3，感光器件区3位于第一离子注入层13远离第一面101的表面。
在一个实施例中，于基底1内形成多个间隔排布的感光器件区3可以包括：对基底1进行掺杂，以于基底1内形成多个间隔排布的感光器件区3；即感光器件区3可以包括但不仅限于掺杂型器件区，掺杂元素可以包括磷元素和砷元素中的至少一种，掺杂能量可以是95Kev~105Kev；进一步地，掺杂能量可以是95Kev、100Kev或105Kev，也可以是其他位于95Kev~105Kev之间的掺杂能量，不受例举所限制。
示例性的，掺杂元素可以包括磷元素，磷元素的掺杂浓度为6.5E13cm-3~7.5E13cm-3；进一步地，磷元素的掺杂浓度可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，掺杂元素可以包括砷元素，砷元素的掺杂浓度为6.5E13cm-3~7.5E13cm-3，进一步地，砷元素的掺杂浓度可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，掺杂元素可以包括磷元素和砷元素，磷元素和砷元素的掺杂浓度总和为6.5E13cm-3~7.5E13cm-3，进一步地，磷元素和砷元素的掺杂浓度总和可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，感光器件区3可以包括但不仅限于PD（Photo-Diode，光电二极管）区。
在步骤S104中，请参阅图1中的S104步骤及图7至图10，于基底1内形成深沟槽50，深沟槽50位于相邻感光器件区3之间。
在一个实施例中，如图7所示，于基底1内形成深沟槽50，可以包括如下步骤：
S1041：于基底1的第二面102形成初始衬垫层41，所得结构如图8所示；其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于基底1的第二面102形成初始衬垫层41，初始衬垫层41包括但不仅限氧化硅层。
S1042：于初始衬垫层41远离第二面102的表面形成图形化掩膜层42，图形化掩膜层42具有第一开口图形421，第一开口图形421定义出深沟槽50的形状和位置，所得结构如图9所示；其中，图形化掩膜层42包括但不仅限氮化硅层或氮氧化硅层，也可以包括氮化硅层和氮氧化硅层的叠层结构。
S1043：基于第一开口图形421依次刻蚀初始衬垫层41及基底1，以形成深沟槽50，所得结构如图10所示。
其中，可以采用但不仅限于干法刻蚀工艺对初始衬垫层41及基底1进行刻蚀。
在一个实施例中，于初始衬垫层41远离第二面102的表面形成图形化掩膜层42，可以包括如下步骤：于初始衬垫层41远离第二面102的表面形成掩膜材料层，于掩膜材料层远离初始衬垫层41的表面形成光阻层，对光阻层进行曝光显影，以得到图形化光阻层；基于图形化光阻层刻蚀掩膜材料层，以得到图形化掩膜层42。
需要说明的是，在得到图形化掩膜层42之后，需要去除图形化光阻层，以避免图形化光阻层接触到基底1而对基底1造成污染。具体的，可以采用但不仅限于灰化工艺去除图形化光阻层。
示例性的，可以采用化学气相沉积工艺或原子层沉积工艺的方式于初始衬垫层41远离第二面102的表面形成掩膜材料层，掩膜材料层包括但不仅限氮化硅层或氮氧化硅层，也可以包括氮化硅层和氮氧化硅层的叠层结构；可以采用涂布法中的旋涂的方式于掩膜材料层的上表面形成光阻层，光阻层可以包括正性光阻层，也可以包括负性光阻层；可以采用但不仅限于干法刻蚀工艺刻蚀掩膜材料层，以得到图形化掩膜层42。
进一步地，在形成深沟槽50之后，还包括：去除图形化掩膜层42和初始衬垫层41的步骤，所得结构如图11所示。
在一个实施例中，于基底1内形成深沟槽50之后，于深沟槽50和感光器件区3之间形成隔离环52之前，还包括：于基底1的第二面102形成垫氧层6的步骤，所得结构如图12所示。
其中，在刻蚀形成深沟槽50的过程中，图形化掩膜层42和初始衬垫层41不可避免的会受到损伤，因此需要去除受损的图形化掩膜层42和初始衬垫层41；而在去除图形化掩膜层42和初始衬垫层41时，也会对基底1的表面造成一定损伤，因此在基底1的第二面102形成垫氧层6可以对基底1的表面进行修复，以获得良好的表面结构。
在步骤S105中，请参阅图1中的S105步骤及图13至图15，于深沟槽50和感光器件区3之间形成隔离环52，隔离环52与第一离子注入层13远离第一面101的表面相接触。
在一个实施例中，如图13所示，于深沟槽50和感光器件区3之间形成隔离环52，可以包括如下步骤：
S1051：至少于深沟槽50的侧壁形成牺牲层51，牺牲层51内包括III族元素中的任意一种或几种的组合，所得结构如图14所示。
S1052：对所得结构进行退火处理，以使牺牲层内的III族元素移动至深沟槽50与感光器件区3之间，以形成隔离环52，所得结构如图15所示。
其中，仍参阅图14，至少于深沟槽50的侧壁形成牺牲层51，可以包括在深沟槽50的侧壁形成牺牲层51，也可以包括在深沟槽50的侧壁和底部以及垫氧层6远离第二面102的表面同时形成牺牲层51，在对所得结构进行退火处理时，位于垫氧层6远离第二面102的表面的牺牲层51不被分解。
在一些示例中，对所得结构进行退火处理的温度可以为400℃~600℃；对所得结构进行退火处理的时间可以为30min ~90min。
示例性的，对所得结构进行退火处理的温度可以为400℃、450℃、500℃、550℃、580℃或600℃，也可以是其他任意位于400℃~600℃之间的温度，不受例举所限制。
示例性的，对所得结构进行退火处理的时间可以为30min、40min、50min、60min、70min、80min或90min，也可以是其他任意位于30min~90min之间的时间，不受例举所限制。
在一个实施例中，牺牲层51的厚度可以为2.5nm~6nm。
示例性的，牺牲层51的厚度可以为2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、5.5nm或6nm，也可以是其他任意位于2.5nm~6nm之间的厚度，不受例举所限制。
在一个实施例中，仍参阅图15，牺牲层51可以包括硼硅层；对所得结构进行退火处理的过程中，硼硅层分解为硼离子和硅离子，硼离子移动至深沟槽50与感光器件区3之间，以形成隔离环52，硅离子被氧化至少于深沟槽50的侧壁形成第一介质层53。
其中，隔离环52与第一离子注入层13远离第一面101的表面相接触，以对感光器件区3之间以及感光器件区3于半导体结构的其他结构层之间进行隔离，避免产生串扰。硅离子被氧化至少于深沟槽50的侧壁形成第一介质层53，可以理解为，对所得结构进行退火处理的过程中，硅离子被氧化形成第一介质层53，第一介质层53至少位于深沟槽50的侧壁，也可以位于垫氧层6的侧壁；即第一介质层53位于隔离环52的外表面，可以与隔离环52共同对感光器件区3进行绝缘保护。
在其他实施例中，牺牲层51可以包括硼层；对所得结构进行退火处理的过程中，硼元素移动至深沟槽50与感光器件区3之间，以形成隔离环52，即隔离环52可以包括硼环。隔离环52与第一离子注入层13远离第一面101的表面相接触，以对感光器件区3之间以及感光器件区3于半导体结构的其他结构层之间进行隔离。
在其他实施例中，牺牲层51可以包括任意一种III族元素组成的结构层，也可以包括任意一种III族元素与硅组成的化合物的结构层；对应的，形成的隔离环52可以包括任意一种III族元素组成的结构层，即隔离环52的材料中至少包括一种III族元素。
在一个实施例中，仍参阅图15，对所得结构进行退火处理的过程中，第二离子注入层14转变为第二介质层141。第二介质层141位于浅沟槽隔离结构11远离第一面101的一侧，与浅沟槽隔离结构11相接触。
其中，第二介质层141可以包括但不仅限于氧化物层；进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。
示例性的，第二离子注入层14可以为氧注入层，氧注入层中存在大量氧自由基，基底1的材料中可以包含硅，在对所得结构进行退火处理的过程中，氧自由基与硅发生反应生成氧化硅层作为第二介质层141，对感光器件区3进行绝缘保护。
在一个实施例中，于深沟槽50和感光器件区3之间形成隔离环52之后，还可以包括如下步骤：
S106：于深沟槽50内填充第三介质层54，以形成深沟槽隔离结构5。
S107：于基底1的第二面102形成隔离栅格7，隔离栅格7与深沟槽隔离结构5对应设置，隔离栅格7内具有开口70，开口70暴露出感光器件区3。
S108：于开口70内形成滤光片8，滤光片8与感光器件区3对应设置。
S109：于滤光片8和隔离栅格7远离基底1的表面形成透镜层9。
在步骤S106中，请参阅图16，于深沟槽50内填充第三介质层54，以形成深沟槽隔离结构5。
其中，可以采用HARP（high aspect ratio process，高深宽比工艺）或HDP（highdensity plasma，高密度等离子体）沉积工艺填充第三介质层54；第三介质层54可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。
在步骤S107中，请参阅图17至图19，于基底1的第二面102形成隔离栅格7，隔离栅格7与深沟槽隔离结构5对应设置，隔离栅格7内具有开口70，开口70暴露出感光器件区3。
其中，参阅图18，在形成隔离栅格7之前，采用湿法刻蚀工艺去除位于垫氧层6远离第二面102的表面的牺牲层51，湿法刻蚀工艺中采用的蚀刻液中包含有盐酸。
在一个实施例中，如图17所示，于基底1的第二面102形成隔离栅格7，可以包括如下步骤：
S1071：于垫氧层6远离第二面102的表面形成第一隔离层71。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于垫氧层6远离第二面102的表面形成第一隔离层71，第一隔离层71可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化铝层。
S1072：于第一隔离层71远离垫氧层6的表面形成第二隔离层72。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于第一隔离层71远离垫氧层6的表面形成第二隔离层72，第二隔离层72可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化钽层。
S1073：于第二隔离层72远离第一隔离层71的表面形成第三隔离层73。其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于第二隔离层72远离第一隔离层71的表面形成第三隔离层73，第三隔离层73可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
S1074：于第三隔离层73远离第二隔离层72的表面形成第四隔离层74。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于第三隔离层73远离第二隔离层72的表面形成第四隔离层74，第四隔离层74可以是但不仅限于金属层，金属层可以是但不仅限于铝层。
S1075：于第四隔离层74远离第三隔离层73的表面形成第五隔离层75，所得结构如图18所示。其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于第四隔离层74远离第三隔离层73的表面形成第五隔离层75，第五隔离层75可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
S1076：沿厚度方向依次刻蚀第五隔离层75、第四隔离层74、第三隔离层73、第二隔离层72、第一隔离层71及垫氧层6，以得到具有开口70的隔离栅格7，所得结构如图19所示。
其中，可以采用干法刻蚀工艺沿厚度方向依次刻蚀第五隔离层75、第四隔离层74、第三隔离层73、第二隔离层72、第一隔离层71及垫氧层6，以得到具有开口70的隔离栅格7。参阅图19，隔离栅格7与深沟槽隔离结构5接触；隔离栅格7可以是CMG（Composite MetalGrid，复合金属网格）。深沟槽隔离结构5的第一介质层53和第三介质层54凸出于基底1和感光器件区3，即第一介质层53和第三介质层54远离基底1的表面高于基底的第二面102。
上述实施例中，隔离栅格7与深沟槽隔离结构5共同对感光器件区3进行隔离保护，以防止感光器件区3的电子转移至其他结构层中造成器件功能异常。
在一些示例中，第一隔离层71的厚度可以为6.5nm~8.5nm；具体的，第一隔离层71的厚度可以为6.5nm、7nm、7.5nm、8nm或8.5nm，也可以是其他任意位于6.5nm~8.5nm之间的厚度，不受例举所限制。第二隔离层72的厚度可以为50nm~54nm；具体的，第二隔离层72的厚度可以为50nm、51nm、52nm、53nm或54nm，也可以是其他任意位于50nm~54nm之间的厚度，不受例举所限制。第三隔离层73的厚度可以为178nm~182nm；具体的，第三隔离层73的厚度可以为178nm、179nm、180nm、181nm或182nm，也可以是其他任意位于178nm~182nm之间的厚度，不受例举所限制。
在步骤S108中，请参阅图20，于开口70内形成滤光片8，滤光片8与感光器件区3对应设置。
其中，于开口70内形成滤光片8可以包括如下步骤：于至少部分开口70内形成第一颜色滤光片；刻蚀去除部分第一颜色滤光片；于至少部分开口70内形成第二颜色滤光片；刻蚀去除部分第二颜色滤光片；于剩余开口70内形成第三颜色滤光片。第一颜色滤光片、第二颜色滤光片及第三颜色滤光片均可以包括红色滤光片、绿色滤光片和蓝色滤光片中的任意一种；第一颜色滤光片、第二颜色滤光片及第三颜色滤光片间隔排布，且第一颜色滤光片、第二颜色滤光片及第三颜色滤光片为不同颜色的滤光片。
示例性的，参阅图20，滤光片8的上表面可以为弧形。隔离栅格7位于相邻的滤光片8之间，可以将滤光片8隔离开来，避免不同颜色的滤光片8之间出现干扰。
在步骤S109中，请参阅图21，于滤光片8和隔离栅格7远离基底1的表面形成透镜层9。
其中，透镜层9包括多个透镜，透镜与滤光片8一一对应设置。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还提供一种半导体结构，如图15所示，半导体结构包括：基底1、第一离子注入层13、多个间隔排布的感光器件区3、深沟槽50及隔离环52；基底1具有相对的第一面101和第二面102；第一离子注入层13位于基底1内；多个间隔排布的感光器件区3位于第一离子注入层13远离第一面101的表面；深沟槽50位于相邻感光器件区3之间；隔离环52位于深沟槽50和感光器件区3之间，并与第一离子注入层13远离第一面101的表面相接触。
其中，在半导体工艺制程中，第一面101作为基底1的正面，第二面102作为基底1的背面。
示例性的，基底1的材料可以为任意合适的材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等，本实施例在此不作限制。
其中，隔离环52与第一离子注入层13远离第一面101的表面相接触，以对感光器件区3之间以及感光器件区3于半导体结构的其他结构层之间进行隔离，避免产生串扰。第一介质层53位于隔离环52的外表面，与隔离环52共同对感光器件区3进行绝缘保护。隔离环52可以包括任意一种III族元素组成的结构层，即隔离环52的材料中至少包括一种III族元素。
上述实施例中的半导体结构，深沟槽50设置在相邻的感光器件区3之间，深沟槽50可以将感光器件区3分离开来，以及隔离环52位于深沟槽50和感光器件区3之间，隔离环52可以将各个感光器件区3进行隔离保护，可以避免各个感光器件区3之间发生串扰；且隔离环52与第一离子注入层13远离第一面101的表面相接触，以将感光器件区3与半导体结构内的其他结构层相隔离，可以避免感光器件区3与其他结构层之间产生短路连接，实现对感光器件区3的充分隔离和保护。
在一个实施例中，第一离子注入层13中的注入元素可以包括但不仅限于III族元素；进一步地，第一离子注入层13中的注入元素可以是但不仅限于硼元素，硼元素具有较高的扩散能力和较好的稳定性；在其他实施例中，第一离子注入层13中的注入元素也可以是其他元素，本实施例不做限制。
示例性的，第一离子注入层13中注入元素的浓度可以是4.5E15cm-3~5.5E15cm-3；进一步地，第一离子注入层13中注入元素的浓度可以是4.5E15cm-3、5E15cm-3或5.5E15cm-3，也可以是其他位于4.5E15cm-3~5.5E15cm-3之间的浓度，不受例举所限制。
在一个实施例中，感光器件区3可以包括但不仅限于掺杂型器件区，掺杂元素可以包括磷元素和砷元素中的至少一种，掺杂能量可以是95Kev~105Kev；进一步地，掺杂能量可以是95Kev、100Kev或105Kev，也可以是其他位于95Kev~105Kev之间的掺杂能量，不受例举所限制。
示例性的，掺杂元素可以包括磷元素，磷元素的掺杂浓度为6.5E13cm-3~7.5E13cm-3；进一步地，磷元素的掺杂浓度可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，掺杂元素可以包括砷元素，砷元素的掺杂浓度为6.5E13cm-3~7.5E13cm-3，进一步地，砷元素的掺杂浓度可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，掺杂元素可以包括磷元素和砷元素，磷元素和砷元素的掺杂浓度总和为6.5E13cm-3~7.5E13cm-3，进一步地，磷元素和砷元素的掺杂浓度总和可以为6.5E13cm-3、7E13cm-3或7.5E13cm-3，也可以是其他位于6.5E13cm-3~7.5E13cm-3之间的掺杂浓度，不受例举所限制。
示例性的，感光器件区3可以包括但不仅限于PD（Photo-Diode，光电二极管）区。
在一个实施例中，参阅图16，半导体结构还包括：第一介质层53、第二介质层141和第三介质层54，第一介质层53至少位于深沟槽50的侧壁，第三介质层54填满深沟槽50；第一介质层53、隔离环52及第三介质层54构成深沟槽隔离结构5；第二介质层141位于所述第一离子注入层13与第一面101之间。
其中，第二介质层141可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。第三介质层54可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。
在一个实施例中，参阅图21，基底1内形成有浅沟槽隔离结构11，浅沟槽隔离结构11自第一面101延伸至基底1内，浅沟槽隔离结构11的深度小于基底1的厚度；第二介质层141位于浅沟槽隔离结构11远离第一面101的一侧；半导体结构还包括：金属互连结构2、隔离栅格7、滤光片8及透镜层9；金属互连结构2位于基底1的第一面101；隔离栅格7位于基底1的第二面102，与深沟槽隔离结构5对应设置，隔离栅格7内具有开口70，开口70暴露出感光器件区3；滤光片8位于开口70内，与感光器件区3对应设置；透镜层9位于滤光片8和隔离栅格7远离基底1的表面。
示例性的，基底1内浅沟槽隔离结构11的数量为多个，多个浅沟槽隔离结构11间隔排布于基底1内；浅沟槽隔离结构11于基底1内隔离出多个间隔排布的有源区12。
示例性的，隔离栅格7与深沟槽隔离结构5接触。隔离栅格7可以是CMG（CompositeMetal Grid，复合金属网格）。隔离栅格7可以包括：第一隔离层71、第二隔离层72、第三隔离层73、第四隔离层74及第五隔离层75；第一隔离层71可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化铝层；第二隔离层72可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化钽层；第三隔离层73可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层；第四隔离层74可以是但不仅限于金属层，金属层可以是但不仅限于铝层；第五隔离层75可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
示例性的，滤光片8的上表面可以为弧形。滤光片8可以包括：第一颜色滤光片、第二颜色滤光片及第三颜色滤光片；其中，第一颜色滤光片、第二颜色滤光片及第三颜色滤光片间隔排布，且第一颜色滤光片、第二颜色滤光片及第三颜色滤光片为不同颜色的滤光片8。第一颜色滤光片、第二颜色滤光片及第三颜色滤光片均可以包括红色滤光片、绿色滤光片和蓝色滤光片中的任意一种。
示例性的，透镜层9包括多个透镜，透镜与滤光片8一一对应设置。
上述实施例中，隔离栅格7位于相邻的滤光片8之间，可以将滤光片8隔离开来，避免不同颜色的滤光片8之间出现干扰。隔离栅格7与深沟槽隔离结构5共同对感光器件区3进行隔离保护，以防止感光器件区3的电子转移至其他结构层中，造成器件功能异常。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底具有相对的第一面和第二面；
于所述基底内形成第一离子注入层；
于所述基底内形成多个间隔排布的感光器件区，所述感光器件区位于所述第一离子注入层远离所述第一面的表面；
于所述基底内形成深沟槽，所述深沟槽位于相邻所述感光器件区之间；
于所述深沟槽和所述感光器件区之间形成隔离环，所述隔离环与所述第一离子注入层远离所述第一面的表面相接触。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述深沟槽和所述感光器件区之间形成隔离环，包括：
至少于所述深沟槽的侧壁形成牺牲层，所述牺牲层内包括III族元素中的任意一种或几种的组合；
对所得结构进行退火处理，以使所述牺牲层内的III族元素移动至所述深沟槽与所述感光器件区之间，以形成所述隔离环。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述牺牲层包括硼硅层；所述对所得结构进行退火处理的过程中，所述硼硅层分解为硼离子和硅离子，所述硼离子移动至所述深沟槽与所述感光器件区之间，以形成所述隔离环，所述硅离子被氧化至少于所述深沟槽的侧壁形成第一介质层。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，
所述于所述基底内形成所述第一离子注入层之后，于所述基底内形成多个间隔排布的感光器件区之前，所述半导体结构的制备方法还包括：于所述基底内形成第二离子注入层，所述第二离子注入层位于所述第一离子注入层与所述基底的所述第一面之间；
所述对所得结构进行退火处理的过程中，所述第二离子注入层转变为第二介质层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述第二离子注入层位于所述浅沟槽隔离结构远离所述第一面的一侧；
于所述基底内形成所述第二离子注入层之后，于所述基底内形成多个间隔排布的感光器件区之前，还包括：于所述基底的所述第一面形成金属互连结构。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述基底内形成深沟槽之后，于所述深沟槽和所述感光器件区之间形成隔离环之前，还包括：于所述基底的所述第二面形成垫氧层。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于，所述于所述深沟槽和所述感光器件区之间形成隔离环之后，还包括：
于所述深沟槽内填充第三介质层，以形成深沟槽隔离结构；
于所述基底的第二面形成隔离栅格，所述隔离栅格与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光器件区；
于所述开口内形成滤光片，所述滤光片与所述感光器件区对应设置；
于所述滤光片和所述隔离栅格远离所述基底的表面形成透镜层。
8.一种半导体结构，其特征在于，所述半导体结构包括：
基底，所述基底具有相对的第一面和第二面；
第一离子注入层，位于所述基底内；
多个间隔排布的感光器件区，位于所述第一离子注入层远离所述第一面的表面；
深沟槽，位于相邻所述感光器件区之间；
隔离环，位于所述深沟槽和所述感光器件区之间，并与所述第一离子注入层远离所述第一面的表面相接触。
9.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括：第一介质层、第二介质层和第三介质层，所述第一介质层至少位于所述深沟槽的侧壁，所述第三介质层填满所述深沟槽；所述第一介质层、所述隔离环及所述第三介质层构成深沟槽隔离结构；所述第二介质层位于所述第一离子注入层与所述第一面之间。
10.根据权利要求9所述的半导体结构，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述第二介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；所述半导体结构还包括：
金属互连结构，位于所述第一面；
隔离栅格，位于所述第二面，与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光器件区；
滤光片，位于所述开口内，与所述感光器件区对应设置；
透镜层，位于所述滤光片和所述隔离栅格远离所述基底的表面。
CN202310332042.4A 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构 Active CN116031272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310332042.4A CN116031272B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310332042.4A CN116031272B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN116031272A true CN116031272A (zh) 2023-04-28
CN116031272B CN116031272B (zh) 2023-06-27

Family

ID=86074528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310332042.4A Active CN116031272B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN116031272B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153856A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法
CN117577658A (zh) * 2024-01-15 2024-02-20 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043438A1 (en) * 2003-10-31 2006-03-02 Paige Holm Integrated photoserver for CMOS imagers
KR100869750B1 (ko) * 2007-08-30 2008-11-21 주식회사 동부하이텍 이미지 센서 및 그 제조방법
CN102651372A (zh) * 2011-02-23 2012-08-29 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其制作方法
US8476085B1 (en) * 2010-09-21 2013-07-02 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method of fabricating dual trench isolated epitaxial diode array
CN109192741A (zh) * 2018-08-23 2019-01-11 德淮半导体有限公司 背照式图像传感器的形成方法
CN113178458A (zh) * 2021-06-30 2021-07-27 广州粤芯半导体技术有限公司 Cis传感器的形成方法
CN114388535A (zh) * 2020-10-19 2022-04-22 格科微电子（上海）有限公司 背照式图像传感器及其制备方法
US20220367535A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Light absorbing layer to enhance p-type diffusion for dti in image sensors
CN115483238A (zh) * 2022-11-01 2022-12-16 合肥新晶集成电路有限公司 半导体结构及其制备方法、图像传感器
CN115692432A (zh) * 2021-07-26 2023-02-03 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
WO2023035528A1 (zh) * 2021-09-07 2023-03-16 长鑫存储技术有限公司 半导体结构及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043438A1 (en) * 2003-10-31 2006-03-02 Paige Holm Integrated photoserver for CMOS imagers
KR100869750B1 (ko) * 2007-08-30 2008-11-21 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US8476085B1 (en) * 2010-09-21 2013-07-02 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method of fabricating dual trench isolated epitaxial diode array
CN102651372A (zh) * 2011-02-23 2012-08-29 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其制作方法
CN109192741A (zh) * 2018-08-23 2019-01-11 德淮半导体有限公司 背照式图像传感器的形成方法
CN114388535A (zh) * 2020-10-19 2022-04-22 格科微电子（上海）有限公司 背照式图像传感器及其制备方法
US20220367535A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Light absorbing layer to enhance p-type diffusion for dti in image sensors
CN113178458A (zh) * 2021-06-30 2021-07-27 广州粤芯半导体技术有限公司 Cis传感器的形成方法
CN115692432A (zh) * 2021-07-26 2023-02-03 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
WO2023035528A1 (zh) * 2021-09-07 2023-03-16 长鑫存储技术有限公司 半导体结构及其制备方法
CN115483238A (zh) * 2022-11-01 2022-12-16 合肥新晶集成电路有限公司 半导体结构及其制备方法、图像传感器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153856A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法
CN117153856B (zh) * 2023-10-31 2024-03-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法
CN117577658A (zh) * 2024-01-15 2024-02-20 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构
CN117577658B (zh) * 2024-01-15 2024-04-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构

Also Published As

Publication number Publication date
CN116031272B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN116110923B (zh) 半导体结构的制备方法及半导体结构
CN116031272B (zh) 半导体结构的制备方法及半导体结构
US8378440B2 (en) Back-lit image sensor and method of manufacture
US20080157141A1 (en) Cmos device and method of manufacturing the same
CN117423714B (zh) 半导体结构的制备方法及半导体结构
CN111415950B (zh) 影像传感器及其制造方法
TW201409714A (zh) 半導體裝置及其製造方法
CN117577658B (zh) 半导体结构的制作方法及其结构
CN110875339B (zh) 影像传感器及其制造方法
TWI786755B (zh) 半導體之製造方法
CN107046044B (zh) 一种图像传感器像素单元及其制造方法
CN116053214B (zh) 半导体结构及其制备方法
TWI775332B (zh) 背照式影像感測器及其製造方法
KR0161727B1 (ko) 반도체 소자의 소자분리방법
CN116613107B (zh) 改善静电防护结构的制备方法及其结构
CN117293155B (zh) 半导体结构及其制备方法、背照式图像传感器
CN118398640B (zh) 一种背照式图像传感器及其制备方法
CN118231433B (zh) 图像传感器的制造方法及图像传感器
KR0172760B1 (ko) 반도체 소자의 소자 분리 절연막 제조 방법
CN118630042A (zh) 具有场板的可控硅整流器
CN118553757A (zh) 图像传感器及其制备方法
US20080157146A1 (en) Image sensor and method for fabricating the same
CN117374086A (zh) 半导体结构及其制备方法
CN118098936A (zh) 半导体结构的制作方法、掩膜结构及半导体结构
CN118522743A (zh) 图像传感器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant