CN115692432A

CN115692432A - 半导体结构及其形成方法

Info

Publication number: CN115692432A
Application number: CN202110844892.3A
Authority: CN
Inventors: 蔡巧明; 阎海涛; 马丽莎
Original assignee: Zhongxin North Integrated Circuit Manufacturing Beijing Co ltd
Current assignee: Zhongxin North Integrated Circuit Manufacturing Beijing Co ltd
Priority date: 2021-07-26
Filing date: 2021-07-26
Publication date: 2023-02-03

Abstract

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；隔离结构，位于所述像素区两侧的阱区中，所述隔离结构包括隔离材料层和位于所述隔离材料层两侧以及底部的第一氧化层；掺杂层，位于所述隔离结构两侧以及底部。本申请提供一种半导体结构及其形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。

Description

半导体结构及其形成方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在图像传感器中，需要在光电二极管的两侧形成隔离结构来防止相邻像素区域之间的串扰。然而，形成隔离结构的过程中采用刻蚀工艺形成沟槽时会对衬底造成损伤，所述损伤会导致暗电流的产生，进而影响光电二极管的性能。

在一些图像传感器中，所述隔离结构为浅沟槽隔离结构(shallow trenchisolation，STI)，浅沟槽隔离结构的深度较浅(通常约为1500埃左右)，因而可以在浅沟槽隔离结构的两侧和底部进行高浓度离子注入来防止暗电流的产生。然而在采用深沟槽隔离结构(deep trench isolation，DTI)的图像传感器中，由于深沟槽隔离结构的深度较深(通常约为8微米左右)，难以进行如此深度的离子注入，不能解决深沟槽隔离结构带来的暗电流问题。

因此，有必要提供更有效、更可靠的技术方案。

发明内容

本申请提供一种半导体结构及其形成方法，可以解决图像传感器中深沟槽隔离结构导致的暗电流问题。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；在所述像素区周围的阱区中形成沟槽；在所述沟槽侧壁以及底部形成预掺杂层；氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层，同时使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。

在本申请的一些实施例中，在所述像素区两侧的阱区中形成沟槽的方法包括：在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述沟槽的位置；以所述图案化的光刻胶为掩膜刻蚀所述硬掩膜层以及所述半导体衬底形成所述沟槽。

在本申请的一些实施例中，所述预掺杂层的材料包括多晶硅或非晶硅。

在本申请的一些实施例中，所述预掺杂层的掺杂浓度为10¹⁸-10²¹atom/cm³。

在本申请的一些实施例中，所述预掺杂层的掺杂类型与所述阱区的掺杂类型相同。

在本申请的一些实施例中，氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层并使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层的方法包括快速退火工艺。

在本申请的一些实施例中，所述掺杂层的掺杂浓度为10¹⁸-10²¹atom/cm³。

本申请的另一个方面一种半导体结构，包括：半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；隔离结构，位于所述像素区周围的阱区中，所述隔离结构包括隔离材料层和位于所述隔离材料层两侧以及底部的第一氧化层；掺杂层，位于所述隔离结构两侧以及底部。

在本申请的一些实施例中，所述掺杂层的掺杂类型与所述阱区的掺杂类型相同。

本申请提供一种半导体结构及其形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。

其中：

图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

下面结合实施例和附图对本发明技术方案进行详细说明。

在采用深沟槽隔离结构的图像传感器中，由于深沟槽隔离结构的深度较深，难以进行高浓度离子注入，不能解决深沟槽隔离结构带来的暗电流问题。

为了解决上述问题，在一些图像传感器的制造工艺中，在形成深沟槽后，会在所述深沟槽侧壁和底部形成氧化层用于起到隔离相邻像素区域的作用，然后用预先掺杂了高浓度离子的多晶硅填满所述深沟槽，再使用退火工艺使所述多晶硅中的离子扩散到所述深沟槽周围的半导体衬底中形成掺杂层，通过所述掺杂层来防止暗电流的产生。然而，在实际工艺中，所述氧化层会阻挡离子的扩散，导致所述掺杂层的离子浓度降低，影响了所述掺杂层防止暗电流产生的效果。

本申请的实施例提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；在所述像素区周围的阱区中形成沟槽；在所述沟槽侧壁以及底部形成预掺杂层；氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层；使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。

图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。

参考图1所示，提供半导体衬底100，所述半导体衬底100包括阱区101以及位于所述阱区101中的像素区102。

在本申请的一些实施例中，本申请所述的半导体结构包括图像传感器，例如接触式图像传感器(Contact Image Sensor，CIS)或飞行时间(Time Of Fly，TOF)图像传感器等。

在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底100可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底100可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。

在本申请的一些是实施例中，所述阱区101可以由在所述半导体衬底100中进行离子注入工艺形成。所述阱区101可以是P型掺杂或N型掺杂。

在本申请的一些实施例中，所述像素区102可以是光电二极管，例如单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)。所述像素区102可以是在所述阱区101中进行离子注入工艺形成，所述像素区102的掺杂类型与所述阱区101的掺杂类型相反。

参考图2至图5，在所述像素区102周围的阱区101中形成沟槽103。所述沟槽103用于形成深沟槽隔离结构。

参考图2所示，在所述半导体衬底100表面形成硬掩膜层110。所述硬掩膜层110用于在后续工艺中保护所述半导体衬底100表面不被损伤。

在本申请的一些实施例中，形成所述硬掩膜层110的方法包括化学气相沉积工艺等。所述硬掩膜层110的材料例如为氮化硅。

参考图3所示，在所述硬掩膜层110表面形成图案化的光刻胶111，所述图案化的光刻胶111定义所述沟槽103(参考图4)的位置。

在本申请的一些实施例中，形成所述图案化的光刻胶111的方法例如为：在所述硬掩膜层110表面旋涂光刻胶；通过曝光、显影在所述光刻胶中形成定义所述沟槽103位置的开口。

参考图4所示，以所述图案化的光刻胶111为掩膜刻蚀所述硬掩膜层110以及所述半导体衬底100形成所述沟槽103。

在本申请的一些实施例中，形成所述沟槽103的方法包括湿法刻蚀或干法刻蚀等。

在本申请的一些实施例中，所述沟槽103的深度为6-12微米，例如为6微米、8微米、10微米或12微米等。所述沟槽103的深宽比为15-25，例如为15、20或25等。

参考图5所示，去除所述图案化的光刻胶111。

在本申请的一些实施例中，去除所述图案化的光刻胶111的方法包括灰化工艺。

参考图6所示，在所述沟槽103侧壁以及底部形成预掺杂层104。由于所述沟槽103的深度较深，难以采用离子注入工艺来向所述沟槽103周围的阱区101注入高浓度的离子(尤其是底部周围)。因此，本申请的技术方案中，在沟槽103的侧壁和底部形成预先掺杂了高浓度离子的预掺杂层，后续再将所述高浓度离子扩散到所述沟槽103周围的阱区101中形成掺杂层。

在本申请的一些实施例中，形成所述预掺杂层104的方法包括化学气相沉积工艺等。

在本申请的一些实施例中，所述预掺杂层104的材料包括多晶硅或非晶硅。

在本申请的一些实施例中，所述预掺杂层104的掺杂浓度为10¹⁸-10²¹atom/cm³。

在本申请的一些实施例中，所述预掺杂层104的掺杂类型与所述阱区101的掺杂类型相同。

参考图6所示，氧化所述预掺杂层104以及包围所述沟槽103的部分阱区101分别形成第一氧化层120和第二氧化层并使所述第一氧化层120中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区101中形成掺杂层130。氧化所述预掺杂层104以及包围所述沟槽103的部分阱区101分别形成第一氧化层120和第二氧化层的目的是形成能够起到隔离相邻像素区的作用的氧化隔离材料以及修复在刻蚀沟槽103过程中产生的位于侧壁和底部的半导体衬底的表面晶格缺陷。形成所述掺杂层130的目的是防止暗电流的产生。

需要说明的是，附图中并未示出所述第二氧化层，这是因为所述第二氧化层是一个中间产物，包围所述沟槽103的部分阱区101被氧化形成所述第二氧化层，但所述第二氧化层同时也被掺杂离子扩散到其中形成了掺杂层，即所述第二氧化层最终成为了掺杂层130的一部分。

在一些图像传感器的制造工艺中，是先在沟槽侧壁和底部形成氧化层，然后在沟槽中填满预掺杂层，再使用退火工艺使预掺杂层中的离子扩散到沟槽周围的半导体衬底中形成掺杂层。然而，在这种工艺中，所述氧化层会阻挡离子的扩散，导致所述掺杂层的离子浓度降低，影响了所述掺杂层防止暗电流产生的效果。而在本申请实施例所述的半导体结构的形成方法中，氧化所述预掺杂层104和使所述预掺杂层104中的掺杂离子扩散是同步进行的，即在同一个工艺步骤中完成，所述掺杂离子的扩散不会受到所述第一氧化层120的阻挡。

在本申请的一些实施例中，氧化所述预掺杂层104以及包围所述沟槽103的部分阱区101分别形成第一氧化层120和第二氧化层同时使所述第一氧化层120中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区101中形成掺杂层130的方法包括快速退火工艺。所述快速退火工艺例如为：向反应腔中通入氧气和/或水蒸气；快速将所述反应腔的温度提高到400摄氏度至1300摄氏度；快速将反应腔的温度降低至常温。

在本申请的另一些实施例中，也可以先使所述预掺杂层104中的掺杂离子扩散到包围所述沟槽103的阱区101中形成掺杂层130，然后再氧化所述预掺杂层104以及包围所述沟槽103的部分阱区101分别形成第一氧化层120和第二氧化层。

在本申请的一些实施例中，所述掺杂层130的掺杂浓度为10¹⁸-10²¹atom/cm³。

参考图7和图8，在所述沟槽103中填满隔离材料层105，所述隔离材料层105和所述第一氧化层120共同形成隔离结构140。所述隔离结构140用于隔离相邻的像素区，防止串扰。

参考图7所示，在所述沟槽103中以及所述第一氧化层120表面形成隔离材料层105。

在本申请的一些实施例中，形成所述隔离材料层105的方法包括化学气相沉积工艺。

在本申请的一些实施例中，所述隔离材料层105的材料包括多晶硅。相较于氧化硅等隔离材料，多晶硅能够更好地填充满这种高深宽比的深沟槽。

参考图8所示，使用化学机械研磨工艺去除高于所述硬掩膜层110的隔离材料层105和第一氧化层120。剩余的所述隔离材料层105和所述第一氧化层120共同形成隔离结构140。

在本申请的一些实施例中，所述隔离结构140的深度为6-12微米，例如为6微米、8微米、10微米或12微米等。所述隔离结构140的深宽比为15-25，例如为15、20或25等。

本申请所述的一种半导体结构的形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。

本申请的实施例还提供一种半导体结构，参考图8所示，包括：半导体衬底100，所述半导体衬底100包括阱区101以及位于所述阱区101中的像素区102；隔离结构140，位于所述像素区102周围的阱区101中，所述隔离结构140包括隔离材料层105和位于所述隔离材料层105两侧以及底部的第一氧化层120；掺杂层130，位于所述隔离结构140两侧以及底部。

参考图8所示，在所述半导体衬底100表面形成有硬掩膜层110。所述硬掩膜层110用于保护所述半导体衬底100表面不被损伤。所述硬掩膜层110的材料例如为氮化硅。

继续参考图8所示，在所述像素区102两侧的阱区101中形成有隔离结构140。所述隔离结构140用于隔离相邻的像素区，防止串扰。所述隔离结构140包括隔离材料层105和位于所述隔离材料层105两侧以及底部的第一氧化层120。

在本申请的一些实施例中，所述隔离材料层105的材料包括多晶硅。

在本申请的一些实施例中，所述第一氧化层120的材料包括氧化硅。

继续参考图8所示，在所述隔离结构140两侧以及底部形成有掺杂层130，所述掺杂层130的目的是防止暗电流的产生。

在本申请的一些实施例中，所述掺杂层130的掺杂类型与所述阱区的掺杂类型相同。

本申请所述的一种半导体结构，在隔离结构的两侧和底部形成有高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；

在所述像素区周围的阱区中形成沟槽；

在所述沟槽侧壁以及底部形成预掺杂层；

氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层并使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；

在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。

2.如权利要求1所述半导体结构的形成方法，其特征在于，在所述像素区两侧的阱区中形成沟槽的方法包括：

在所述半导体衬底表面形成硬掩膜层；

在所述硬掩膜层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述沟槽的位置；

以所述图案化的光刻胶为掩膜刻蚀所述硬掩膜层以及所述半导体衬底形成所述沟槽。

3.如权利要求1所述半导体结构的形成方法，其特征在于，所述预掺杂层的材料包括多晶硅或非晶硅。

4.如权利要求1所述半导体结构的形成方法，其特征在于，所述预掺杂层的掺杂浓度为10¹⁸-10²¹atom/cm³。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述预掺杂层的掺杂类型与所述阱区的掺杂类型相同。

6.如权利要求1所述半导体结构的形成方法，其特征在于，氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层并使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层的方法包括快速退火工艺。

7.如权利要求1所述半导体结构的形成方法，其特征在于，所述掺杂层的掺杂浓度为10¹⁸-10²¹atom/cm³。

8.一种半导体结构，其特征在于，包括：

半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；

隔离结构，位于所述像素区周围的阱区中，所述隔离结构包括隔离材料层和位于所述隔离材料层两侧以及底部的第一氧化层；

掺杂层，位于所述隔离结构两侧以及底部。

9.如权利要求8所述的半导体结构，其特征在于，所述掺杂层的掺杂浓度为10¹⁸-10²¹atom/cm³。

10.如权利要求8所述的半导体结构，其特征在于，所述掺杂层的掺杂类型与所述阱区的掺杂类型相同。