CN116018818A - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN116018818A
CN116018818A CN202180043372.0A CN202180043372A CN116018818A CN 116018818 A CN116018818 A CN 116018818A CN 202180043372 A CN202180043372 A CN 202180043372A CN 116018818 A CN116018818 A CN 116018818A
Authority
CN
China
Prior art keywords
layer
circuit
circuits
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180043372.0A
Other languages
English (en)
Inventor
佐藤骏介
米田诚一
根来雄介
广濑丈也
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN116018818A publication Critical patent/CN116018818A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种具有图像处理功能并可以进行高速工作的摄像装置。本发明是一种具有图像处理等附加功能的摄像装置，在像素部中对通过摄像工作取得的图像数据进行二值化，使用该二值化数据进行积和运算。像素部中设置有存储电路，保持用于积和运算的权系数。因此，可以进行运算而无需随时从外部读取权系数，可以降低功耗。另外，通过层叠形成像素电路及存储电路等与积和运算电路等，可以缩短电路间的布线长度，可以进行低功耗工作及高速工作。

Description

摄像装置及电子设备
技术领域
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的工作方法或者这些装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包含半导体装置。
背景技术
使用形成在衬底上的氧化物半导体薄膜构成晶体管的技术受到关注。例如，专利文献1公开了将包括氧化物半导体的关态电流非常低的晶体管用于像素电路的结构的摄像装置。
另外，专利文献2公开了对摄像装置赋予运算功能的技术。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119711号公报
[专利文献2]日本专利申请公开第2016-123087号公报
发明内容
发明所要解决的技术问题
安装于移动设备等的摄像装置通常具有能够取得高分辨率的图像的功能。需要下一代摄像装置具有更高智能性的功能。
利用摄像装置取得的图像数据(模拟数据)被转换为数字数据且被提取到外部，然后根据需要被进行图像处理。当能够在摄像装置内进行该处理时，可以以更高速与外部设备联动，并且使用者的方便性提高。另外，也可以减少外围装置等的负载及功耗。
另外，在对摄像装置赋予功能时，优选层叠增加的电路等构成要素。例如，通过以与像素电路重叠的方式设置多个电路，可以抑制面积增大，可以形成高性能小型摄像装置。另外，可以缩短层叠的电路间的布线长度，可以实现高速且功耗低的工作。
因此，本发明的一个方式的目的之一是提供一种能够进行图像处理的摄像装置。另外，本发明的一个方式的目的之一是提供一种高性能小型摄像装置。另外，本发明的一个方式的目的之一是提供一种可以进行高速工作的摄像装置。另外，本发明的一个方式的目的之一是提供一种低功耗的摄像装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置等。另外，本发明的一个方式的目的之一是提供一种上述摄像装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式涉及一种具有图像处理功能并可以进行高速工作的摄像装置。
本发明的一个方式是一种包括多个像素块的摄像装置，像素块包括第一层及第二层，第一层具有与第二层重叠的区域，在像素块中第一层包括多个像素电路及多个第一存储电路，第二层包括多个积和运算电路、多个第一二值化电路及多个第二二值化电路，像素电路及第一存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
本发明的另一个方式是一种包括多个像素块的摄像装置，像素块包括第一层、第二层及第三层，第一层位于第二层和第三层之间或者第三层位于第一层和第二层之间，第一层至第三层具有互相重叠的区域，在像素块中第一层包括多个像素电路，第二层包括多个积和运算电路、多个第一二值化电路及多个第二二值化电路，第三层包括多个第一存储电路，像素电路及第一存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
积和运算电路、第一二值化电路及第二二值化电路优选包括在沟道形成区域中包含硅的晶体管。
像素电路和第一二值化电路的数量相同，像素电路可以与第一二值化电路中的一个电连接。
第一二值化电路中的一个可以与多个积和运算电路电连接。
第一存储电路中的一个可以与多个积和运算电路电连接。
积和运算电路和第二二值化电路的数量相同，积和运算电路中的一个可以与第二二值化电路中的一个电连接。
像素电路的驱动电路及第一存储电路的驱动电路可以设置在第二层中。
另外，也可以还包括第二存储电路，第二存储电路的输入端子可以与多个第二二值化电路电连接，第二存储电路的输出端子可以与积和运算电路中的多个电连接。
另外，也可以还包括第三存储电路及第三二值化电路，第三存储电路也可以通过第三二值化电路与多个积和运算电路电连接。
第二存储电路、第三存储电路及第三二值化电路也可以设置在第二层中。
金属氧化物优选包含In、Zn、M(M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一个或多个)。
发明效果
通过采用本发明的一个方式可以提供一种能够进行图像处理的摄像装置。另外，可以提供一种高性能小型摄像装置。另外，可以提供一种可以进行高速工作的摄像装置。另外，可以提供一种低功耗的摄像装置。另外，可以提供一种可靠性高的摄像装置。另外，可以提供一种新颖的摄像装置等。另外，可以提供一种上述摄像装置的工作方法。另外，可以提供一种新颖的半导体装置等。
附图说明
图1是说明摄像装置的图。
图2A至图2C是说明像素部的图。
图3是说明像素块的图。
图4是说明像素块的图。
图5是说明像素块的图。
图6A是说明积和运算电路的图，图6B是说明二值化电路的图。
图7是说明像素块的图。
图8是说明像素块及读出电路的图。
图9是说明读出电路的工作的时序图。
图10A至图10C是说明像素电路的图。
图11A是说明存储电路的图，图11B及图11C是说明存储单元的图。
图12A、图12B是说明像素电路的布局的图。
图13是说明从像素块读出数据的工作的图。
图14是说明将数据分配给像素块的工作的图。
图15A是说明从像素块读出数据的工作的图，图15B是说明电路25的图。
图16A是说明读出电路的图，图16B是说明读出电路的工作的时序图。
图17A至图17D是说明摄像装置的像素结构的图。
图18A至图18C是说明光电转换器件的结构的图。
图19是说明像素的截面图。
图20A至图20C是说明Si晶体管的图。
图21是说明像素的截面图。
图22是说明像素的截面图。
图23是说明像素的截面图。
图24A至图24D是说明OS晶体管的图。
图25是说明像素的截面图。
图26是说明像素的截面图。
图27是说明像素的截面图。
图28A至图28C是说明像素的立体图(截面图)。
图29A是说明收纳摄像装置的封装的图，图29B是说明收纳摄像装置的模块的图。
图30A至图30F是说明电子设备的图。
图31A、图31B是说明移动体的图。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
另外，即使在电路图上为一个构成要素，如果在功能上没有问题，该构成要素也可以使用多个构成要素构成。例如，有时被用作开关的多个晶体管可以串联或并联连接。此外，有时对电容器进行分割并将其配置在多个位置上。
此外，有时一个导电体具有布线、电极及端子等多个功能，在本说明书中，有时对同一构成要素使用多个名称。另外，即使在电路图上示出构成要素之间直接连接的情况，有时实际上该构成要素之间通过一个或多个导电体连接，本说明书中这种结构也包括在直接连接的范畴内。
(实施方式1)
在本实施方式中，参照附图说明本发明的一个方式的摄像装置。
本发明的一个方式是一种具有图像处理等附加功能的摄像装置。在该摄像装置中，在像素部中对通过摄像工作取得的模拟数据(图像数据)进行二值化，利用该二值化数据进行积和运算。像素部中设置有存储电路，保持用于积和运算的权系数(也称为权重数据、滤波器)。因此，可以进行运算而无需随时从外部读取权系数，可以降低功耗。
另外，在本发明的一个方式的摄像装置中，通过层叠形成像素电路及存储电路等与积和运算电路等，可以缩短电路间的布线长度，可以进行低功耗工作及高速工作。另外，可以提供一种高性能小型摄像装置。
<摄像装置>
图1是说明本发明的一个方式的摄像装置的立体图。摄像装置包括层10及层20。层10也可以设置在层20上。摄像装置包括设置有像素电路及存储电路等的像素部11。像素部11包括设置在层10中的构成要素及设置在层20中的构成要素。
在层10中可以设置像素电路及存储电路。在层20中可以设置层10所包括的电路的驱动电路、层10所包括的电路取得的数据的运算电路、数据转换电路以及存储电路等。例如，在层20中可以设置运算部21、驱动像素电路的行驱动器31及列驱动器32、驱动存储电路的行驱动器33及列驱动器34等。另外，根据需要，在层20中也可以设置具有数据的选择功能、保持功能、转换功能、读出功能等的电路35及电路36等。
可以利用贯通层10的电极或布线等电连接层10所包括的电路和层20所包括的电路。注意，上述部分电路可以设置在与上述说明相反的层中或摄像装置的外部。
图2A是详细地说明像素部11的图。像素部11包括配置为矩阵状的多个像素块12。另外，像素块12包括配置为3×3个的像素块13。另外，像素块13包括3×3个像素14。换言之，像素块12包括9×9个像素14。像素14包括像素电路15及存储电路16。
在本发明的一个方式中，在像素块13包括3×3个像素14的结构的前提下进行各种运算等，但是像素数不局限于上述数量，例如可以采用2×2、4×4、5×5、25×25等。或者，水平方向上和垂直方向上的像素14的数量可以不同。另外，相邻的像素块12可以共同使用部分像素块13。另外，相邻的像素块13可以共同使用部分像素14。此外，也可以适当地改变像素块12所包括的像素块13的数量。
图2A所示的像素14是像素电路15及存储电路16排列设置在层10中的例子，但是，如图2B所示，也可以在存储电路16上重叠设置像素电路15。或者，如图2C所示，也可以在像素电路15上重叠设置存储电路16。
图3是说明像素块13的构成要素的图。像素块13包括3×3个像素14。因此，像素块13在层10中包括九个像素电路15及九个存储电路16。另外，与像素电路15或存储电路16重叠的区域(层20)中作为运算部21设置有多个二值化电路22、多个积和运算电路23及多个二值化电路24。
二值化电路22的数量与像素电路15相同，即设置有九个二值化电路22。二值化电路22设置在具有与像素电路15重叠的区域的位置上。图4是示出像素电路15与二值化电路22的连接关系的图，一个像素电路15电连接到具有与其重叠的区域的一个二值化电路22。
二值化电路22是利用预先设定的阈值对利用像素电路15取得的图像数据(模拟数据)进行判定并进行二值化的电路，例如可以使用比较器。
多个积和运算电路23设置在一个像素块13中，在本实施方式中示出设置六个积和运算电路23的例子。注意，根据目的可以适当地增加或减少积和运算电路23的数量。积和运算电路23的输入端子与存储电路16及二值化电路22电连接。
图5是示出积和运算电路23、存储电路16及二值化电路22的连接关系的图。为了明确示出该连接关系，提取并示出九个二值化电路22。
像素块13包括九个存储电路16，该九个存储电路16各自包括多个存储单元。可以对该多个存储单元的每一个预先写入1bit权系数。九个存储电路16的每一个与六个积和运算电路23的每一个电连接。因此，可以将总共9bit的权系数提供给积和运算电路23的每一个。因为可以从一个存储电路16给六个积和运算电路23提供权系数，所以在此只要一个存储电路16至少被写入1bit的权系数，就可以进行该工作。
二值化电路22各自可以输出被转换为1bit的图像数据。九个二值化电路22的每一个与六个积和运算电路23的每一个电连接。因为可以从一个二值化电路22给六个积和运算电路23提供图像数据，所以积和运算电路23的每一个被提供总共9bit的图像数据。
图6A是简单说明积和运算电路23的结构及运算工作的图。积和运算电路23例如可以具有包括九个乘法器23a以及一个加法器23b的结构。各乘法器23a被输入在二值化电路22中被转换为1bit的图像数据(X1至X9)以及从存储电路16读出的1bit权系数(W1至W9)，进行乘法运算且将1bit数据输出到加法器23b。在加法器23b中对从各乘法器23a输入的数据进行加法运算，将其输出到二值化电路24。在此，从加法器23b(积和运算电路23)输出的数据会是0至9，因此是4bit数据。
设置与积和运算电路23相同数量的，即六个二值化电路24。如图6A、图6B及图7所示，一个二值化电路24与一个积和运算电路23电连接。如图6A及图6B所示，输入到二值化电路24的数据是相当于0至9的4bit数字数据。二值化电路24在判定为输入数据是5以上时输出1，在判定为输入数据是4以下时输出0。换言之，二值化电路24是具有将4bit数据转换为1bit的功能的电路。
如图7所示，可以从一个像素块13输出总共6bit的运算数据。图8是说明从像素块12(像素块13[1,1]至像素块13[3,3])的运算数据读出的图。
像素块13所包括的六个二值化电路24各自包括控制输出的选择晶体管24S。六个选择晶体管24S的栅极与布线RSEL(布线RSEL[0]、布线RSEL[1]、布线RSEL[2])电连接。设置在行方向上的像素块13共同使用布线RSEL。另外，设置在列方向上的像素块13共同使用与六个二值化电路24电连接的六个输出线OUT(OUT[0]至OUT[5])。
六个输出线OUT电连接有读出电路40。读出电路40包括与各列的六个输出线OUT电连接的开关40S、开关41S及开关42S。
开关40S至开关42S包括多个晶体管。开关40S所包括的晶体管的栅极与布线CSEL[0]电连接。开关42S所包括的晶体管的栅极与布线CSEL[1]电连接。开关42S所包括的晶体管的栅极与布线CSEL[2]电连接。
开关40S至开关42S的各输出一侧的布线与一个输出线OUT电连接，即三个布线电连接到一个输出线OUT。通过采用该结构，可以输出按每像素块13的数据。
可以将读出电路40作为图1所示的电路35或电路36的构成要素设置在层20中。
图9是说明从像素块12(像素块13[1,1]至像素块13[3,3])的运算数据读出的时序图。假设在时间T1之前各像素块13中所有运算完成且二值化电路24保持运算数据的状态。另外，在以下的说明中，使晶体管处于导通状态的电位(高电位)被记载为“H”，使晶体管处于非导通状态的电位(低电位)被记载为“L”。
在时间T1，将布线RSEL[0]的电位设定为“H”，此时配置在第0行上的像素块13的所有二值化电路24所包括的选择晶体管24S导通，运算数据被输出到读出电路40。
另外，在时间T1将布线CSEL[0]的电位设定为“H”，此时其栅极电连接到布线CSEL[0]的开关40S导通，像素块13[1,1]的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在时间T2，将布线CSEL[0]的电位设定为“L”且将布线CSEL[1]的电位设定为“H”，此时开关40S变为不导通，其栅极电连接到布线CSEL[1]的开关41S导通，像素块13[1,2]的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在时间T3，将布线CSEL[1]的电位设定为“L”且将布线CSEL[2]的电位设定为“H”，此时开关41S变为不导通，其栅极电连接到布线CSEL[2]的开关42S导通，像素块13[1,3]的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在时间T4，将布线RSEL[0]的电位设定为“L”且将布线CSEL[2]的电位设定为“L”，结束第0行像素块13(像素块13[1,1]至像素块13[1,3]的运算数据的输出。
在时间T4至时间T7，将布线RSEL[1]的电位设定为“H”，进行与上述同样的工作，由此输出第1行像素块13(像素块13[2,1]至像素块13[2,3])的运算数据。
另外，在时间T7至时间T10，将布线RSEL[2]的电位设定为“H”，进行与上述同样的工作，由此输出第2行像素块13(像素块13[3,1]至像素块13[3,3])的运算数据。
在此，通过以一个时钟结束运算工作且以一个时钟进行一个像素块13的读出工作，可以以总共十个时钟进行一个像素块12的读出。另外，通过设置与像素块12的列相同数量的读出电路40，可以并行进行一个行的像素块12的读出。
<像素电路>
如图10A所示，像素电路15可以包括光电转换器件101、晶体管102、晶体管103、晶体管104、晶体管105以及电容器106。
光电转换器件101的一个电极与晶体管102的源极和漏极中的一个电连接。晶体管102的源极和漏极中的另一个与晶体管103的源极和漏极中的一个、电容器106的一个电极及晶体管104的栅极电连接。晶体管104的源极和漏极中的一个与晶体管105的源极和漏极中的一个电连接。
光电转换器件101的另一个电极与布线111电连接。晶体管102的栅极与布线114电连接。晶体管103的源极和漏极中的另一个与布线112电连接。晶体管103的栅极与布线115电连接。晶体管104的源极和漏极中的另一个与布线113电连接。晶体管105的源极和漏极中的另一个与布线117电连接。晶体管105的栅极与布线116电连接。
在此，将晶体管102的源极和漏极中的另一个与晶体管103的源极和漏极中的一个、电容器106的一个电极以及晶体管104的栅极电连接的点(布线)记作节点N。
可以将布线111、112及113用作电源线。例如，可以将布线111用作低电位电源线且将布线112及布线113用作高电位电源线。此外，布线112及布线113可以互相电连接。可以将布线114、115及116用作控制各晶体管的导通的信号线。可以将布线117用作电连接像素电路15和二值化电路22的布线。
作为光电转换器件101可以使用光电二极管。当想要提高低照度时的光检测灵敏度时，优选使用雪崩光电二极管。
晶体管102可以具有控制节点N的电位的功能。晶体管103可以具有使节点N的电位初始化的功能。晶体管104可以具有根据节点N的电位使电流流过的功能。晶体管105可以具有选择像素的功能。
另外，也可以使光电转换器件101的一对电极的连接方向相反。在该情况下，可以将布线111用作高电位电源线且将布线112及布线113用作低电位电源线。
作为晶体管102及103优选使用在沟道形成区域中使用金属氧化物的晶体管(OS晶体管)。另外，OS晶体管也具有关态电流极低的特性。通过作为晶体管102、103使用OS晶体管，可以使节点N能够保持电荷的期间极长。可以采用在所有的像素中同时进行电荷储存工作的全局快门方式而无需采用复杂的电路结构及工作方式。
另一方面，有时优选晶体管104的放大特性良好。另外，晶体管105有时优选使用能够高速工作的迁移率高的晶体管。由此，作为晶体管104、105可以使用将硅用于沟道形成区域的晶体管(Si晶体管)。
注意，不局限于上述，也可以任意组合OS晶体管及Si晶体管而使用。另外，也可以作为所有晶体管都使用OS晶体管。或者，作为所有晶体管也都可以使用Si晶体管。作为Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(微晶硅、低温多晶硅、单晶硅)的晶体管等。
另外，如图10B所示，也可以采用晶体管设置有背栅极(第二栅极)的结构。通过电连接该背栅极与前栅极，可以增大晶体管的通态电流。另外，通过对该背栅极供应适当的恒电位，可以控制晶体管的阈值电压。注意，可以将晶体管设置有背栅极的结构用于本说明书的其他电路。另外，也可以将有背栅极的晶体管和无背栅极的晶体管混在一起来构成电路。
另外，如图10C所示，也可以采用对图10A的结构追加晶体管107及晶体管108的结构。晶体管107的栅极与晶体管104的栅极电连接。晶体管107的源极和漏极中的一个与晶体管108的源极和漏极中的一个电连接。晶体管107的源极和漏极中的另一个与布线113电连接。晶体管108的栅极与布线118电连接。晶体管108的源极和漏极中的另一个与布线119电连接。
在此，可以将布线118用作控制晶体管108的导通的信号线。另外，布线119可以与电路60电连接。电路60是图像读出电路，例如可以使用CDS电路(相关双采样电路)等。通过使用该结构，可以将图像数据输出到布线117及布线119。输出到布线117的图像数据被输入到二值化电路22，然后被进行积和运算。输出到布线119的图像数据通过电路60读出到外部。可以并行进行这些工作。另外，可以只进行运算(图像处理)，也可以只进行图像数据的读出。
此外，可以将电路60作为图1所示的电路35或电路36的构成要素设置在层20中。
<存储电路>
如图2所示，存储电路16设置在像素14中。另外，存储电路16包括多个存储单元，该存储单元中保存相当于权系数的1bit数据。
图11A是示出存储单元150、行驱动器33及列驱动器34的连接关系的图。作为构成存储单元150的晶体管优选使用OS晶体管。多个存储单元150作为存储电路16设置在层10中。行驱动器33及列驱动器34是存储单元150的驱动电路，可以设置在层20中。
存储电路16包括在一个列上m(m为1以上的整数)个且在一个行上n(n为1以上的整数)个，共m×n个存储单元150，存储单元150以矩阵状配置。
图11B及图11C是说明能够用于存储单元150的存储单元150a及存储单元150b的图。注意，在以下说明中，位线类可以连接到列驱动器34。另外，字线类可以连接到行驱动器33。注意，位线类还电连接到积和运算电路23，但是在此未图示。
作为行驱动器33及列驱动器34，例如可以使用解码器或移位寄存器。另外，也可以设置多个行驱动器33及多个列驱动器34。
图11B示出包括两个晶体管和一个电容器的增益单元型(也称为“2Tr1C型”)存储单元150a的电路结构实例。存储单元150a包括晶体管273、晶体管272及电容器274。
晶体管273的源极和漏极中的一个与电容器274的一个电极连接，晶体管273的源极和漏极中的另一个与布线WBL连接，晶体管273的栅极与布线WL连接，晶体管273的背栅极与布线BGL连接。电容器274的另一个电极与布线RL连接。晶体管272的源极和漏极中的一个与布线RBL连接，晶体管272的源极和漏极中的另一个与布线SL连接，晶体管272的栅极与电容器274的一个电极连接。
布线WBL被用作写入位线。布线RBL被用作读出位线。布线WL被用作字线。布线RL用作对电容器274的另一个电极施加预定电位的布线。数据写入时、正在进行数据保持时，优选对布线RL施加基准电位。
布线BGL用作对晶体管273的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增减晶体管273的阈值电压。
数据的写入通过对布线WL施加高电平电位使晶体管273变为导通状态以使布线WBL与电容器274的一个电极电连接来进行。具体地，在晶体管273为导通状态时，对布线WBL施加对应于要记录的信息的电位来对电容器274的一个电极及晶体管272的栅极写入该电位。然后，对布线WL施加低电平电位使晶体管273变为非导通状态，由此保持电容器274的一个电极的电位及晶体管272的栅极的电位。
数据的读出通过对布线RL和布线SL施加预定的电位来进行。由于晶体管272的源极-漏极间流过的电流及晶体管273的源极和漏极中的一个的电位由晶体管272的栅极的电位及晶体管273的源极和漏极中的另一个的电位决定，所以通过读出与晶体管272的源极和漏极中的一个连接的布线RBL的电位，可以读出电容器274的一个电极(或晶体管272的栅极)所保持的电位。也就是说，可以从电容器274的一个电极(或晶体管272的栅极)所保持的电位读出该存储单元中写入的信息。或者，可以知道该存储单元是否被写入信息。
另外，如图11C所示，也可以采用将布线WBL与布线RBL合为一个布线BIL的结构。在图11C所示的存储单元150b中，将存储单元150a的布线WBL与布线RBL合为一个布线BIL，晶体管273的源极和漏极中的另一个及晶体管272的源极和漏极中的一个与布线BIL连接。也就是说，存储单元150b将写入位线和读出位线合为一个布线BIL工作。
另外，存储单元150a及存储单元150b的晶体管273也优选使用OS晶体管。将使用存储单元150a及存储单元150b那样的作为晶体管273使用OS晶体管的2Tr1C型存储单元的存储装置称为NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。
<布局>
图12A及图12B是可用于本发明的一个方式的像素电路的布局(俯视图)的例子。图12A及图12B是图10B所示的像素电路的布局，在图12A中示出背栅极布线170、金属氧化物层175以及源极-漏极布线180。在此，金属氧化物层175是被设置OS晶体管的沟道形成区域的层。
为了提高摄像装置的分辨率需要使像素电路微型化。在微型化工艺中，相邻的结构物互相影响，因此如果随机配置结构物，则布线宽度等的不均匀被助长。因此，如图12A所示，优选将结构物以等间距配置在水平方向(X方向)及垂直方向(Y方向)上。
图12B示出对图12A追加栅极布线185及与栅极布线185电连接的布线190的结构。如此，通过重叠各构成要素，形成图10B所示的晶体管102、晶体管103、晶体管104及晶体管105。除此之外，形成多个晶体管109。晶体管109是与电路工作无关的伪晶体管，但是通过采用这样的结构，可以提高布线宽度等的均匀性，可以抑制晶体管特性的不均匀等。
通过在本实施方式中说明的本发明的一个方式，可以提供一种具有图像处理功能并可以进行高速工作的摄像装置。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式2)
在本实施方式中，参照附图说明具有与实施方式1不同的结构的摄像装置。在实施方式1中说明的摄像装置中，对图像数据一次进行积和运算而提取运算数据，在本实施方式中说明的摄像装置中，对图像数据多次进行积和运算而提取运算数据。
像素14及像素块(像素块12、像素块13)的基本结构是与实施方式1共通的，因此省略详细说明。
摄像装置作为用来多次进行积和运算而提取运算数据的构成要素包括两个寄存器。图13是说明像素块12与两个寄存器(寄存器51、寄存器52)之一的寄存器51的连接关系的图。注意，也可以在像素块13和寄存器51之间设置选择电路以减少布线数量。
在图13中，示出使图8所示的像素块12简化的像素块12，并示出第一次积和运算后总共6bit(1bit×6)的运算数据从各像素块13输出。从各像素块13输出的总共6bit的运算数据被输入到并保存在寄存器51中。在此，寄存器51被输入从九个像素块13输出的总共6bit的运算数据，因此保存总共54bit(总共6bit×9)的运算数据。
接着，如图14所示，将保存在寄存器51中的总共54bit的运算数据再分配给各像素块13。各像素块13中设置有六个图6A所示的能够处理总共9bit的数据的积和运算电路23，将总共9bit的运算数据分配给各积和运算电路23。另外，从像素块13所包括的九个存储电路16给各积和运算电路23提供总共9bit的权系数。因此，各积和运算电路23可以进行第二次积和运算。
接着，如图15A所示，各积和运算电路23所输出的4bit运算数据被输入到以与像素块13相同的数量设置的各电路25。在此，因为有六个积和运算电路23，所以输入到电路25的运算数据总共为24bit(4bit×6)。
图15B是说明电路25的图。电路25包括加法电路26a及二值化电路26b。因为六个积和运算电路23的每一个向加法电路26a输入4bit(相当于0至9)运算数据，所以加法电路26a的输出是6bit(相当于0至54)运算数据。6bit数据被输入到二值化电路26b。二值化电路26b可以将被输入的数据转换为1bit，在数据是28以上时输出1且在数据是27以下时输出0。注意，虽然在图15中电路25位于像素块12内，但是电路25也可以设置在像素块12外。
各电路25所输出的1bit运算数据(总共9bit的数据)被输入到并保存在寄存器52中。在此，根据需要可以读出总共9bit的运算数据。注意，也可以在电路25和寄存器52之间设置选择电路以减少布线数量。
在本实施方式中，说明再改变权系数而反复进行积和运算的工作。在上述工作之后，像素块13所包括的积和运算电路23保持从寄存器51再分配的总共54bit的运算数据，通过改变从存储电路16提供的权系数再次进行积和运算，由此可以得到不同的运算数据。并且，该运算数据与在之前的积和运算中得到的运算数据同样地被保存在寄存器52中。因此，总共18bit的运算数据被保存在寄存器52中。
图16A是说明连接到寄存器52的输出一侧的读出电路41的图。寄存器52的输出一侧设置有六个输出线以便以总共6bit的运算数据进行读出。六个输出线电连接有读出电路41。读出电路41包括与六个输出线的每一个电连接的开关43S、开关44S及开关45S。
开关43S至开关45S包括多个晶体管。开关43S所包括的晶体管的栅极与布线CSEL[0]电连接。开关44S所包括的晶体管的栅极与布线CSEL[1]电连接。开关45S所包括的晶体管的栅极与布线CSEL[2]电连接。
开关43S至开关45S的各输出一侧的布线与一个输出线OUT(OUT[0]至OUT[5])电连接，即三个布线电连接到一个输出线OUT。通过采用该结构，可以以总共6bit的运算数据进行输出。
可以将寄存器51、寄存器52及读出电路41作为图1所示的电路35或电路36的构成要素设置在层20中。
图16B是说明保存在寄存器52中的运算数据读出的时序图。假设在时间T1之前所有运算数据(总共18bit)被保存在寄存器52中的状态。另外，在以下的说明中，使晶体管处于导通状态的电位(高电位)被记载为“H”，使晶体管处于非导通状态的电位(低电位)被记载为“L”。
在时间T1，将布线CSEL[0]的电位设定为“H”，此时其栅极电连接到布线CSEL[0]的开关43S导通，第一次的总共6bit的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在时间T2，将布线CSEL[0]的电位设定为“L”且将布线CSEL[1]的电位设定为“H”，此时开关43S变为不导通，其栅极电连接到布线CSEL[1]的开关44S导通，与第一次的数据不同的第二次的总共6bit的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在时间T3，将布线CSEL[1]的电位设定为“L”且将布线CSEL[2]的电位设定为“H”，此时开关44S变为不导通，其栅极电连接到布线CSEL[2]的开关45S导通，与第一次及第二次的数据不同的第三次的总共6bit的运算数据被输出到输出线OUT[0]至输出线OUT[5]。
在此，以第一时钟进行到将总共54bit的运算数据保存在寄存器51中的工作，以第二时钟进行到将第一次的总共9bit的运算数据保存在寄存器52中的工作，以第三时钟进行到将第二次的总共9bit的运算数据保存在寄存器52中的工作。然后，以第四时钟从寄存器52读出第一次的总共6bit的运算数据，以第五时钟读出第二次的总共6bit的运算数据，以第六时钟读出第三次的总共6bit的运算数据，由此可以以六个时钟结束所有工作。
可以并行进行第一至第三时钟的工作与第四至第六时钟的工作，在图16B所示的时序图的时间T1至时间T2的期间对应于第四时钟，时间T2至时间T3的期间对应于第五时钟且时间T3至时间T4的期间对应于第六时钟时，在时间T4至时间T7可以读出下一次的总共18bit的运算数据。另外，在时间T7至时间T10可以读出下下次的总共18bit的运算数据。
注意，实施方式1及本实施方式中的从像素块12的运算数据的读出工作相当于步长为3的工作，省略池化处理，但是也可以进行池化处理进一步压缩运算数据。
通过在本实施方式中说明的本发明的一个方式，可以提供一种具有图像处理功能并可以进行高速工作的摄像装置。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
在本实施方式中对本发明的一个方式的摄像装置的结构实例等进行说明。
<结构实例>
图17A是示出摄像装置的像素结构的一个例子的图，可以采用层561及层563的叠层结构。
层561包括光电转换器件101。光电转换器件101如图18A所示可以包括层565a和层565b。注意，根据情况也可以将层称为区域。
图18A所示的光电转换器件101是pn结型光电二极管，例如作为层565a可以使用p型半导体，作为层565b可以使用n型半导体。或者，作为层565a可以使用n型半导体，作为层565b可以使用p型半导体。
上述pn结型光电二极管典型地可以使用单晶硅形成。将单晶硅用于光电转换层的光电二极管具有紫外光至近红外光的较宽的分光灵敏度特性，通过与后述的光学转换层组合，可以检测出各种波长的光。
此外，作为pn结型光电二极管的光电转换层也可以使用化合物半导体。作为该化合物半导体，例如，可以使用镓-砷-磷化合物(GaAsP)、镓-磷化合物(GaP)、铟-镓-砷化合物(InGaAs)、铅-硫化合物(PbS)、铅-硒化合物(PbSe)、铟-砷化合物(InAs)、铟-锑化合物(InSb)、水银-镉-碲化合物(HgCdTe)等。
化合物半导体优选为包含第13族元素(铝、镓、铟等)及第15族元素(氮、磷、砷、锑等)的化合物半导体(也称为III-V族化合物半导体)或者包含第12族元素(镁、锌、镉、水银等)及第16族元素(氧、硫、硒、碲等)的化合物半导体(也称为II-VI族化合物半导体)。
在化合物半导体中，根据构成元素的组合及其原子数比可以改变带隙，因此可以形成在紫外光至近红外光的各种波长范围具有灵敏度的光电二极管。
注意，一般可以被定义为如下：紫外光的波长为0.01μm附近至0.38μm附近，可见光的波长为0.38μm附近至0.75μm附近，近红外光的波长为0.75μm附近至2.5μm附近，中红外光的波长为2.5μm附近至4μm附近，远红外光的波长为4μm附近至1000μm附近。
例如，为了形成对紫外光至可见光具有光灵敏度的光电二极管，可以将GaP等用于光电转换层。另外，为了形成对紫外光至近红外光具有光灵敏度的光电二极管，可以将硅或GaAsP等用于光电转换层。另外，为了形成对可见光至中红外光具有光灵敏度的光电二极管，可以将InGaAs等用于光电转换层。另外，为了形成对近红外光至中红外光具有光灵敏度的光电二极管，可以将PbS或InAs等用于光电转换层。另外，为了形成对中红外光至远红外光具有光灵敏度的光电二极管，可以将PbSe、InSb或HgCdTe等用于光电转换层。
注意，使用上述化合物半导体的光电二极管可以不是pn结型光电二极管而是pin结型光电二极管。pn结及pin结不局限于同质结结构，也可以采用异质结结构。
例如，在是异质结的情况下，可以将第一化合物半导体用于pn结结构的一个层且将不同于第一化合物半导体的第二化合物半导体用于pn结结构的另一个层。可以将第一化合物半导体用于pin结结构的任一个层或任两个层且将不同于第一化合物半导体的第二化合物半导体用于pin结结构的其他层。此外，第一化合物半导体和第二化合物半导体中的一个也可以是硅等的单体半导体。
此外，也可以根据像素使用不同材料来形成光电二极管的光电转换层。通过采用该结构，可以形成包括检测出紫外光的像素、检测出可见光的像素和检测出红外光的像素等中的任两种像素或三种像素的摄像装置。
另外，层561中的光电转换器件101可以如图18B所示地采用层566a、层566b、层566c和层566d的叠层。图18B所示的光电转换器件101是雪崩光电二极管的一个例子，层566a、层566d相当于电极，层566b、566c相当于光电转换部。
层566a优选为低电阻金属层等。例如，可以使用铝、钛、钨、钽、银或其叠层。
层566d优选使用对可见光具有高透光性的导电层。例如，可以使用铟氧化物、锡氧化物、锌氧化物、铟锡氧化物、镓锌氧化物、铟镓锌氧化物或石墨烯等。另外，可以省略层566d。
光电转换部的层566b、566c例如可以具有将硒类材料作为光电转换层的pn结型光电二极管的结构。优选的是，作为层566b使用p型半导体的硒类材料，作为层566c使用n型半导体的镓氧化物等。
使用硒类材料的光电转换器件具有对可见光具有高外部量子效率的特性。该光电转换器件可以利用雪崩倍增而增加相对于入射光的量的电子放大量。另外，硒类材料具有高光吸收系数，所以例如可以以薄膜制造光电转换层，因此使用硒类材料从制造的观点来看有利。硒类材料的薄膜可以通过真空蒸镀法或溅射法等形成。
作为硒类材料，可以使用结晶硒(单晶硒、多晶硒)、非晶硒。这些硒对紫外光至可见光具有光灵敏度。另外，可以使用铜、铟、硒的化合物(CIS)或者铜、铟、镓、硒的化合物(CIGS)等。这些化合物对紫外光至近红外光具有光灵敏度。
n型半导体优选由带隙宽且对可见光具有透光性的材料形成。例如，可以使用锌氧化物、镓氧化物、铟氧化物、锡氧化物或者上述物质混在一起的氧化物等。另外，这些材料也具有空穴注入阻挡层的功能，可以减少暗电流。
另外，层561中的光电转换器件101可以如图18C所示地采用层567a、层567b、层567c、层567d和层567e的叠层。图18C所示的光电转换器件101是有机光导电膜的一个例子，层567a为下部电极，层567e是具有透光性的上部电极，层567b、567c、567d相当于光电转换部。
光电转换部的层567b、567d中的任一个可以为空穴传输层，另一个可以为电子传输层。另外，层567c可以为光电转换层。
作为空穴传输层，例如可以使用氧化钼等。作为电子传输层，例如可以使用C60、C70等富勒烯或其衍生物等。
作为光电转换层，可以使用n型有机半导体和p型有机半导体的混合层(本体异质结结构)。有机半导体有各种各样的种类，作为光电转换层选择对目的波长具有光灵敏度的材料即可。
图17A所示的层563例如可以使用硅衬底。该硅衬底包括Si晶体管等。通过使用该Si晶体管除了可以形成像素电路之外还可以形成驱动该像素电路的电路、图像信号的读出电路、图像处理电路、神经网络、通信电路等。另外，也可以形成DRAM(Dynamic RandomAccess Memory：动态随机存取存储器)等存储电路、CPU(Central Processing Unit：中央处理器)、MCU(Micro Controller Unit：微控制单元)等。注意，在本实施方式中，将除了像素电路之外的上述电路称为功能电路。
例如，可以将在实施方式1中说明的层20中设置的功能电路(运算部21、行驱动器31、列驱动器32、行驱动器33、列驱动器34、电路35、电路36等)所包括的部分晶体管或所有晶体管设置于层563中。
另外，层563也可以如图17B所示地为多个层的叠层。图17B示出层563a、563b、563c的三层的例子，也可以为两层。或者，层563也可以为四层以上的叠层。这些层例如可以利用贴合工序等进行层叠。通过采用该结构可以将像素电路和功能电路分散在多个层中而可以重叠地设置像素电路和功能电路，由此可以制造小型且高性能的摄像装置。
另外，像素也可以如图17C所示地采用层561、层562及层563的叠层结构。
层562相当于在实施方式1中说明的层10，并可以包括OS晶体管。上述功能电路中的一个以上可以使用OS晶体管形成。或者，也可以使用层563所包括的Si晶体管和层562所包括的OS晶体管形成功能电路中的一个以上。此外，也可以作为层563使用玻璃衬底等支撑衬底且用层562所包括的OS晶体管形成像素电路及功能电路。
例如，可以使用OS晶体管及Si晶体管实现常关闭CPU(也称为“NoffCPU(注册商标)”)。NoffCPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
在NoffCPU中，可以停止向NoffCPU中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，NoffCPU可以将用电量抑制到最小限度。另外，即使供电停止，NoffCPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，NoffCPU可以降低功耗，而无需大幅度降低工作速度。
另外，层562也可以如图17D所示为多个层的叠层。图17D中示出层562a、562b的两层结构，但是可以采用三层以上的叠层。这些层例如可以以层叠在层563上的方式形成。或者，也可以通过贴合形成在层563上的层与形成在层561上的层来形成。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，仅为几yA/μm(每沟道宽度1μm的电流值)。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成具有高耐压性和高可靠性的电路。此外，Si晶体管中产生的起因于结晶性不均匀的电特性不均匀不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(选自铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪等金属中的一个或多个)的以“In-M-Zn类氧化物”表示的膜。典型的是，In-M-Zn类氧化物可以通过溅射法形成。或者，也可以通过ALD(Atomic layerdeposition：原子层沉积)法形成。
当利用溅射法形成In-M-Zn类氧化物时，优选用来形成In-M-Zn类氧化物的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所沉积的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷态密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易具有常开启特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，当构成半导体层的氧化物半导体包含氢时，氢与键合于金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，有时氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含较多的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中而成的缺陷会被用作氧化物半导体的供体。然而，定量地评价该缺陷是困难的。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
下面，对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子数比大于第二区域的In与元素M的原子数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域，一部分中观察到以In为主要成分的纳米粒子状区域，并且，这些区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域(环状区域)以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(EDX-mapping)图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
<叠层结构1>
接着，参照截面图对摄像装置的叠层结构进行说明。注意，以下所示的绝缘层及导电层等构成要素只是一个例子，也可以含有其他的构成要素。或者，也可以省略以下所示的构成要素的一部分。另外，以下所示的叠层结构可以根据需要利用贴合工序、抛光工序等形成。
图19是如下叠层体的截面图的一个例子，该叠层体包括层560、层561及层563，并在构成层563的层563a与层563b间具有贴合面。
<层563b>
层563b可以包括设置在硅衬底611中的功能电路。在此，作为功能电路所包括的部分晶体管示出晶体管223、晶体管224、晶体管225。注意，将晶体管225作为二值化电路22所包括的晶体管示出。
层563b设置有硅衬底611、绝缘层612、613、614、616、617、618。绝缘层612用作保护膜。绝缘层613、614、616、617用作层间绝缘膜及平坦化膜。绝缘层618及导电层619用作贴合层。导电层619与晶体管225的栅极电连接。
作为保护膜，例如可以使用氮化硅膜、氧化硅膜、氧化铝膜等。作为层间绝缘膜及平坦化膜，例如可以使用氧化硅膜等无机绝缘膜、丙烯酸树脂、聚酰亚胺树脂等有机绝缘膜。作为电容器的介电层，可以使用氮化硅膜、氧化硅膜、氧化铝膜等。贴合层将在后面进行详述。
作为可用作用于器件间的电连接的布线、电极及插头的导电体，适当地选择选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等而使用即可。该导电体既可以为单层又可以为由不同材料构成的多个层。
<层563a>
层563a包括像素14的构成要素。此外，也可以包括功能电路的构成要素。在此，作为像素14的构成要素的一部分示出像素电路15所包括的晶体管102及晶体管105。图19所示的截面图中没有示出两者电连接的样子。
层563a中设置有硅衬底632、绝缘层631、633、634、635、637、638。另外，还设置有导电层636、639。
绝缘层631及导电层639可以用作贴合层。绝缘层634、635、637可以用作层间绝缘膜及平坦化膜。绝缘层633可以用作保护膜。绝缘层638可以使硅衬底632与导电层639绝缘。绝缘层638可以使用与其他绝缘层同样的材料形成。另外，绝缘层638可以使用与绝缘层631相同的材料形成。
导电层639与晶体管105的源极和漏极中的另一个及导电层619电连接。另外，导电层636与布线111(参照图10A)电连接。
图19所示的Si晶体管是在硅衬底(硅衬底611、632)中具有沟道形成区域的鳍型晶体管。图20A示出沟道宽度方向的截面(图19的层563a的A1-A2截面)。另外，Si晶体管也可以是图20B所示的平面型晶体管。
另外，如图20C所示，也可以采用包括硅薄膜的半导体层545的晶体管。例如，半导体层545可以使用在硅衬底632上的绝缘层546上形成的单晶硅(SOI(Silicon onInsulator：绝缘体上硅))。
<层561>
层561包括光电转换器件101。光电转换器件101可以形成在层563a上。在图19中，示出作为光电转换器件101将图18C所示的有机光导电膜用作光电转换层的结构。这里，层567a为阴极，层567e为阳极。
层561中设置有绝缘层651、652、653、654及导电层655。
绝缘层651、653、654用作层间绝缘膜及平坦化膜。另外，绝缘层654以覆盖光电转换器件101的端部的方式设置而具有防止层567e和层567a之间发生短路的功能。绝缘层652用作元件分离层。元件分离层优选使用有机绝缘膜等。
相当于光电转换器件101的阴极的层567a与层563a中的晶体管102的源极和漏极中的一个电连接。相当于光电转换器件101的阳极的层567e通过导电层655与层563a中的导电层636电连接。
<层560>
层560形成在层561上。层560包括遮光层671、光学转换层672及微透镜阵列673。
遮光层671可以抑制光入射到相邻的像素。作为遮光层671可以使用铝、钨等的金属层。另外，也可以层叠该金属层与具有作为反射防止膜的功能的介电膜。
在光电转换器件101对可见光具有灵敏度时，作为光学转换层672可以使用滤色片。通过按每个像素将R(红色)、G(绿色)、B(蓝色)、Y(黄色)、C(青色)和M(品红色)等颜色分配给各滤色片，可以获得彩色图像。例如，如图28A的立体图(包括截面)所示，也可以将滤色片672R(红色)、滤色片672G(绿色)、滤色片672B(蓝色)分别分配给不同像素。
另外，在光电转换器件101和光学转换层672的适当的组合中，在作为光学转换层672使用波长截止滤波片时，可以实现能够获得各种波长区域的图像的摄像装置。
例如，当作为光学转换层672使用阻挡可见光线的波长以下的光的红外滤光片时，可以获得红外线摄像装置。另外，通过作为光学转换层672使用阻挡近红外线的波长以下的光的滤光片，可以形成远红外线摄像装置。另外，通过作为光学转换层672使用阻挡可见光线的波长以上的光的紫外滤光片，可以形成紫外线摄像装置。
此外，也可以在一个摄像装置内配置不同的多个光学转换层。例如，如图28B所示，可以将滤色片672R(红色)、滤色片672G(绿色)、滤色片672B(蓝色)、红外滤光片672IR分别分配给不同像素。通过采用这种结构，可以同时获取可见光图像及红外光图像。
或者，如图28C所示，可以将滤色片672R(红色)、滤色片672G(绿色)、滤色片672B(蓝色)、紫外滤光片672UV分别分配给不同像素。通过采用这种结构，可以同时获取可见光图像及紫外光图像。
另外，通过将闪烁体用于光学转换层672，可以形成用于X射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的X射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换器件101检测该光来获得图像数据。此外，也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有如下物质：当被照射X射线或伽马射线等辐射时吸收辐射的能量而发射可见光或紫外线的物质。例如，可以使用将Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等分散到树脂或陶瓷中的材料。
通过进行利用红外线或紫外线的摄像，可以对摄像装置赋予检测功能、安全功能、传感功能等。例如，通过进行利用红外光的摄像，可以进行如下检测：产品的无损检测、农产品的挑选(糖量计的功能等)、静脉识别、医疗检测等。另外，通过进行利用紫外光的摄像，可以检测从光源或火焰放出的紫外光，而可以进行光源、热源、生产装置等的管理等。
在光学转换层672上设置微透镜阵列673。透过微透镜阵列673所包括的各透镜的光穿过正下方的光学转换层672而照射到光电转换器件101。通过设置微透镜阵列673，可以将所集聚的光入射到光电转换器件101，所以可以高效地进行光电转换。微透镜阵列673优选由对目的波长的光具有高透光性的树脂或玻璃等形成。
<贴合>
接着，说明层563b与层563a的贴合。
层563b中设置有绝缘层618及导电层619。导电层619具有嵌入绝缘层618中的区域。另外，绝缘层618及导电层619的表面以高度一致的方式被平坦化。
层563a中设置有绝缘层631及导电层639。导电层639具有嵌入绝缘层631中的区域。另外，绝缘层631及导电层639的表面以高度一致的方式被平坦化。
在此，导电层619及导电层639的主要成分优选为相同的金属元素。另外，绝缘层618及绝缘层631优选由相同的成分构成。
例如，作为导电层619、639可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。另外，绝缘层618、631可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
换言之，优选的是，作为导电层619和导电层639都使用在上面所示的相同金属材料。另外，优选的是，作为绝缘层618及绝缘层631都使用与上述绝缘材料相同的绝缘材料。通过采用上述结构，可以进行以层563b和层563a的边界为贴合位置的贴合。
注意，导电层619及导电层639也可以具有多个层的多层结构，此时表面层(接合面)使用相同金属材料即可。另外，绝缘层618及绝缘层631也可以具有多个层的多层结构，此时表面层(接合面)为相同的绝缘材料即可。
通过进行该贴合，可以获得导电层619与导电层639的电连接。另外，可以以足够的机械强度使绝缘层618及绝缘层631连接。
当接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电上和机械上都优异的接合。
另外，当接合绝缘层时，可以利用亲水性接合法等。在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层563b与层563a的情况下，由于在各接合面绝缘层与金属层是混在一起的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。另外，也可以使用上述以外的接合方法。
通过上述贴合可以使层563b中的电路与层563a中的像素14的构成要素电连接。
<叠层结构1的变形实例>
图21是图19所示的叠层结构的变形实例，层561中的光电转换器件101的结构以及层563a的部分结构不同，层561与层563a间也有贴合面。
层561包括光电转换器件101、绝缘层661、662、664、665及导电层685、686。
光电转换器件101是pn结型光电二极管，包括相当于p型区域的层565b及相当于n型区域的层565a。注意，这里示出pn结型光电二极管形成在硅衬底中的例子。光电转换器件101是嵌入式光电二极管，通过设置在层565a的表面一侧(取出电流侧)的较薄的p型区域(层565b的一部分)抑制暗电流，从而减少噪声。
绝缘层661、导电层685、686用作贴合层。绝缘层662用作层间绝缘膜及平坦化膜。绝缘层664用作元件分离层。
硅衬底中设置有使像素分离的槽，绝缘层665设置在硅衬底顶面及该槽中。通过设置绝缘层665可以抑制光电转换器件101内产生的载流子流入到相邻的像素。另外，绝缘层665还具有抑制杂散光的侵入的功能。因此，利用绝缘层665可以抑制混色。另外，也可以在硅衬底的顶面与绝缘层665之间设置反射防止膜。
绝缘层664可以利用LOCOS(LOCal Oxidation of Silicon：硅局部氧化)法形成。或者，也可以利用STI(Shallow Trench Isolation：浅沟槽隔离)法等形成。绝缘层665例如可以使用氧化硅、氮化硅等无机绝缘膜、聚酰亚胺树脂、丙烯酸树脂等有机绝缘膜。另外，绝缘层665也可以采用多层结构。此外，也可以在绝缘层665的一部分中设置空间。该空间也可以包含空气或惰性气体等气体。另外，该空间也可以处于减压状态。
光电转换器件101的层565a(n型区域，相当于阴极)与导电层685电连接。层565b(p型区域，相当于阳极)与导电层686电连接。导电层685、686具有嵌入绝缘层661中的区域。另外，绝缘层661及导电层685、686的表面以高度一致的方式被平坦化。
在层563a中绝缘层637上形成有绝缘层638。此外，形成有与晶体管102的源极和漏极中的一个电连接的导电层683及与导电层636电连接的导电层684。
绝缘层638、导电层683、684用作贴合层。导电层683、684具有嵌入绝缘层638中的区域。另外，绝缘层638及导电层683、684的表面以高度一致的方式被平坦化。
在此，导电层683、684、685、686是与上述导电层619、639相同的贴合层。另外，绝缘层638、661是与上述绝缘层618、631相同的贴合层。
因此，通过贴合导电层683和导电层685，可以使光电转换器件101的层565a(n型区域，相当于阴极)与晶体管102的源极和漏极中的一个电连接。另外，通过贴合导电层684与导电层686，可以使光电转换器件101的层565b(p型区域，相当于阳极)与布线111(参照图10A)电连接。另外，通过贴合绝缘层638与绝缘层661，可以进行层561与层563a的电接合及机械接合。
另外，图22是与上述不同的变形实例，其中晶体管102设置在层561中。在该结构中，晶体管102的源极和漏极中的一个与光电转换器件101直接连接，晶体管102的源极和漏极中的另一个被用作节点N。在该结构中，可以将储存在光电转换器件101中的电荷完全转移，可以实现一种噪声少的摄像装置。
在此，层561所包括的晶体管102的源极和漏极中的另一个与导电层692电连接。另外，层563所包括的晶体管104的栅极与导电层691电连接。导电层691、692是与上述导电层619、639相同的贴合层。
<叠层结构2>
图23是包括层560、561、562、563而不具有贴合面的叠层体的截面图的一个例子。层563中设置有Si晶体管。层562中设置有OS晶体管。注意，层563、层561及层560的结构与图19所示的结构相同，所以省略其说明。
<层562>
层562形成在层563上。层562包括OS晶体管。在此，示出晶体管102及晶体管105。图23所示的截面图中没有示出两者电连接的样子。
层562中设置有绝缘层621、622、623、624、625、626、628。另外，还设置有导电层627。导电层627可以与布线111(参照图10A)电连接。
绝缘层621用作阻挡层。绝缘层622、623、625、626、628用作层间绝缘膜及平坦化膜。绝缘层624用作保护膜。
阻挡层优选使用能够防止氢扩散的膜。在Si器件中，为了使悬空键终结需要氢，但是OS晶体管附近的氢成为在氧化物半导体层中产生载流子的原因之一而降低可靠性。因此，在形成Si器件的层与形成OS晶体管的层间优选设置氢阻挡膜。
作为该阻挡膜，例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
晶体管105的源极和漏极中的另一个通过插头与晶体管225的栅极电连接。导电层627与布线111(参照图10A)电连接。
晶体管102的源极和漏极中的一个与层561中的光电转换器件101的阴极电连接。导电层627与层561中的光电转换器件101的阳极电连接。
图24A示出详细的OS晶体管。图24A所示的OS晶体管具有通过在氧化物半导体层及导电层的叠层上设置绝缘层而设置到达该氧化物半导体层的开口部来形成源电极705及漏电极706的自对准型结构。
除了形成在氧化物半导体层的沟道形成区域708、源区域703及漏区域704以外，OS晶体管还可以包括栅电极701、栅极绝缘膜702。在该开口部中至少设置栅极绝缘膜702及栅电极701。在该开口部中也可以还设置氧化物半导体层707。
如图24B所示，OS晶体管也可以采用使用栅电极701作为掩模在半导体层中形成源区域703及漏区域704的自对准型结构。
或者，如图24C所示，可以采用具有源电极705或漏电极706与栅电极701重叠的区域的非自对准型的顶栅极型晶体管。
OS晶体管包括背栅极735，但也可以不包括背栅极。如图24D所示的晶体管的沟道宽度方向的截面图那样，背栅极735也可以与相对的晶体管的前栅极电连接。作为一个例子，图24D示出图24A所示的晶体管的B1-B2的截面，其他结构的晶体管也是同样的。另外，也可以采用能够对背栅极735供应与前栅极不同的固定电位的结构。
<叠层结构2的变形实例>
图25是图23所示的叠层结构的变形实例，层561中的光电转换器件101的结构以及层562的一部分结构不同，在层561与层562间具有贴合面。
层561中的光电转换器件101是pn结型光电二极管，与图21所示的结构相同。
在层562中，绝缘层628上形成有绝缘层648。此外，形成有与晶体管102的源极和漏极中的一个电连接的导电层688以及与导电层627电连接的导电层689。
绝缘层648、导电层688、689用作贴合层。导电层688、689具有嵌入绝缘层648的区域。另外，绝缘层648及导电层688、689的表面以高度一致的方式被平坦化。
在此，导电层688、689是与上述导电层619、639相同的贴合层。另外，绝缘层648是与上述绝缘层618、631相同的贴合层。
因此，通过贴合导电层688与导电层685，可以使光电转换器件101的层565a(n型区域，相当于阴极)与晶体管102的源极和漏极中的一个电连接。另外，通过贴合导电层689与导电层686，可以使光电转换器件101的层565b(p型区域，相当于阳极)与布线111(参照图10A)电连接。另外，通过贴合绝缘层648与绝缘层661，可以进行层561与层562的电接合及机械接合。
当层叠多个Si器件时，需要多次进行抛光工序及贴合工序。因此其存在工序数多、需要专用装置、成品率低等问题且制造成本高。由于OS晶体管可以以层叠在形成有器件的半导体衬底上的方式形成，所以可以减少贴合工序。
此外，也可以将图22所示的在层561中设置晶体管102的结构用于上述结构。
另外，存储单元150例如可以设置在层562中。图26示出将像素电路的构成要素的晶体管102、105等以及存储单元150的构成要素的晶体管273等设置在层562的同一面上的结构。
另外，图27示出在层562中以具有互相重叠的区域的方式层叠像素电路的构成要素的晶体管102、104、105等与存储单元150的构成要素的晶体管272、273等的结构。通过采用该结构，可以缩小电路面积，可以形成一种高性能小型摄像装置。另外，可以缩短电连接层叠的构成要素的布线的布线长度，因此可以实现高速且功耗低的工作。
此外，也可以将图22所示的在层561中设置晶体管102的结构用于图26、图27所示的结构。另外，也可以采用图23所示的光电转换器件101的结构。
<封装及模块>
图29A是收纳图像传感器芯片的封装的外观立体图。该封装是CSP(芯片尺寸封装)，并包括图像传感器的裸芯片450、玻璃盖板440及粘合它们的粘合剂430等。
设置在像素阵列455的外侧的电极焊盘425通过贯通电极420与背面电极415电连接。电极焊盘425通过布线或导线与构成图像传感器的电路电连接。裸芯片450也可以是与各种功能的电路层叠而成的叠层芯片。
图29例示出具有使用焊球对裏面电极415形成凸块410的结构的BGA(球栅阵列)。注意，不局限于BGA，也可以使用LGA(地栅阵列)或PGA(针栅阵列)等。或者，也可以使用将裸芯片450安装到QFN(四侧无引脚扁平封装)、QFP(四侧引脚扁平封装)而成的封装。
另外，图29B是组合图像传感器芯片和透镜而成的相机模块的顶面一侧外观立体图。该相机模块在图29A的结构上包括透镜盖460及多个透镜470等。另外，根据需要，在透镜470和玻璃盖板440之间设置吸收特定波长的光的光学滤波片480。例如，在是以可见光的摄像为主的图像传感器的情况下，作为光学滤波片480可以使用红外截止滤波片等。
通过将图像传感器芯片收纳于上述方式的封装中，可以容易安装于印刷电路板等，将图像传感器芯片安装在各种半导体装置及电子设备中。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式4)
作为可以使用根据本发明的一个方式的摄像装置的电子设备，可以举出显示设备、个人计算机、具备记录媒体的图像存储装置或图像再现装置、移动电话机、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码静态相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图30A至图30F示出这些电子设备的具体例子。
图30A是移动电话机的一个例子，该移动电话机包括外壳981、显示部982、操作按钮983、外部连接接口984、扬声器985、麦克风986、摄像头987等。该移动电话机在显示部982具有触摸传感器。通过用手指或触屏笔等触摸显示部982可以进行打电话或输入文字等各种操作。此外，也可以将本发明的一个方式的摄像装置及其工作方法用于该移动电话机。
图30B是便携式数据终端，该便携式数据终端包括外壳911、显示部912、扬声器913、摄像头919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。此外，可以从由摄像头919获取的图像中识别出文字等，并可以使用扬声器913以语音输出该文字。可以将本发明的一个方式的摄像装置及其工作方法用于该便携式数据终端。
图30C是监控摄像机，该监控摄像机包括支架951、摄像单元952及保护罩953等。在摄像单元952中设置旋转机构等，通过设置在天花板可以拍摄周围。可以将本发明的一个方式的摄像装置及其工作方法用于在该照相单元中用来获取图像的构成要素。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有作为监控摄像机的功能的设备被称为摄影机或视频摄像机。
图30D是行驶记录仪，该行驶记录仪包括框架941、摄像头942、操作按钮943以及安装件944等。通过利用安装件944将行驶记录仪设置在汽车的前挡风玻璃等上，可以对开车时的前方景色进行录像。注意，未图示的背面设置有显示录像图像的显示面板。可以将本发明的一个方式的摄像装置及其工作方法用于摄像头942。
图30E是数码相机，该数码相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。可以将本发明的一个方式的摄像装置及其工作方法用于该数码相机。
图30F是手表型信息终端，该手表型信息终端包括显示部932、外壳兼腕带933以及摄像头939等。显示部932也可以包括用来进行信息终端的操作的触摸面板。显示部932及外壳兼腕带933具有柔性，并且适合佩戴于身体。可以将本发明的一个方式的摄像装置及其工作方法用于该信息终端。
图31A是移动体的一个例子的无人机，该无人机包括框架921、机臂922、转子923、螺旋桨924、摄像头925及电池926等，并具有自主飞行功能、悬停在空中的功能等。可以将本发明的一个方式的摄像装置及其工作方法用于摄像头925。
图31B是示出移动体的一个例子的汽车的外观图。汽车890包括多个摄像头891等，可以取得汽车890的前后左右以及上方的信息。本发明的一个方式的摄像装置及其工作方法可以用于摄像头891。另外，汽车890包括红外线雷达、毫米波雷达、激光雷达等各种传感器(未图示)等。汽车890分析摄像头891所取得的多个摄像方向892的图像，判断护栏或行人的有无等周围的交通状况，而可以进行自动驾驶。另外，可以将本发明的一个方式的摄像装置及其工作方法用于进行导航、危险预测等的系统。
在本发明的一个方式的摄像装置中，通过对所得到的图像数据进行神经网络等的运算处理，例如可以进行图像的高分辨率化、图像噪声的减少、人脸识别(安全目的等)、物体识别(自动驾驶的目的等)、图像压缩、图像校正(宽动态范围化)、无透镜图像传感器的图像恢复、位置对准、文字识别、反射眩光等的降低等处理。
注意，上面，汽车可以为包括内燃机的汽车、电动汽车、氢能汽车等中的任意个。另外，移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机、飞机、火箭)等，可以对这些移动体使用本发明的一个方式的计算机，以提供利用人工智能的系统。
[符号说明]
10：层、11：像素部、12：像素块、13：像素块、14：像素、15：像素电路、16：存储电路、20：层、21：运算部、22：二值化电路、23：积和运算电路、23a：乘法器、23b：加法器、24：二值化电路、24S：选择晶体管、25：电路、26a：加法电路、26b：二值化电路、31：行驱动器、32：列驱动器、33：行驱动器、34：列驱动器、35：电路、36：电路、40：电路、40S：开关、41：电路、41S：开关、42S：开关、43S：开关、44S：开关、45S：开关、51：寄存器、52：寄存器、60：电路、101：光电转换器件、102：晶体管、103：晶体管、104：晶体管、105：晶体管、106：电容器、107：晶体管、108：晶体管、109：晶体管、111：布线、112：布线、113：布线、114：布线、115：布线、116：布线、117：布线、118：布线、119：布线、150：存储单元、150a：存储单元、150b：存储单元、170：背栅极布线、175：金属氧化物层、180：源极-漏极布线、185：栅极布线、190：布线、223：晶体管、224：晶体管、225：晶体管、272：晶体管、273：晶体管、274：电容器、410：凸块、415：背面电极、420：贯通电极、425：电极焊盘、430：粘合剂、440：玻璃盖板、450：裸芯片、455：像素阵列、460：透镜盖、470：透镜、480：光学滤波片、545：半导体层、546：绝缘层、560：层、561：层、562：层、562a：层、562b：层、563：层、563a：层、563b：层、563c：层、565a：层、565b：层、566a：层、566b：层、566c：层、566d：层、567a：层、567b：层、567c：层、567d：层、567e：层、611：硅衬底、612：绝缘层、613：绝缘层、614：绝缘层、616：绝缘层、617：绝缘层、618：绝缘层、619：导电层、621：绝缘层、622：绝缘层、623：绝缘层、624：绝缘层、625：绝缘层、626：绝缘层、627：导电层、628：绝缘层、631：绝缘层、632：硅衬底、633：绝缘层、634：绝缘层、635：绝缘层、636：导电层、637：绝缘层、638：绝缘层、639：导电层、648：绝缘层、651：绝缘层、652：绝缘层、653：绝缘层、654：绝缘层、655：导电层、661：绝缘层、662：绝缘层、664：绝缘层、665：绝缘层、671：遮光层、672：光学转换层、672B：滤色片、672G：滤色片、672IR：红外滤光片、672R：滤色片、672UV：紫外滤光片、673：微透镜阵列、683：导电层、684：导电层、685：导电层、686：导电层、688：导电层、689：导电层、691：导电层、692：导电层、701：栅电极、702：栅极绝缘膜、703：源区域、704：漏区域、705：源电极、706：漏电极、707：氧化物半导体层、708：沟道形成区域、735：背栅极、890：汽车、891：摄像头、892：摄像方向、911：外壳、912：显示部、913：扬声器、919：摄像头、921：框架、922：机臂、923：转子、924：螺旋桨、925：摄像头、926：电池、932：显示部、933：外壳兼腕带、939：摄像头、941：框架、942：摄像头、943：操作按钮、944：件、951：支架、952：摄像单元、953：保护罩、961：外壳、962：快门按钮、963：麦克风、965：透镜、967：发光部、981：外壳、982：显示部、983：操作按钮、984：外部连接接口、985：扬声器、986：麦克风、987：摄像头

Claims (13)

1.一种包括多个像素块的摄像装置，
其中，所述像素块包括第一层及第二层，
所述第一层具有与所述第二层重叠的区域，
在所述像素块中所述第一层包括多个像素电路及多个第一存储电路，所述第二层包括多个积和运算电路、多个第一二值化电路及多个第二二值化电路，
并且，所述像素电路及所述第一存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
2.一种包括多个像素块的摄像装置，
其中，所述像素块包括第一层、第二层及第三层，
所述第一层位于所述第二层和所述第三层之间或者所述第三层位于所述第一层和所述第二层之间，
所述第一层至所述第三层具有互相重叠的区域，
在所述像素块中所述第一层包括多个像素电路，所述第二层包括多个积和运算电路、多个第一二值化电路及多个第二二值化电路，
所述第三层包括多个第一存储电路，
并且，所述像素电路及所述第一存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
3.根据权利要求1或2所述的摄像装置，
其中所述积和运算电路、所述第一二值化电路及所述第二二值化电路包括在沟道形成区域中包含硅的晶体管。
4.根据权利要求1至3中任一项所述的摄像装置，
其中所述像素电路和所述第一二值化电路的数量相同，
并且所述像素电路与所述第一二值化电路中的一个电连接。
5.根据权利要求1至4中任一项所述的摄像装置，
其中所述第一二值化电路中的一个与所述多个积和运算电路电连接。
6.根据权利要求1至5中任一项所述的摄像装置，
其中所述第一存储电路中的一个与所述多个积和运算电路电连接。
7.根据权利要求1至6中任一项所述的摄像装置，
其中所述积和运算电路和所述第二二值化电路的数量相同，
并且所述积和运算电路中的一个与所述第二二值化电路中的一个电连接。
8.根据权利要求1至7中任一项所述的摄像装置，
其中所述像素电路的驱动电路及所述第一存储电路的驱动电路设置在所述第二层中。
9.根据权利要求1至8中任一项所述的摄像装置，还包括第二存储电路，
其中所述第二存储电路的输入端子与所述第二二值化电路中的多个电连接，
并且所述第二存储电路的输出端子与所述多个积和运算电路电连接。
10.根据权利要求9所述的摄像装置，
还包括第三存储电路及第三二值化电路，
其中所述第三存储电路通过所述第三二值化电路与所述多个积和运算电路电连接。
11.根据权利要求10所述的摄像装置，
其中所述第二存储电路、所述第三存储电路及所述第三二值化电路设置在所述第二层中。
12.根据权利要求1至11中任一项所述的摄像装置，
其中所述金属氧化物包含In、Zn、M(M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一个或多个)。
13.一种包括权利要求1至12中任一项所述的摄像装置以及显示装置的电子设备。
CN202180043372.0A 2020-07-24 2021-07-12 摄像装置及电子设备 Pending CN116018818A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020125984 2020-07-24
JP2020-125984 2020-07-24
PCT/IB2021/056222 WO2022018561A1 (ja) 2020-07-24 2021-07-12 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN116018818A true CN116018818A (zh) 2023-04-25

Family

ID=79728640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180043372.0A Pending CN116018818A (zh) 2020-07-24 2021-07-12 摄像装置及电子设备

Country Status (7)

Country Link
US (1) US20230179888A1 (zh)
JP (1) JPWO2022018561A1 (zh)
KR (1) KR20230047331A (zh)
CN (1) CN116018818A (zh)
DE (1) DE112021003951T5 (zh)
TW (1) TW202209659A (zh)
WO (1) WO2022018561A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485341A (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
US9773832B2 (en) * 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
CN108781265B (zh) * 2016-03-30 2020-11-03 株式会社尼康 特征提取元件、特征提取系统及判定装置

Also Published As

Publication number Publication date
DE112021003951T5 (de) 2023-06-07
WO2022018561A1 (ja) 2022-01-27
US20230179888A1 (en) 2023-06-08
TW202209659A (zh) 2022-03-01
KR20230047331A (ko) 2023-04-07
JPWO2022018561A1 (zh) 2022-01-27

Similar Documents

Publication Publication Date Title
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
CN114628425A (zh) 摄像装置及电子设备
KR102499902B1 (ko) 촬상 장치 및 전자 기기
WO2021191719A1 (ja) 撮像装置および電子機器
CN114207828A (zh) 摄像装置及电子设备
WO2022018561A1 (ja) 撮像装置および電子機器
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
CN113711339A (zh) 摄像装置、其工作方法及电子设备
CN112425153A (zh) 摄像面板及摄像装置
WO2022064307A1 (ja) 撮像装置および電子機器
WO2021209868A1 (ja) 撮像装置および電子機器
JP7480137B2 (ja) 撮像装置および電子機器
WO2022263967A1 (ja) 撮像装置および電子機器
WO2021130590A1 (ja) 撮像装置、および電子機器
CN112534802B (zh) 摄像装置的工作方法
WO2021214616A1 (ja) 撮像装置
CN114008784A (zh) 摄像装置及电子设备
CN115211101A (zh) 摄像装置及电子设备
CN116075943A (zh) 摄像装置及电子设备
KR20220142457A (ko) 촬상 장치, 전자 기기, 및 이동체
CN114175617A (zh) 摄像装置或摄像系统
CN112425152A (zh) 摄像装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination