CN116011037A - 针对反向设计的芯片防伪电路及防伪芯片 - Google Patents

Abstract

本申请涉及一种针对反向设计的芯片防伪电路及防伪芯片，通过在芯片开发过程中，在芯片的CAN单元内嵌入一个防伪电路，并在该电路内写出多个预设的信息，以及串行防伪码，这样，当该芯片被反向设计抄袭时，可通过对抄袭芯片的CAN单元的指定输入端输入验证信号，当输入的验证信号与预设的信息一致时，则输出串行防伪码，通过对防伪码进行验证，则可证明该芯片为抄袭设计。采用本方法可帮助芯片开发方对反向抄袭芯片进行识别。

Description

针对反向设计的芯片防伪电路及防伪芯片

技术领域

本申请涉及芯片防伪技术领域，特别是涉及一种针对反向设计的芯片防伪电路及防伪芯片。

背景技术

反向设计是指通过对芯片内部电路进行提取、分析及整理，以实现对芯片技术原理、设计思路、工艺制造及结构机制等方面进行深入洞悉的过程。通过这样的逆向分析手段，可以在芯片设计初期，帮助客户了解其他芯片产品的设计，以用于芯片开发项目可行性研究、打开思路、寻找问题、成本核算等。

然而，在现今的芯片设计领域，会存在未经芯片设计方授权就采用反向设计过程，从而对整个芯片进行抄袭设计的现象。而现有技术中，并没有一种可以帮助芯片设计方鉴定芯片是否为反向抄袭的方法。

发明内容

基于此，有必要针对上述技术问题，提供一种能够对芯片是否为反向设计进行防伪验证的针对反向设计的芯片防伪电路及防伪芯片。

一种针对反向设计的芯片防伪电路，所述芯片防伪电路设置于芯片的CAN单元中，包括：第一验证信号输入模块、第二验证信号输入模块、判断模块、防伪码产生模块以及输出复用选择模块；

所述第一验证信号输入模块以及第二验证信号输入模块，用于分别对应接收第一验证信号以及第二验证信号，并将各所述验证信号发送至所述判断模块；

所述判断模块，用于根据预设信息对所述第一验证信号以及第二验证信号进行判断，并根据判断结果发送相应的指令至所述防伪码产生模块，其中，所述指令包括启动指令以及关闭指令；

所述防伪码产生模块，用于根据所述启动指令生成串行防伪码，并将所述串行防伪码发送至所述输出复用选择模块，根据所述关闭指令停止生成所述串行防伪码；

所述输出复用选择模块，包括两个输入端，分别与所述防伪码产生模块和所述CAN单元中的CAN功能模块的输出端连接，当接收到所述防伪码产生模块输出的串行防伪码时，则将所述串行防伪码通过CAN单元的发送端传输至对应的芯片引脚输出，通过对所述串行防伪码进行验证以证明该芯片为通过反向设计得到的芯片，当接收不到所述防伪码产生模块输出的串行防伪码时，则将所述CAN功能模块输出的CAN串行数据通过CAN单元的发送端传输至对应的芯片引脚输出，使得CAN单元恢复正常工作。

在其中一实施例中，所述判断模块根据预设信息对所述第一验证信号以及第二验证信号进行判断，并根据判断结果产生相应指令包括：

所述预设信息包括第一预设信息、第二预设信息、第三预设信息以及第四预设信息；

当所述第一验证信号与所述第一预设信息相同，并且所述第二验证信号与所述第二预设信息相同时，则输出所述启动指令；

当所述第一验证信号与所述第三预设信息相同，并且所述第二验证信号与所述第四预设信息相同时，则输出所述关闭指令。

在其中一实施例中，所述第一验证信号以及第二验证信号均为32位数值。

在其中一实施例中，所述第一验证信号输入模块以及第二验证信号输入模块为设置所述CAN单元中寄存器模块中的两个32位寄存器。

在其中一实施例中，所述防伪码产生模块为状态机，所述状态机产生的串行防伪码包括8个字节，且各字节包括8位数值；

当所述状态机接收到所述启动指令时，从IDLE状态跳转到CODE1状态，在CODE1状态中，将串行输出CODE1字节，并跳转到CODE2状态，在CODE2状态中，将串行输出CODE2字节，并跳转到CODE3状态，在CODE3状态中，将串行输出CODE3字节，并跳转到CODE4状态，在CODE4状态中，将串行输出CODE4字节，并跳转到CODE5状态，在CODE5状态中，将串行输出CODE5字节，并跳转到CODE6状态，在CODE6状态中，将串行输出CODE6字节，并跳转到CODE7状态，在CODE7状态中，将串行输出CODE7字节，并跳转到CODE8状态，在CODE8状态中，将串行输出CODE8字节，并跳转回到IDLE状态；

当所述状态机接收到所述关闭指令时，则保持IDLE状态。

在其中一实施例中，所述串行防伪码各字节的各数值位宽为所述芯片系统时钟周期的100倍。

在其中一实施例中，根据ASCII码规则对所述串行防伪码进行转换，根据转换结果对所述芯片是否为反向设计进行防伪验证。

一种防伪芯片，所述防伪芯片中的CAN单元中设置有上述的针对反向设计的芯片防伪电路。

上述针对反向设计的芯片防伪电路及防伪芯片，通过在芯片开发过程中，在芯片的CAN单元内嵌入一个防伪电路，并在该电路内存储多个预设的信息，以及串行防伪码，这样，当该芯片被反向设计抄袭时，可通过对抄袭芯片的CAN单元的指定输入端输入验证信号，当输入的验证信号与预设的信息一致时，则输出串行防伪码，并通过对防伪码进行验证，则可证明该芯片为抄袭设计。采用本方法可以维护芯片开发方的利益。

附图说明

图1为一个实施例中针对反向设计的芯片防伪电路的结构示意图；

图2为一个实施例中针对反向设计的芯片防伪电路在芯片中的示意图；

图3为一个实施例中防伪码产生状态机的示意图；

图4为一个实施例中串行防伪码中某一位输出为0的示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

如图1所示，提供了一种针对反向设计的芯片防伪电路，该芯片防伪电路设置于芯片的CAN单元中，如图2所示，包括：第一验证信号输入模块、第二验证信号输入模块、判断模块、防伪码产生模块以及输出复用选择模块；

其中，第一验证信号输入模块以及第二验证信号输入模块，用于分别对应接收第一验证信号以及第二验证信号，并将各验证信号发送至判断模块；

判断模块，用于根据预设信息对第一验证信号以及第二验证信号进行判断，并根据判断结果发送相应的指令至所述防伪码产生模块，其中，指令包括启动指令以及关闭指令；

防伪码产生模块，用于根据启动指令生成串行防伪码，并将串行防伪码发送至输出复用选择模块，也可根据关闭指令停止生成串行防伪码；

输出复用选择模块，包括两个输入端，分别与防伪码产生模块和CAN单元中的CAN功能模块的输出端连接，当接收到防伪码产生模块输出的串行防伪码时，则将串行防伪码通过CAN单元的发送端传输至对应的芯片引脚输出，通过对串行防伪码进行验证以证明该芯片为通过反向设计得到的芯片，当接收不到防伪码产生模块输出的串行防伪码时，则将CAN功能模块输出的CAN串行数据通过CAN单元的发送端传输至对应的芯片引脚输出，使得CAN单元恢复正常工作。

在本实施例中，针对利用芯片反向设计进行抄袭这一问题，在芯片设计时，在CAN单元中嵌入一个芯片防伪电路。当不对芯片进行防伪验证时，该CAN单元进行正常工作，当对芯片进行防伪验证时，只需要对CAN单元指定的输入端输入验证信号，如果验证信号与电路内预设信息一致时，则会启动防伪码产生模块，产生预设的串行防伪码，而该串行防伪码通过CAN单元的输出端输出，该防伪码通常具有芯片设计方的标志信息，从而可以证明该芯片实际为原设计方的设计。由于，在对芯片进行防伪验证时，一般为芯片设计方对怀疑为抄袭的芯片进行验证，故验证信号只为设计方知道，不对外公开。若对芯片输入正确的验证信号，但是从CAN单元的输出端输出的信号不为预设的标志信息，则说明该芯片不是反向抄袭。

需要说明的是，虽然该电路为芯片防伪电路，而实际上为验证电路，由芯片设计方为了验证芯片是否为其他公司进行反向设计生产，以保护芯片研发方的利益。

在本实施例中，输入的验证信号包括两个，分别为第一验证信号以及第二验证信号，在进行验证时，将这两个信号分别通过CAN单元中的寄存器模块的两个指定输入端输入。也就是说，在芯片设计时，在CAN单元的寄存器模块额外设置了两个特殊寄存器以作为验证信号的输入端，如图1所示。

在本实施例中，验证信号为不对外公开的32位数值，该32位数值的具体值由芯片研发方设置，相对应的，在寄存器模块的两个特殊寄存器同样为32位寄存器以暂时缓存接收的验证信号。

接着，两个特殊寄存器分别将接收到的验证信号发送至判断模块，在判断模块中存储了预设信息，该预设信息包括第一预设信息、第二预设信息、第三预设信息以及第四预设信息。当第一验证信息与第一预设信息相同，并且第二验证信息与第二预设信息相同时，则判断模块输出启动指令至防伪码产生模块，使得防伪码产生模块产生串行防伪码。

实际上，当输入的验证信息不符合预设信息时，则不会对CAN单元产生影响，CAN单元正常工作。

在本实施例中，还可通过输入对应的验证信号控制防伪码产生模块停止产生串行防伪码。

具体的，当第一验证信息与第三预设信息相同，并且第二验证信息与第四预设信息相同时，则判断模块输出关闭指令至防伪码产生模块，使得防伪码产生模块停止产生串行防伪码。

在本实施例中，防伪码产生模块为状态机，由该状态机产生的串行防伪码包括8个字节，且各字节包括8位数值。

具体的，当状态机接收到启动指令时，从IDLE状态跳转到CODE1状态，在CODE1状态中，将串行输出CODE1字节，并跳转到CODE2状态，在CODE2状态中，将串行输出CODE2字节，并跳转到CODE3状态，在CODE3状态中，将串行输出CODE3字节，并跳转到CODE4状态，在CODE4状态中，将串行输出CODE4字节，并跳转到CODE5状态，在CODE5状态中，将串行输出CODE5字节，并跳转到CODE6状态，在CODE6状态中，将串行输出CODE6字节，并跳转到CODE7状态，在CODE7状态中，将串行输出CODE7字节，并跳转到CODE8状态，在CODE8状态中，将串行输出CODE8字节，并跳转回到IDLE状态。当状态机接收到所述关闭指令时，则保持IDLE状态，如图3所示。

在本实施例中，串行防伪码各字节的各数值位宽为芯片系统时钟周期的100倍。

具体的，在CODE1状态~CODE8状态中，使用系统时钟进行计数，当计数器为1时开始输出某一位，一直维持到计数器计数到100。计数器变为1，并开始输出下一位，直到输出完8个字节的防伪码为止。在一实施例中，某一位输出为0的示意图，如图4所示。

在本实施例中，防伪码产生模块产生的串行防伪码可通过CAN单元的输出端输出，而该串行防伪码可通过逻辑分析仪或示波器测量输出端对应的引脚得到。

如表1所示，为输出的8个字节的串行防伪码各个位的值，其中每个字节输出顺序是[7]-[0]。

表1 8个字节的防伪码的各个位的值

在本实施例中，根据ASCII码规则对输出的串行防伪码进行转换可以得到具有芯片研发方标志信息的特殊字符，根据该特殊字符就可以对芯片是否为反向设计进行防伪验证。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.针对反向设计的芯片防伪电路，其特征在于，所述芯片防伪电路设置于芯片的CAN单元中，包括：第一验证信号输入模块、第二验证信号输入模块、判断模块、防伪码产生模块以及输出复用选择模块；

所述第一验证信号输入模块以及第二验证信号输入模块，用于分别对应接收第一验证信号以及第二验证信号，并将各所述验证信号发送至所述判断模块；

所述判断模块，用于根据预设信息对所述第一验证信号以及第二验证信号进行判断，并根据判断结果发送相应的指令至所述防伪码产生模块，其中，所述指令包括启动指令以及关闭指令；

所述防伪码产生模块，用于根据所述启动指令生成串行防伪码，并将所述串行防伪码发送至所述输出复用选择模块，根据所述关闭指令停止生成所述串行防伪码；

所述输出复用选择模块，包括两个输入端，分别与所述防伪码产生模块和所述CAN单元中的CAN功能模块的输出端连接，当接收到所述防伪码产生模块输出的串行防伪码时，则将所述串行防伪码通过CAN单元的发送端传输至对应的芯片引脚输出，通过对所述串行防伪码进行验证以证明该芯片为通过反向设计得到的芯片，当接收不到所述防伪码产生模块输出的串行防伪码时，则将所述CAN功能模块输出的CAN串行数据通过CAN单元的发送端传输至对应的芯片引脚输出，使得CAN单元恢复正常工作。

2.根据权利要求1所述的芯片防伪电路，其特征在于，所述判断模块根据预设信息对所述第一验证信号以及第二验证信号进行判断，并根据判断结果产生相应指令包括：

所述预设信息包括第一预设信息、第二预设信息、第三预设信息以及第四预设信息；

当所述第一验证信号与所述第一预设信息相同，并且所述第二验证信号与所述第二预设信息相同时，则输出所述启动指令；

当所述第一验证信号与所述第三预设信息相同，并且所述第二验证信号与所述第四预设信息相同时，则输出所述关闭指令。

3.根据权利要求2所述的芯片防伪电路，其特征在于，所述第一验证信号以及第二验证信号均为32位数值。

4.根据权利要求3所述的芯片防伪电路，其特征在于，所述第一验证信号输入模块以及第二验证信号输入模块为设置所述CAN单元中寄存器模块中的两个32位寄存器。

5.根据权利要求4所述的芯片防伪电路，其特征在于，所述防伪码产生模块为状态机，所述状态机产生的串行防伪码包括8个字节，且各字节包括8位数值；

当所述状态机接收到所述启动指令时，从IDLE状态跳转到CODE1状态，在CODE1状态中，将串行输出CODE1字节，并跳转到CODE2状态，在CODE2状态中，将串行输出CODE2字节，并跳转到CODE3状态，在CODE3状态中，将串行输出CODE3字节，并跳转到CODE4状态，在CODE4状态中，将串行输出CODE4字节，并跳转到CODE5状态，在CODE5状态中，将串行输出CODE5字节，并跳转到CODE6状态，在CODE6状态中，将串行输出CODE6字节，并跳转到CODE7状态，在CODE7状态中，将串行输出CODE7字节，并跳转到CODE8状态，在CODE8状态中，将串行输出CODE8字节，并跳转回到IDLE状态；

当所述状态机接收到所述关闭指令时，则保持IDLE状态。

6.根据权利要求5所述的芯片防伪电路，其特征在于，所述串行防伪码各字节的各数值位宽为所述芯片系统时钟周期的100倍。

7.根据权利要求6所述的芯片防伪电路，其特征在于，根据ASCII码规则对所述串行防伪码进行转换，根据转换结果对所述芯片是否为反向设计进行防伪验证。

8.防伪芯片，其特征在于，所述防伪芯片中的CAN单元中设置有根据权利要求1至7任一项所述的针对反向设计的芯片防伪电路。

Images