CN115954290A - 一种芯片检测方法及其控制装置、存储介质 - Google Patents

Abstract

本发明提供一种芯片检测方法，包括如下步骤：获取半导体的外延晶圆的光电特性的分布状况；检查外延晶圆的外观，并标记出缺陷区域，生成外延晶圆的外观数据；在外延晶圆上完成芯片的制作；获取抽测的芯片的光电性数据；检查芯片的外观，并标记出缺陷区域，生成芯片的外观数据；合并外延晶圆的外观数据、芯片的光电性数据以及芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；获取晶圆上抽测的芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的芯片进行赋值；赋值后合档，得到晶圆上芯片的全部光电性能参数。在本发明中，通过整合AI算法，突破性的提升测试系统的测试效率，解决测试难题。

Description

一种芯片检测方法及其控制装置、存储介质

技术领域

本发明涉及芯片测试技术领域，特别涉及一种芯片检测方法及其控制装置、存储介质。

背景技术

近年来，在产业链持续关注、投入和终端厂商加速布局下，Mini/Micro LED终端产品不断涌现，开始逐步打开广阔的应用空间。MiniLED在微间距户外/户内全彩直显及LCD背光应用领域产品相对成熟，已进入高速成长期；MicroLED显示受行业热捧，被一致认为是进入元宇宙时代后AR、VR显示的最佳解决方案。

但是，在LED前道制程工艺中，清洗、蒸镀、黄光、化学蚀刻等复杂的加工步骤不可避免得使芯片产生缺陷。如蒸镀过程中，芯片因使用弹簧夹固定而产生夹痕；黄光作业中，若显影不完全或光罩有破洞，会使芯片发光区有残余金属等。因此，LED芯片质量的好坏直接决定了LED性能的高低。

LED芯片检测系统是LED生产的关键步骤之一，它能很好地实现生产自动化,有效地对芯片进行分类,为下一步工艺生产提供了不可缺少的信息,节省了大量的时间,节约了大量的人力和物力,提高了检测准确性。

因此，LED芯片制造完成后为获得每颗芯片的光电性能参数(VF、WLD、Lop、IR等)，以便后续按不同客户需求将晶圆上的芯片按性能等级进行分类。会使用Prober设备对晶圆上的每颗芯片进行通电测试以获得其性能参数。可以理解的是，每颗芯片需要测试的光电性能参数、每项参数测试时间(cycletime)基本相同，芯片尺寸越小单片晶圆测试耗费的时间就越长，对mini/microLED芯片测试的成本(时间、人力、设备)投入成倍增加，产出效率大打折扣。以6mil×20mil、5mil×8mil、3mil×5mil，这3款主流尺寸的MiniLED芯片，8探针测试模组单颗芯片多项参数测试的累计时间80ms；3mil×5mil的miniLED芯片单片晶圆的测试时间接近5个小时。由此可知，现有的测试方法对测试资源的占用极大，生产效率低。

发明内容

本发明的主要目的是提供一种芯片检测方法及其控制装置、存储介质，旨在改善现有技术中，对测试资源的占用极大，生产效率低的技术问题。

为实现上述目的，本发明提供一种芯片检测方法，包括如下步骤：

获取半导体的外延晶圆的光电特性的分布状况；

检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据；

在所述外延晶圆上完成芯片的制作；

获取抽测的所述芯片的光电性数据；

检查所述芯片的外观，并标记出缺陷区域，生成所述芯片的外观数据；

合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；

获取晶圆上抽测的所述芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的所述芯片进行赋值；

赋值后合档，得到晶圆上芯片的全部光电性能参数。

可选地，检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据的步骤包括：

建立起始点和坐标系，并给所有的芯片标记坐标值；

建立单颗芯片的标准图档；

对晶圆上芯片进行全局扫描，获取外延材料生长的外观状况，并生成扫描图像；

将扫描影像与标准图档中的模板对比，获取异常点的位置坐标，对异常点进行定位，以标记出缺陷区域。

可选地，获取抽测的所述芯片的光电性数据的步骤包括：

按照设定的比例获取指定坐标位置的芯片的光电性能参数；

将芯片的光电性能参数输入预先设置好的表格模板中生成芯片的光电性数据。

可选地，合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值的步骤包括：

根据所述外延晶圆的光电特性的分布状况、所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据生成不同色阶显示的Map图；

将不同色阶显示的Map图叠加套合，缺陷区域标记点对应的芯片被标记异常，不予赋值。

可选地，结合AI算法对未抽测光电性的所述芯片进行赋值的步骤包括：

获取位于同一行的两颗所述抽测芯片的光电性能参数A1(x，y)、A2(x，y+n)；

对与抽测的所述芯片相邻的所述芯片进行一级赋值以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)；

对与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)。

可选地，对与抽测的所述芯片相邻的所述芯片进行一级赋值，以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)的步骤满足如下关系式：

B(x，y+1)＝0.67A(x，y)+0.33A(x，y+n)

可选地，对于与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)的步骤满足如下关系式：

C(x+1，y+1)＝0.5B(x，y+1)+0.5B(x+1，y)

此外，为实现上述目的，本发明还提出一种芯片检测装置，包括储存器、处理器、以及仓储在所述储存器上并可在所述处理器上运行的芯片检测程序，芯片检测程序配置为实现如上文所述的芯片检测方法的步骤。

此外，为实现上述目的，本发明还提出一种存储介质，存储介质上存储有芯片检测程序，芯片检测程序被处理器执行时实现如上文所述的芯片检测方法的步骤。

在本发明提供的技术方案中，包括如下步骤：获取半导体的外延晶圆的光电特性的分布状况；检查外延晶圆的外观，并标记出缺陷区域，生成外延晶圆的外观数据；在外延晶圆上完成芯片的制作；获取抽测的芯片的光电性数据；检查芯片的外观，并标记出缺陷区域，生成芯片的外观数据；合并外延晶圆的外观数据、芯片的光电性数据以及芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；获取晶圆上抽测的芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的芯片进行赋值；赋值后合档，得到晶圆上芯片的全部光电性能参数。在本发明中，通过整合AI算法，突破性的提升测试系统的测试效率，解决测试难题。通过算法赋值的方式具有以下优势：提高小尺寸芯片的测试效率；通过延长抽测的Cycletime时间，增大积分球，提高测试精度；通过软件算法替代硬件，降低小尺寸芯片测试的硬件成本投入。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明提供的芯片检测方法的一实施例的流程示意图；

图2为本发明提供的芯片检测方法的一实施例的流程示意图；

图3和图4为晶圆探针测试(Probe)结果的芯片级波长分布Map图；

图5和图6为PL检测设备检测结果的晶圆级波长分布的Map图；

图7为芯片排布的结构示意图；

图8为芯片横向排布的结构示意图；

图9为本发明实施例方案涉及的硬件运行环境的芯片检测装置的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案。还有就是，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

可以理解的是，每颗芯片需要测试的光电性能参数、每项参数测试时间(cycletime)基本相同，芯片尺寸越小单片晶圆测试耗费的时间就越长，对mini/microLED芯片测试的成本(时间、人力、设备)投入成倍增加，产出效率大打折扣。以6mil×20mil、5mil×8mil、3mil×5mil，这3款主流尺寸的MiniLED芯片，8探针测试模组单颗芯片多项参数测试的累计时间80ms；3mil×5mil的miniLED芯片单片晶圆的测试时间接近5个小时。由此可知，现有的测试方法对测试资源的占用极大，生产效率低。

鉴于此，本申请提供了一种芯片检测方法，针对芯片测试效率低下的问题，通过整合AI算法突破性的提升测试系统的测试效率，解决困扰行业的测试难题。

参见图1，图1为本发明芯片检测方法一实施例的流程示意图，包括如下步骤：

步骤S10：获取半导体的外延晶圆的光电特性的分布状况。

步骤S20：检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据。

步骤S30：在所述外延晶圆上完成芯片的制作。

步骤S40：获取抽测的所述芯片的光电性数据。

步骤S50：检查所述芯片的外观，并标记出缺陷区域，生成所述芯片的外观数据。

步骤S60：合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值。

步骤S70：获取晶圆上抽测的所述芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的所述芯片进行赋值。

步骤S80：赋值后合档，得到晶圆上芯片的全部光电性能参数。

可以理解的是，晶圆也可称为wafer，可指制作硅半导体电路所用的硅晶片，其原始材料是硅，在晶圆上可有多个芯片，其中晶圆上的多个芯片可称为芯片裸片，芯片裸片又称为晶粒die。

电致发光/光致发光测试仪(即PL检测设备)，它可将未加工的发光材料的电致发光性能(EL)和光致发光性能(PL)做一个系统的描述。如EL谱、LIV、输出、斜率量子效率的特性、波长和FWHM位移曲线、和晶圆级均匀性、发射强度、峰值/主波长(WLP/WLD)、FWHM位移曲线、驱动电压/电流等，无损检测且测量快速。

AOI(AutomatedOpticalInspection)的中文全称是自动光学检测，是基于光学原理来对半导体芯片生产中遇到的常见缺陷进行检测的设备。AOI是新兴起的一种新型测试技术，当自动检测时，机器通过摄像头自动扫描晶圆，采集图像与数据库中的合格的参数进行比较，经过图像处理，检查出晶圆上缺陷，并通过显示器或自动标志把缺陷显示/标示出来，供维修人员修整。运用高速高精度视觉处理技术自动检测晶圆上各种不同的缺陷，以提高生产效率，及生产质量。

晶圆探针测试(Probe)是集成电路生产中的重要一环，它不仅是节约废芯片封装成本的一种方法，现今已成为工艺控制、成品率管理、产品质量以及降低总测试成本的一个关键因素。晶圆探针测试目的完整的说应该是在合理的成本控制下，以一定的可信度得出测试结果。晶圆探针测试的结果是良率和分bin的Map图。晶圆探针测试(Probe)是利用探针测试台与探针测试卡来测试晶圆上每一个晶粒，以确保晶粒的电气特性与效能是依照设计规格制造出来的。赋值是将某一数值赋给某个变量的过程，称为赋值。

在本实施例中，通过利用PL检测设备获取光电半导体外延晶圆的波长、半宽、强度等光电特性的分布状况。然后利用自动光学检测设备对外延晶圆进行AOI检查，检查外延晶圆外观，并标记出雾化、针孔(pinhole)、微粒(Particles)等缺陷区域，生成外延晶圆的外观数据。

接着便在外延晶圆上完成LED芯片的制作，LED芯片的制作包括但不限于如下工艺流程：外延片→清洗→镀透明电极层→透明电极图形光刻→腐蚀→去胶→平台图形光刻→干法刻蚀→去胶→退火→SiO2沉积→窗口图形光刻→SiO2腐蚀→去胶→N极图形光刻→预清洗→镀膜→剥离→退火→P极图形光刻→镀膜→剥离→研磨→切割→芯片→成品测试。

探针抽样测试获取LED芯片的光电性数据，如正向工作电压(VF1)、正向开启电压(VF4)、主波长(WLD)、峰值波长(WLP)、半高宽(HW)、光功率(LOP)、反向漏电流(IR)、反向耐压(VZ)等。然后再通过AOI检查芯片外观，并标记出划伤、图缺、破损、污染残留、残金等缺陷区域，生成芯片的外观数据。并对上述数据进行合档，合并数据，对存在外延晶圆缺陷、芯片外观缺陷、光电性抽测不良的区域进行标记，不予赋值。最后通过PL测试、Prober光电抽测获得晶圆上LED芯片光电性能分布的Map图，通过AI算法并结合分布Map图，对未抽测光电性的芯片进行赋值。赋值完成之后，就进行全测数据档合成，合档得到晶圆上芯片的全部光电性能参数。

参见图2，进一步地，在本实施例中，步骤S20，包括如下步骤：

步骤S201：建立起始点和坐标系，并给所有的芯片标记坐标值。

步骤S202：建立单颗芯片的标准图档。

步骤S203：对晶圆上芯片进行全局扫描，获取外延材料生长的外观状况，并生成扫描图像。

步骤S204：将扫描影像与标准图档中的模板对比，获取异常点的位置坐标，对异常点进行定位，以标记出缺陷区域。

在本实施例中，晶圆探针测试(Probe)前，会对晶圆上的芯片进行全局扫描，通过设置起始点(0,0)给所有芯片标记坐标值，并建立起一个坐标系；扫描前通过建立单颗芯片的标准图档，影像系统通过扫描后将扫描影像与标准图档中的模板对比，获取位置坐标、对异常点进行定位。

进一步地，在本实施例中，步骤S40，包括如下步骤：

步骤S401：按照设定的比例获取指定坐标位置的芯片的光电性能参数。

步骤S402：将芯片的光电性能参数输入预先设置好的表格模板中生成芯片的光电性数据。

在本实施例中，晶圆探针测试(Probe)扫描后，会生成晶圆的全局Map图，机台内部通过设置抽测间距(芯片长宽尺寸的整数倍)，对指定坐标位置的芯片进行光电性能测试，测试条件(电流大小、电压大小、反向参数等)自行定义，抽测数据写入预先设置好的表格模板中生成芯片的光电性数据档。

进一步地，在本实施例中，步骤S60，包括：

步骤S601：根据所述外延晶圆的光电特性的分布状况、所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据生成不同色阶显示的Map图。

步骤S602：将不同色阶显示的Map图叠加套合，缺陷区域标记点对应的芯片被标记异常，不予赋值。

参见图3-图6，在本实施例中，通过PL检查、Prober测试、AOI检查生成以不同色阶显示的Map图，通过Map图的叠加套合，缺陷区域标记点对应的芯片即被标记异常，不予赋值。以WLD参数为例，PLWLDMap的色阶分布与Prober抽测的WLDMap色阶分布呈线性关系，PL长波对应Prober长波，PL短波对应Prober短波，且分布的跨度(Range)△WLD基本相等。以WLD参数为例，假设PLWLD-ProberWLD的差值为0.3nm，通过参考PLWLD的Map色阶图找到Prober未抽测的芯片位置所对应的色阶(PLWLD)，未测试芯片的WLD即等于PLWLD+0.3nm。

进一步地，在本实施例中，步骤S70包括如下步骤：

步骤S701：获取位于同一行的两颗所述抽测芯片的光电性能参数A1(x，y)、A2(x，y+n)。

步骤S702：对与抽测的所述芯片相邻的所述芯片进行一级赋值以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)。

步骤S703：对与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)。

在本实施例中，一级赋值是通过Prober抽测的芯片光电性结合算法赋值，二级赋值则通过一级赋值的芯片光电性结合算法赋值。

进一步地，在步骤S702中满足如下的关系式：B(x，y+1)＝0.67A(x，y)+0.33A(x，y+n)。在步骤S703中满足如下的关系式：C(x+1，y+1)＝0.5B(x，y+1)+0.5B(x+1，y)。

需要说明的是，A1(x，y)表示的是A1这颗芯片的坐标位置，x表示的是横坐标，y表示的是纵坐标；同理，上述其它芯片的坐标位置也遵循相同的规则，在此不再赘述。

参见图7和图8，以WLD参数为例，Chip1.1(Prober抽测芯片1)WLD450nm，Chip1.2(Prober抽测芯片2)450.6nm，Chip1.1→Chip1.2呈WLD红移趋势(波长变长)，Chip1.2-Chip1.1＝0.6nm，中间间隔2颗芯片Chip2.1、Chip2.3，按递增趋势给Chip2.1、Chip2.3赋值，Chip2.1WLD450.2nm，Chip2.3WLD450.4nm。

在本实施例中，赋值的权重是根据被赋值的芯片距离Prober抽测的赋值源芯片距离来决定的，被赋值的芯片距离Prober抽测的赋值源芯片距离越小，权重越大，按Pitch值计算权重。

Pitch是芯片排列的单位横向间距，Prober抽测的赋值源芯片Chip1.1与Chip1.2间距3×pitch，被赋值芯片Chip2.1与Chip1.1间距为1×pitch，Chip2.1与Chip1.2间距为2×pitch；

Chip2.1＝Chip1.1*0.67(赋值权重1)+Chip1.2*0.33(赋值权重2)。

赋值权重1＝(3×pitch-1×pitch)/3×pitch＝2/3。

赋值权重1＝(3×pitch-2×pitch)/3×pitch＝1/3。

一级赋值：Chip2.1＝Chip1.1*0.67+Chip1.2*0.33，赋值来自同轴的两颗抽测芯片；赋值权重由被赋值芯片与赋值芯片的间距决定，间距越大权重越小；其他1级赋值芯片以此类推。

二级赋值：Chip3.1＝Chip2.1*0.5+Chip2.2*0.5，赋值来自相邻两颗1级赋值的芯片，赋值权重相同。

参照图9，图9为本发明实施例方案涉及的硬件运行环境的芯片检测装置的结构示意图。如图1所示，该芯片检测装置可以包括：处理器1001，例如中央处理器(CentralProcessingUnit，CPU)，通信总线1002、用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)，可选用户接口1003还可以包括标准的有线接口、无线接口，对于用户接口1003的有线接口在本发明中可为USB接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如无线保真(WIreless-FIdelity，WI-FI)接口)。存储器1005可以是高速的随机存取存储器(RandomAccess Memory，RAM)存储器，也可以是稳定的存储器(Non-volatileMemory，NVM)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。

本领域技术人员可以理解，图1中示出的结构并不构成对芯片检测装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

如图9所示，认定为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及移动机器人路径控制装置的控制程序。

在图9所示的芯片检测装置中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；用户接口1003主要用于连接用户设备；芯片检测装置通过处理器1001调用存储器1005中存储的芯片检测程序，并执行本发明实施例提供的芯片检测的方法步骤。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如只读存储器镜像(ReadOnlyMemoryimage，ROM)/随机存取存储器(RandomAccessMemory，RAM)、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种芯片检测方法，其特征在于，包括如下步骤：

获取半导体的外延晶圆的光电特性的分布状况；

检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据；

在所述外延晶圆上完成芯片的制作；

获取抽测的所述芯片的光电性数据；

检查所述芯片的外观，并标记出缺陷区域，生成所述芯片的外观数据；

合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；

获取晶圆上抽测的所述芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的所述芯片进行赋值；

赋值后合档，得到晶圆上芯片的全部光电性能参数。

2.如权利要求1所述的芯片检测方法，其特征在于，检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据的步骤包括：

建立起始点和坐标系，并给所有的芯片标记坐标值；

建立单颗芯片的标准图档；

对晶圆上芯片进行全局扫描，获取外延材料生长的外观状况，并生成扫描图像；

将扫描影像与标准图档中的模板对比，获取异常点的位置坐标，对异常点进行定位，以标记出缺陷区域。

3.如权利要求1所述的芯片检测方法，其特征在于，获取抽测的所述芯片的光电性数据的步骤包括：

按照设定的比例获取指定坐标位置的芯片的光电性能参数；

将芯片的光电性能参数输入预先设置好的表格模板中生成芯片的光电性数据。

4.如权利要求1所述的芯片检测方法，其特征在于，合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值的步骤包括：

根据所述外延晶圆的光电特性的分布状况、所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据生成不同色阶显示的Map图；

将不同色阶显示的Map图叠加套合，缺陷区域标记点对应的芯片被标记异常，不予赋值。

5.如权利要求1所述的芯片检测方法，其特征在于，结合AI算法对未抽测光电性的所述芯片进行赋值的步骤包括：

获取位于同一行的两颗所述抽测芯片的光电性能参数A1(x，y)、A2(x，y+n)；

对与抽测的所述芯片相邻的所述芯片进行一级赋值以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)；

对与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)。

6.如权利要求5所述的芯片检测方法，其特征在于，对与抽测的所述芯片相邻的所述芯片进行一级赋值，以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)的步骤满足如下关系式：

B(x，y+1)＝0.67A(x，y)+0.33A(x，y+n)

7.如权利要求5所述的芯片检测方法，其特征在于，对于与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)的步骤满足如下关系式：

C(x+1，y+1)＝0.5B(x，y+1)+0.5B(x+1，y)

8.一种芯片检测装置，其特征在于，包括储存器、处理器、以及仓储在所述储存器上并可在所述处理器上运行的芯片检测程序，所述芯片检测程序配置为实现权利要求1-7中任一项所述的芯片检测方法的步骤。

9.一种存储介质，其特征在于，所述存储介质上存储有芯片检测程序，所述芯片检测程序被处理器执行时实现如权利要求1-7中任一项所述的芯片检测方法的步骤。

Images