CN115939066A - 一种基于基板导电层实现芯片互连的结构及其制备方法 - Google Patents
一种基于基板导电层实现芯片互连的结构及其制备方法 Download PDFInfo
- Publication number
- CN115939066A CN115939066A CN202211673865.5A CN202211673865A CN115939066A CN 115939066 A CN115939066 A CN 115939066A CN 202211673865 A CN202211673865 A CN 202211673865A CN 115939066 A CN115939066 A CN 115939066A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- substrate
- dielectric resin
- chip interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种基于基板导电层实现芯片互连的结构及其制备方法,该结构包括具有第一面以及与该第一面相对的第二面的介电树脂层,位于所述介电树脂层的第一面上的基板导电层,位于所述介电树脂层内的中间导电层,通孔,位于第二面上的阻焊层,位于第二面上的所述焊接孔内并相对凸出于所述阻焊层的上表面的焊接块和位于焊接块上的两个芯片。本发明还提供了该结构的制备方法,具体为通过在基体导电层上覆盖介电树脂并固化后,在树脂上钻孔后再电镀导电材料,并通过多次介电树脂层压、光刻、通孔、电镀等工艺,形成利于芯片水平方向及垂直方向信号传输的互连通道,且具有正常的封装良率,不需要额外工艺和设计简单的特点。
Description
技术领域
本发明涉及半导体芯片封装技术领域,具体涉及一种基于基板导电层实现芯片互连的结构及其制备方法。
背景技术
随着半导体产业的发展,电子产品的性能需要不断提升。随着芯片制造成本急剧攀升,提升产品性能的途径开始从芯片线路节点的微缩向封装领域倾斜。
随着对高性能计算(HPC)需求的不断增长,异构集成已经成为了一个重要的性能实现方式。近年来,业界迅速发展到2.5d/3D先进封装技术,如通过嵌入多芯片硅桥或硅转接板的方式,以实现更高的封装I/O数和密度,以满足HPC细分市场的需求和产品性能的需要。然而采取硅转接板的方式一方面需要形成硅通孔(TSV),另一方面转接板上的孔状结构限制了芯片的尺寸。而EMIB,一方面需要对基板进行开槽,增加了额外工艺,另一方面,实现通孔-芯片-焊盘的对准也是EMIB封装技术的工艺难点。
发明内容
鉴于目前存在的上述不足,本发明提供一种基于基板导电层实现芯片互连的结构及其制备方法,本发明以传统的基板导电层作为起始层,在基板导电层上方覆盖介电树脂并固化后,利用激光烧蚀或机械钻孔的方式在介电树脂上形成通孔,并在通孔内电镀金属,通过多次介电树脂层压、光刻、通孔、电镀等工艺步骤,形成利于芯片水平方向及垂直方向信号传输的互连通道。本发明具有正常的封装良率,不需要额外工艺和设计简单的特点。
为了达到上述目的,本发明提供一种基于基板导电层实现芯片互连的结构,包括:
介电树脂层,其具有第一面以及与该第一面相对的第二面;
基板导电层,位于所述介电树脂层的第一面上;
中间导电层,位于所述介电树脂层内;
通孔,包括连接第一面与第二面的第一通孔和连接第二面不同位置上的第二通孔;
阻焊层,位于第二面上,所述阻焊层上设有连通所述通孔的焊接孔;
焊接块,位于第二面上的所述焊接孔内,并相对凸出于所述阻焊层的上表面;
两个芯片,位于焊接块上,且任一芯片均连接第一通孔和第二通孔;
其中,所述第一通孔分为两组,且其一端分别连接不同的所述基板导电层,另一端分别连接两个不同的芯片;所述第二通孔的分为两组,且其一端分别连接基板导电层和中间导电层,另一端均分别连接两个不同的芯片;所述通孔内填充有导电材料,所述导电材料与所述芯片之间通过所述焊接块进行连接。
依照本发明的一个方面,所述基板导电层的材料为铜、金、镍中的任意一种或多种。
依照本发明的一个方面,所述导电材料为铜、金、镍中的任意一种或多种。
基于同一发明构思,本发明还提供了上述基于基板导电层实现芯片互连的结构的制备方法,包括以下步骤:
步骤1:将三个水平间隔放置的传统的基板导电层作为起始层,在起始层上覆盖介电树脂并固化后,在介电树脂上制作与起始层相连的第一通孔和第二通孔,再在第一通孔和第二通孔内电镀导电材料,得到初始结构;
步骤2:在初始结构上形成导电层,并经光刻、显影、刻蚀、去胶后,得到第一中间结构;所述第一中间结构包含有中间导电层;
步骤3:在第一中间结构上覆盖一层介电树脂并固化后,在介电树脂上制作与所述第一中间结构的上表面的导电材料相连的第一通孔和第二通孔;并在第一通孔和第二通孔内电镀导电材料;并重复此步骤,得到第二中间结构;
步骤4:在第二中间结构上形成导电层,并经光刻、显影、刻蚀、去胶后,再在表面形成一层阻焊层,阻焊层经刻蚀后,形成露出步骤3的第一通孔和第二通孔内导电材料的焊接孔;
步骤5:在焊接孔内设置焊接块并将两个芯片通过焊接块连接在阻焊层上,获得基于基板导电层实现芯片互连的结构。
依照本发明的一个方面,所述步骤1和步骤3中,所述介点树脂通过真空压膜机覆盖在所述基板导电层的上表面。
依照本发明的一个方面,所述步骤1和步骤3中,所述第一通孔和所述第二通孔时采用激光烧蚀或机械钻孔的防止进行制作的,制作完成后需对所述第一通孔和所述第二通孔的残渣进行处理,并对介电树脂表面、第一通孔和第二通孔内部进行粗化处理。
依照本发明的一个方面,所述步骤1和步骤3中,电镀导电材料之前,需要通过化学沉积法在介电树脂的表面和第一通孔和第二通孔内制作种子层。
依照本发明的一个方面,所述步骤2和步骤4中,导电层是通过化学沉积或电镀的方式形成的。
依照本发明的一个方面,所述步骤1中,所述第一通孔和第二通孔的纵截面呈倒梯形;所述步骤3重复了2次,所述步骤3中,第一次制作的第一通孔和第二通孔的纵截面呈倒梯形;第二次制作的第一通孔的纵截面呈倒梯形,第二次制作的第二通孔的纵截面呈长方形。
依照本发明的一个方面,所述步骤5中,所述焊接块包括焊球、金属柱中的任意一种或两种。
本发明的有益效果:
本发明以传统的基板导电层作为起始层,在基板导电层上方覆盖介电树脂并固化后,利用激光烧蚀或机械钻孔的方式在介电树脂上形成通孔,并在通孔内电镀金属,通过多次介电树脂层压、光刻、通孔、电镀等工艺步骤,形成利于芯片水平方向及垂直方向信号传输的互连通道。本发明提供的基于基板导电层实现芯片互连的结构不会限制芯片的尺寸。本发明具有正常的封装良率,不需要额外工艺和设计简单的特点。
下面将结合具体实施方式进一步阐述本发明的技术效果。
附图说明
图1为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图一;
图2为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图二;
图3为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图三;
图4为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图四;
图5为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图五;
图6为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图六;
图7为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图七;
图8为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图八;
图9为本发明所述的基于基板导电层实现芯片互连的结构的制备方法的流程示意图九;
图10为本发明所述的基于基板导电层实现芯片互连的结构的示意图。
附图说明:
1、基板导电层;2、介电树脂层;3、第一面;4、第二面;5、中间导电层;6、第一通孔;7、第二通孔;8、阻焊层;9、焊接块;10、芯片;11、导电材料。
具体实施方式
为使本发明更加容易理解,下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另有定义,下文所用专业术语和本领域专业技术人员所理解的含义一致;除非特殊说明,本文所涉及的原料均可从市场购买,本申请所涉及电镀、激光烧蚀、机械钻孔、化学沉积法等方法均为公知的方法,本申请不做进一步的说明。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
目前现有的2.5d/3D先进封装技术,如通过嵌入多芯片硅桥或硅转接板的方式,以实现更高的封装I/O数和密度,以满足HPC细分市场的需求和产品性能的需要。然而采取硅转接板的方式一方面需要形成硅通孔(TSV),另一方面转接板上的孔状结构限制了芯片的尺寸。而EMIB,一方面需要对基板进行开槽,增加了额外工艺,另一方面,实现通孔-芯片-焊盘的对准也是EMIB封装技术的工艺难点。
针对上述问题,本申请提供了一种基于基板导电层实现芯片互连的结构及其制备方法,本发明以传统的基板导电层作为起始层,在基板导电层上方覆盖介电树脂并固化后,利用激光烧蚀或机械钻孔的方式在介电树脂上形成通孔,并在通孔内电镀金属,通过多次介电树脂层压、光刻、通孔、电镀等工艺步骤,形成利于芯片水平方向及垂直方向信号传输的互连通道。本发明具有正常的封装良率,不需要额外工艺和设计简单的特点。
下面结合具体实施例对本申请提供的基于基板导电层实现芯片互连的结构及其制备方法进行示例性的说明。
如图10所示,一种基于基板导电层实现芯片互连的结构,包括:
介电树脂层2,其具有第一面3以及与该第一面3相对的第二面4;
基板导电层1,位于所述介电树脂层2的第一面3上;
中间导电层5,位于所述介电树脂层2内;
通孔,包括连接第一面3与第二面4的第一通孔6和连接第二面4不同位置上的第二通孔7;
阻焊层8,位于第二面4上,所述阻焊层8上设有连通所述通孔的焊接孔;
焊接块9,位于第二面4上的所述焊接孔内,并相对凸出于所述阻焊层8的上表面;
两个芯片10,位于焊接块9上,且任一芯片10均连接第一通孔6和第二通孔7;
其中,所述第一通孔6分为两组,且其一端分别连接不同的所述基板导电层1,另一端分别连接两个不同的芯片10;所述第二通孔7的分为两组,且其一端分别连接基板导电层1和中间导电层5,另一端均分别连接两个不同的芯片10;所述通孔内填充有导电材料,所述导电材料与所述芯片10之间通过所述焊接块9进行连接。
如图1-10所示,一种基于基板导电层实现芯片互连的结构的制备方法的工艺流程图,具体包括以下步骤:
步骤1:如图1所示将三个水平间隔放置的传统的基板导电层1作为起始层,在起始层上覆盖介电树脂并固化后,在介电树脂上制作与起始层相连的第一通孔6和第二通孔7;如图2所示再在第一通孔6和第二通孔6内电镀导电材料,得到初始结构;
步骤2:如图2所示在上述的初始结构上形成导电层,并经如图3所示的光刻、显影、刻蚀、去胶后,得到如图4所示的第一中间结构;所述第一中间结构包含有中间导电层5;
步骤3:如图4所示在第一中间结构上覆盖一层介电树脂并固化后,如图5所示在介电树脂上制作与所述第一中间结构的上表面的导电材料相连的第一通孔6和第二通孔7;并在第一通孔和第二通孔内电镀导电材料;并如图6-7所示重复此步骤,得到第二中间结构;
步骤4:在如图7所示的第二中间结构上形成导电层,并光刻、显影、以及如图8所示的刻蚀、去胶后,再在如图9所示的表面形成一层阻焊层8,阻焊层8经刻蚀后,形成露出步骤3的第一通孔6和第二通孔7内导电材料的焊接孔;
步骤5:如图10所示在焊接孔内设置焊接块9并将两个芯片10通过焊接块9连接在阻焊层8上,获得基于基板导电层实现芯片互连的结构。
在本申请的一些实施例中,所述基板导电层的材料为铜、金、镍中的任意一种或多种。
在本申请的一些实施例中,所述导电材料为铜、金、镍中的任意一种或多种。
示例性的,基板导电层与导电材料相同。
需要说明的是,本申请的介电树脂为半导体领域的常见介电树脂,这里不做过多描述。
需要说明的是,本申请设计到的光刻、显影、刻蚀、去胶所采用的胶为负性光刻胶。具体的,涂覆一层负性光刻胶,采用曝光显影技术图案化,并通过刻蚀工艺去除多余的部分,最后再去除光刻胶。
在本申请的一些实施例中,所述步骤1和步骤3中,所述介点树脂通过真空压膜机覆盖在所述基板导电层的上表面。
在本申请的一些实施例中,所述步骤1和步骤3中,所述第一通孔和所述第二通孔时采用激光烧蚀或机械钻孔的防止进行制作的,制作完成后需对所述第一通孔和所述第二通孔的残渣进行处理,并对介电树脂表面、第一通孔和第二通孔内部进行粗化处理。
需要说明的是,激光烧蚀运用到的激光主要是CO2和UV-YGA,两种激光功率和频率均不同,形成的通孔形状也不一样。
在本申请的一些实施例中,所述步骤1和步骤3中,电镀导电材料之前,需要通过化学沉积法在介电树脂的表面和第一通孔和第二通孔内制作种子层。
在本申请的一些实施例中,所述步骤2和步骤4中,导电层是通过化学沉积或电镀的方式形成的。
在本申请的一些实施例中,所述步骤1中,所述第一通孔和第二通孔的纵截面呈倒梯形;所述步骤3重复了2次,所述步骤3中,第一次制作的第一通孔和第二通孔的纵截面呈倒梯形;第二次制作的第一通孔的纵截面呈倒梯形,第二次制作的第二通孔的纵截面呈长方形。
需要说明的是纵截面呈倒梯形对于高密度电子流有更好的扇出效果。
在本申请的一些实施例中,所述步骤5中,所述焊接块包括焊球、金属柱中的任意一种或两种。
需要说明的是,本申请通过在中间的两个第二通孔内填充导电材料从而实现两个芯片间水平方向的互连;两侧的第一通孔内填充导电材料从而实现垂直方向的互连,两侧的第一通孔的宽度大于第二通孔的宽度,从而实现垂直方向所需传递的信息量大于水平方向。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本领域技术的技术人员在本发明公开的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种基于基板导电层实现芯片互连的结构,其特征在于,包括:
介电树脂层,其具有第一面以及与该第一面相对的第二面;
基板导电层,位于所述介电树脂层的第一面上;
中间导电层,位于所述介电树脂层内;
通孔,包括连接第一面与第二面的第一通孔和连接第二面不同位置上的第二通孔;
阻焊层,位于第二面上,所述阻焊层上设有连通所述通孔的焊接孔;
焊接块,位于第二面上的所述焊接孔内,并相对凸出于所述阻焊层的上表面;
两个芯片,位于焊接块上,且任一芯片均连接第一通孔和第二通孔;
其中,所述第一通孔分为两组,且其一端分别连接不同的所述基板导电层,另一端分别连接两个不同的芯片;所述第二通孔的分为两组,且其一端分别连接基板导电层和中间导电层,另一端均分别连接两个不同的芯片;所述通孔内填充有导电材料,所述导电材料与所述芯片之间通过所述焊接块进行连接。
2.根据权利要求1所述的基于基板导电层实现芯片互连的结构,其特征在于,所述基板导电层的材料为铜、金、镍中的任意一种或多种。
3.根据权利要求1所述的基于基板导电层实现芯片互连的结构,其特征在于,所述导电材料为铜、金、镍中的任意一种或多种。
4.一种如权利要求1所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,包括以下步骤:
步骤1:将三个水平间隔放置的传统的基板导电层作为起始层,在起始层上覆盖介电树脂并固化后,在介电树脂上制作与起始层相连的第一通孔和第二通孔,再在第一通孔和第二通孔内电镀导电材料,得到初始结构;
步骤2:在初始结构上形成导电层,并经光刻、显影、刻蚀、去胶后,得到第一中间结构;所述第一中间结构包含有中间导电层;
步骤3:在第一中间结构上覆盖一层介电树脂并固化后,在介电树脂上制作与所述第一中间结构的上表面的导电材料相连的第一通孔和第二通孔;并在第一通孔和第二通孔内电镀导电材料;并重复此步骤,得到第二中间结构;
步骤4:在第二中间结构上形成导电层,并经光刻、显影、刻蚀、去胶后,再在表面形成一层阻焊层,阻焊层经刻蚀后,形成露出步骤3的第一通孔和第二通孔内导电材料的焊接孔;
步骤5:在焊接孔内设置焊接块并将两个芯片通过焊接块连接在阻焊层上,获得基于基板导电层实现芯片互连的结构。
5.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤1和步骤3中,所述介点树脂通过真空压膜机覆盖在所述基板导电层的上表面。
6.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤1和步骤3中,所述第一通孔和所述第二通孔时采用激光烧蚀或机械钻孔的防止进行制作的,制作完成后需对所述第一通孔和所述第二通孔的残渣进行处理,并对介电树脂表面、第一通孔和第二通孔内部进行粗化处理。
7.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤1和步骤3中,电镀导电材料之前,需要通过化学沉积法在介电树脂的表面和第一通孔和第二通孔内制作种子层。
8.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤2和步骤4中,导电层是通过化学沉积或电镀的方式形成的。
9.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤1中,所述第一通孔和第二通孔的纵截面呈倒梯形;所述步骤3重复了2次,所述步骤3中,第一次制作的第一通孔和第二通孔的纵截面呈倒梯形;第二次制作的第一通孔的纵截面呈倒梯形,第二次制作的第二通孔的纵截面呈长方形。
10.根据权利要求4所述的基于基板导电层实现芯片互连的结构的制备方法,其特征在于,所述步骤5中,所述焊接块包括焊球、金属柱中的任意一种或两种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211673865.5A CN115939066A (zh) | 2022-12-26 | 2022-12-26 | 一种基于基板导电层实现芯片互连的结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211673865.5A CN115939066A (zh) | 2022-12-26 | 2022-12-26 | 一种基于基板导电层实现芯片互连的结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939066A true CN115939066A (zh) | 2023-04-07 |
Family
ID=86697575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211673865.5A Pending CN115939066A (zh) | 2022-12-26 | 2022-12-26 | 一种基于基板导电层实现芯片互连的结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939066A (zh) |
-
2022
- 2022-12-26 CN CN202211673865.5A patent/CN115939066A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3108716B2 (ja) | 半導体チップスケール半導体パッケージ及びその製造方法 | |
US6506633B1 (en) | Method of fabricating a multi-chip module package | |
US7550317B2 (en) | Method for manufacture of wafer level package with air pads | |
US20100242272A1 (en) | Method of manufacturing printed circuit board | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
DE102006010085A1 (de) | Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur | |
TW201448700A (zh) | 在芯片和基板之間的新型端接和連接 | |
CN204792778U (zh) | 半导体衬底结构及半导体封装 | |
KR20140134243A (ko) | 일체식 패러데이 실딩을 갖는 ic 지지 구조체 | |
TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
KR101732471B1 (ko) | 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 | |
JP2008182224A (ja) | スタック・パッケージ及びスタック・パッケージの製造方法 | |
EP2229694A2 (en) | Under bump routing layer method and apparatus | |
KR20120104387A (ko) | 비아 트레이스 연결을 갖는 회로 보드 및 그 제조 방법 | |
TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
US20090111213A1 (en) | High-Density Fine Line Structure And Method Of Manufacturing The Same | |
US20100075462A1 (en) | Method of forming semiconductor package | |
CN106611747A (zh) | 模封互连基板及其制造方法 | |
WO2021036027A1 (zh) | 芯片重布线结构及其制备方法 | |
US7963031B2 (en) | Package for semiconductor device and method of manufacturing the same | |
CN115939066A (zh) | 一种基于基板导电层实现芯片互连的结构及其制备方法 | |
US11942434B2 (en) | Method of manufacturing a semiconductor package | |
KR102601582B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US9735097B1 (en) | Package substrate, method for making the same, and package structure having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |