CN115910919B - 集成电路芯片的电容增加方法和电容增加结构 - Google Patents

Abstract

本发明公开了一种集成电路芯片的电容增加方法和电容增加结构。该集成电路芯片的电容增加方法用于在集成电路芯片的第一金属和第二金属之间增加电容，所述电容包括第一极板和第二极板；所述电容增加方法包括：对所述集成电路芯片进行刻蚀以使所述第一金属露出；沉积第一导线，以使所述第一导线端部与所述第一金属电连接；使所述第一导线背离所述第一金属的端部与所述第一极板电连接；对所述集成电路芯片进行刻蚀以使所述第二金属露出；沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。通过采用上述方案，解决了现有的电容增加方法步骤繁琐，导致集成电路芯片的芯片验证效率较低的问题。

Description

集成电路芯片的电容增加方法和电容增加结构

技术领域

本发明涉及集成电路芯片的技术领域，尤其涉及一种集成电路芯片的电容增加方法和电容增加结构。

背景技术

随着集成电路的发展，人们对产品质量和可靠性要求不断提高，失效分析工作也显得越来越重要。工程师在失效分析验证过程中经常需要在集成电路芯片的电路中增加电容来达到验证的需求。

目前的增加电容的方法是在芯片内部定点生长探针点（probe pad），然后通过探针台扎针外加电容来实现，这种方式操作起来步骤繁琐，导致集成电路芯片的芯片验证效率较低。

发明内容

本发明提供了一种集成电路芯片的电容增加方法和电容增加结构，以解决现有的电容增加方法步骤繁琐，导致集成电路芯片的芯片验证效率较低的问题。

根据本发明的一方面，提供了一种集成电路芯片的电容增加方法，所述集成电路芯片的电容增加方法用于在集成电路芯片的第一金属和第二金属之间增加电容，所述电容包括第一极板和第二极板；所述电容增加方法包括：

对所述集成电路芯片进行刻蚀以使所述第一金属露出；

沉积第一导线，以使所述第一导线端部与所述第一金属电连接；

使所述第一导线背离所述第一金属的端部与所述第一极板电连接；

对所述集成电路芯片进行刻蚀以使所述第二金属露出；

沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。

在本发明的可选实施例中，所述使所述第一导线背离所述第一金属的端部与所述第一极板电连接，包括：

在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板。

在本发明的可选实施例中，所述在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板之后，还包括：

在所述第一极板的上方沉积绝缘材料形成介质层；

在所述介质层的上方沉积金属板形成所述第二极板。

在本发明的可选实施例中，所述电容增加方法还包括以下至少一项：

所述绝缘材料包括二氧化硅；

所述第一导线背离所述第一金属的端部位于所述集成电路芯片表面的空白区域；

所述第一极板和所述第二极板中的至少一个厚度为1um。

在本发明的可选实施例中，所述在所述第一极板的上方沉积绝缘材料形成介质层之前，还包括：

通过辅助气体清洁所述第一极板和所述第一导线以外的金属溅射污染物；

和/或，所述沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接之后，还包括：

通过辅助气体清洁所述第二极板和所述第二导线以外的金属溅射污染物。

在本发明的可选实施例中，所述辅助气体包括二氟化氙。

在本发明的可选实施例中，所述对所述集成电路芯片进行刻蚀以使所述第一金属露出，包括：

确定所述集成电路芯片需要增加电容的第一目标位置；

通过离子束对所述第一目标位置进行刻蚀以使所述第一金属露出；所述第一目标位置的刻蚀区域的宽度与所述第一导线的线宽相同。

在本发明的可选实施例中，所述对所述集成电路芯片进行刻蚀以使所述第二金属露出，包括：

确定所述集成电路芯片需要增加电容的第二目标位置；

通过离子束对所述第二目标位置进行刻蚀以使所述第二金属露出；所述第二目标位置的刻蚀区域的宽度与所述第二导线的线宽相同。

根据本发明的另一方面，提供了一种集成电路芯片的电容增加结构，由本发明任一实施例所述的集成电路芯片的电容增加方法制成，所述集成电路芯片的电容增加结构包括芯片本体和电容，所述芯片本体包括第一金属、第二金属、第一导线、第二导线、加工面、第一通道和第二通道；

所述电容位于所述加工面，所述电容包括第一极板和第二极板；

所述第一通道由所述加工面贯通至所述第一金属的表面；

所述第二通道由所述加工面贯通至所述第二金属的表面；

所述第一导线位于所述第一通道内，且一端与所述第一金属电连接，另一端与所述第一极板电连接；

所述第二导线位于所述第二通道内，且一端与所述第二金属电连接，另一端与所述第二极板电连接。

在本发明的可选实施例中，所述电容还包括介质层，所述介质层由绝缘材料制成；

所述第一极板与所述加工面接触，所述介质层位于所述第一极板和所述第二极板之间。

在本发明的可选实施例中，所述电容增加结构还包括以下至少一项：

所述第一极板和第二极板中的至少一个厚度为1um；

所述第一极板和所述第二极板中的至少一种由沉积金属板形成；

所述介质层由二氧化硅沉积形成。

本发明实施例的技术方案，通过对所述集成电路芯片进行刻蚀以使所述第一金属露出；沉积第一导线，以使所述第一导线端部与所述第一金属电连接；使所述第一导线背离所述第一金属的端部与所述第一极板电连接；对所述集成电路芯片进行刻蚀以使所述第二金属露出；最后沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。从而实现了在集成电路芯片的电路中增加电容，无需在芯片内部定点生长探针点（probe pad），然后通过探针台扎针外加电容，解决了现有的电容增加方法步骤繁琐，导致集成电路芯片的芯片验证效率较低的问题。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的一种集成电路芯片的电容增加方法的流程图；

图2是本发明实施例二提供的一种集成电路芯片的电容增加方法的流程图；

图3为本发明实施例四提供的一种集成电路芯片的电容增加结构的结构示意图。

其中：1、芯片本体；11、第一金属；12、第二金属；13、第一导线；14、第二导线；15、加工面；16、第一通道；17、第二通道；2、电容；21、第一极板；22、第二极板；23、介质层。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供的一种集成电路芯片的电容增加方法的流程图，所述集成电路芯片的电容增加方法用于在集成电路芯片的第一金属和第二金属之间增加电容，工程师在失效分析验证过程中，经常需要在集成电路芯片的电路中增加电容来达到验证的需求，第一金属和第二金属是指集成电路芯片中的金属部分，需要增加电容的位置不同，第一金属和第二金属代表的位置也会不同，故第一金属和第二金属的具体位置和结构会根据具体的失效分析验证情况有所改变，在此不做具体限定。所述电容包括第一极板和第二极板；电容是指在失效分析验证过程中，需要在集成电路芯片电路中增加的电容，对于电容而言，为了实现电容的功能均会存在相对的第一极板和第二极板，本发明中的电容可提前预制好第一极板和第二极板，也可在加工时再制作第一极板和第二极板形成电容，在此不做具体限定。如图1所示，所述电容增加方法包括：

S110、对所述集成电路芯片进行刻蚀以使所述第一金属露出。

其中，在集成电路芯片中增加电容时，电容的第一极板和第二极板需要分别与集成电路芯片中的电路的两个金属部分电连接，实现将电容增加在电路中，第一金属和第二金属代表增加电容时需要分别与电容的第一极板和第二极板实现电连接的金属部分。

刻蚀时可通过聚焦离子束设备对集成电路芯片进行刻蚀，去除氧化层，使得第一金属露出。

S120、沉积第一导线，以使所述第一导线端部与所述第一金属电连接。

其中，第一导线是指具有导电功能的线，例如可为金属线。可通过聚焦离子束设备配套的金属沉积一条金属线，即第一导线，使得第一导线沉积时一端与第一金属电连接，同时另一端可引出至集成电路芯片表面。

S130、使所述第一导线背离所述第一金属的端部与所述第一极板电连接。

其中，第一导线导电，因此通过第一导线，能够使得第一金属和第一极板实现电连接。

S140、对所述集成电路芯片进行刻蚀以使所述第二金属露出。

其中，刻蚀时可通过聚焦离子束设备对集成电路芯片进行刻蚀，去除氧化层，使得第二金属露出。

S150、沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。

其中，第二导线是指具有导电功能的线，例如可为金属线。可通过聚焦离子束设备配套的金属沉积一条金属线，即第二导线，使得第二导线沉积时一端与第二金属电连接，同时另一端可引出至与所述第二极板电连接。由于第二导线导电，所以通过第一导线，能够使得第二金属和第二极板实现电连接。至此，电容的第一极板与第一金属实现了电连接，电容的第二极板与第二金属实现了电连接，从而实现了在集成电路芯片的电路中增加电容。

此外，发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。例如，步骤S140可在S130之后执行，也可与S110同时执行或者在S110之后执行，也可在S120之前或之后执行，对此不做具体限定，只要S140在S150之前执行即可。

上述方案，通过对所述集成电路芯片进行刻蚀以使所述第一金属露出；沉积第一导线，以使所述第一导线端部与所述第一金属电连接；使所述第一导线背离所述第一金属的端部与所述第一极板电连接；对所述集成电路芯片进行刻蚀以使所述第二金属露出；最后沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。从而实现了在集成电路芯片的电路中增加电容，无需在芯片内部定点生长探针点（probe pad），然后通过探针台扎针外加电容，解决了现有的电容增加方法步骤繁琐，导致集成电路芯片的芯片验证效率较低的问题。

在本发明的可选实施例中，所述对所述集成电路芯片进行刻蚀以使所述第一金属露出，包括：

确定所述集成电路芯片需要增加电容的第一目标位置。

通过离子束对所述第一目标位置进行刻蚀以使所述第一金属露出。

其中，由于电容增加时，通常需要与集成电路芯片的电路中的两个位置实现电连接，第一目标位置是指集成电路芯片上需要增加电容的其中一个位置。

刻蚀时可通过聚焦离子束设备找到第一目标位置，然后采用离子束对集成电路芯片进行刻蚀，去除氧化层，使得第一金属露出。

在上述实施例的基础上，所述第一目标位置的刻蚀区域的宽度与所述第一导线的线宽相同。

其中，刻蚀区域是指对第一目标位置进行刻蚀以使第一金属露出时刻蚀涉及的区域，由于对第一目标位置进行刻蚀是为了沉积第一导线，通过使第一目标位置的刻蚀区域的宽度与所述第一导线的线宽相同，既能够使得刻蚀区域最小化，节省刻蚀时间，又能够防止沉积第一导线时产生的溅射污染位于刻蚀区域的空隙处难以清洁。

在本发明的可选实施例中，所述对所述集成电路芯片进行刻蚀以使所述第二金属露出，包括：

确定所述集成电路芯片需要增加电容的第二目标位置。

通过离子束对所述第二目标位置进行刻蚀以使所述第二金属露出。

其中，由于电容增加时，通常需要与集成电路芯片的电路中的两个位置实现电连接，第一目标位置和第二目标位置是指集成电路芯片上需要增加电容的两个位置。

刻蚀时可通过聚焦离子束设备找到第二目标位置，然后采用离子束对集成电路芯片进行刻蚀，去除氧化层，使得第二金属露出。

在上述实施例的基础上，所述第二目标位置的刻蚀区域的宽度与所述第二导线的线宽相同。

其中，刻蚀区域是指对第二目标位置进行刻蚀以使第二金属露出时刻蚀涉及的区域，由于对第二目标位置进行刻蚀是为了沉积第二导线，通过使第二目标位置的刻蚀区域的宽度与所述第二导线的线宽相同，既能够使得刻蚀区域最小化，节省刻蚀时间，又能够防止沉积第二导线时产生的溅射污染位于刻蚀区域的空隙处难以清洁。

在本发明的可选实施例中，所述第一导线、所述第二导线、所述第一极板和所述第二极板中的至少一种由pt沉积形成。其中，Pt即为铂（Platinum），是一种化学元素，是贵金属之一，铂的化学性质不活泼，在空气和潮湿环境中稳定，因此，通过使所述第一导线、所述第二导线、所述第一极板和所述第二极板中的至少一种由pt沉积形成，增加电容后进行失效分析验证时性质较稳定，分析验证的精准性高。

实施例二

图2为本发明实施例二提供的一种集成电路芯片的电容增加方法的流程图，可选的，所述使所述第一导线背离所述第一金属的端部与所述第一极板电连接，包括：在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板。可选的，所述在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板之后，还包括：在所述第一极板的上方沉积绝缘材料形成介质层；在所述介质层的上方沉积金属板形成所述第二极板。基于此，如图2所示，该电容增加方法包括：

S210、对所述集成电路芯片进行刻蚀以使所述第一金属露出。

S220、沉积第一导线，以使所述第一导线端部与所述第一金属电连接。

S230、在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板。

其中，沉积也可通过聚焦离子束设备进行沉积，沉积的金属板可为方形，从而形成的第一极板也为方形。通过在所述第一导线背离所述第一金属的端部沉积金属板，便可在第一导线背离所述第一金属的端部形成电容的第一极板。

S240、在所述第一极板的上方沉积绝缘材料形成介质层。

S250、在所述介质层的上方沉积金属板形成所述第二极板。

其中，沉积也可通过聚焦离子束设备进行沉积，沉积的金属板可为方形，从而形成的第二极板也为方形，沉积的第一极板和第二极板面积相同。通过在第一极板的上方沉积介质层，在介质层的上方再沉积金属板形成第二极板，从而第一极板、介质层和第二极板便构成了平行板电容。根据电容决定式，C＝εS/4πkd，ε代表介质层的电介率，S代表第一极板和第二极板面积，4πk为常量，d表示介质层厚度，可通过调整第一极板和第二极板的面积以及介质层的厚度，来得到需求电容值，根据测试情况的不同，需要增加的电容的容值不同，在此不做具体限定。

S260、对所述集成电路芯片进行刻蚀以使所述第二金属露出。

S270、沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。

上述方案，能够在第一导线背离第一金属的端部依次沉积形成第一极板、介质层和第二极板，使得第一极板、介质层和第二极板构成需要增加的电容，故本方案能够直接在集成电路芯片内部制作出电容，极大的提高芯片验证的效率。

在本发明的可选实施例中，所述绝缘材料包括二氧化硅；从而此时介质层是由二氧化硅构成，二氧化硅沉积较为方便，能够快速的沉积二氧化硅形成介质层。

在本发明的可选实施例中，所述第一导线背离所述第一金属的端部位于所述集成电路芯片表面的空白区域。此时沉积形成的电容会位于集成电路芯片表面的空白区域。

在本发明的可选实施例中，所述第一极板和所述第二极板中的至少一个厚度为1um。其中，电容的所述第一极板和所述第二极板厚度不会影响最终电容值，电容值只和所述第一极板和所述第二极板的面积、所述第一极板和所述第二极板之间的间距、所述第一极板和所述第二极板之间的介质有关，所述第一极板和所述第二极板的厚度对电容的可靠性会有影响，1um的厚度是基于操作效率和电容稳定性得出的，如果太薄，做出的电容效果不好，可靠性差，会影响测试，若太厚，沉积时间增加，相对的沉积金属污染也会更多，清理的时间也会增加，整体效率不高，1um的厚度相对的在保证电容可靠性的同时，操作效率也高。

在本发明的可选实施例中，所述在所述第一极板的上方沉积绝缘材料形成介质层之前，还包括：

通过辅助气体清洁所述第一极板和所述第一导线以外的金属溅射污染物。

其中，可通过聚焦离子束设备内辅助气体将所述第一极板和所述第一导线以外的金属溅射污染物清除掉，防止对电容值的计算出现偏差。

优选的，所述辅助气体包括二氟化氙，即通过二氟化氙清洁所述第一极板和所述第一导线以外的金属溅射污染物，作为清理金属溅射污染用的辅助气体，二氟化氙效果最好，能够清洁得较为干净。

在本发明的可选实施例中，所述沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接之后，还包括：

通过辅助气体清洁所述第二极板和所述第二导线以外的金属溅射污染物。

其中，可通过聚焦离子束设备内辅助气体将所述第二极板和所述第二导线以外的金属溅射污染物清除掉，防止对电容值的计算出现偏差。

优选的，所述辅助气体包括二氟化氙，即通过二氟化氙清洁所述第一极板和所述第一导线以外的金属溅射污染物，作为清理金属溅射污染用的辅助气体，二氟化氙效果最好，能够清洁得较为干净。

实施例三

本发明实施例三提供了一种集成电路芯片的电容增加方法的具体案例，在该实例中，此集成电路芯片工艺为0.18um铝制程，工艺包含5层金属。要求需要在一根第三层金属和一根第四层金属之间做一个电容值为10pF左右的电容，此时第一金属即为第三层金属，第二金属即为第四层金属，或者第一金属为第四层金属，第二金属为第三层金属，具体操作步骤如下：

首先通过聚焦离子束设备找到第四层金属需要做电容的位置，即第一目标位置，采用离子束对第一目标位置进行刻蚀，去除氧化层直至第四层金属露出，刻蚀区域长宽与第一导线线宽一致。

通过聚焦离子束将刻蚀出的第四层金属沉积第一导线至集成电路芯片的芯片表面，

在沉积至芯片表面的第一导线背离第四层金属的一端上方沉积一片长为300μm，宽为100μm的长方形pt金属板形成第一极板，厚度为1μm。

待沉积完成后通过聚焦离子束设备内辅助气体二氟化氙将长方形及电容一端连线以外的金属溅射污染清除掉。

在清理后的pt金属形成的第一极板上方再沉积一层同样的长300μm、宽100μm的二氧化硅形成介质层，厚度设置为0.1μm。

待二氧化硅沉积结束，在其上方再沉积一层同样的长300μm、宽100μm的pt金属形成第二极板，深度设置为1um。

通过聚焦离子束设备找到第三层金属需要做电容的位置，即第二目标位置，采用离子束对第二目标位置进行刻蚀，去除氧化层直至第三层金属露出，刻蚀区域长宽与第二导线线宽一致。

将沉积的pt金属形成的第二极板与第三层刻蚀出的金属通过pt沉积第二导线实现电连接。

将沉积的pt金属形成的第一极板和第二极板与第三层金属及第四层金属端点的第一导线和第二导线除外的区域金属溅射污染，通过聚焦离子束设备内带有的辅助气体二氟化氙将沉积金属外的溅射pt污染全部清理掉，以防上下极板短路以及对电容值的计算出现偏差。

最后，通过电容决定式C＝εS/4πkd，ε为二氧化硅电介率为3.9，S为300μm*100μm，π约等于3.14，k为静电力常量值约为9*e9N`m2/C2,d为二氧化硅厚度0.1μm，那么通过公式计算可得出C约等于10pF，即实现了在集成电路芯片的第三层金属和一根第四层金属之间做一个电容值为10pF左右的电容。

实施例四

图3为本发明实施例四提供的一种集成电路芯片的电容增加结构的结构示意图。该集成电路芯片的电容增加结构可由本发明任一实施例中的集成电路芯片的电容增加方法形成，如图3所示，该集成电路芯片的电容增加结构包括芯片本体1和电容2，芯片本体1包括第一金属11、第二金属12、第一导线13、第二导线14、加工面15、第一通道16和第二通道17。

电容2位于加工面15，电容2包括第一极板21和第二极板22。

第一通道16由加工面15贯通至第一金属11的表面。

第二通道17由加工面15贯通至第二金属12的表面。

第一导线13位于第一通道16内，且一端与第一金属11电连接，另一端与第一极板21电连接。

第二导线14位于第二通道17内，且一端与第二金属12电连接，另一端与第二极板22电连接。

其中，第一通道16和第二通道17可由刻蚀形成，第一导线13能够使得第一金属11和第一极板21实现电连接，第二导线14能够使得第二金属12和第二极板22实现电连接，从而实现了在第一金属11和第二金属12之间增加电容2。上述结构实现了在集成电路芯片的电路中增加电容2，无需在芯片内部定点生长探针点（probe pad），然后通过探针台扎针外加电容2，解决了现有的在集成电路芯片的电路中增加电容2步骤繁琐，导致集成电路芯片的芯片验证效率较低的问题。

在本发明的可选实施例中，电容2还包括介质层23，介质层23由绝缘材料制成；第一极板21与加工面15接触，介质层23位于第一极板21和第二极板22之间。

其中，第一极板21、介质层23和第二极板22便构成了平行板电容2。根据电容2决定式，C＝εS/4πkd，ε代表介质层23的电介率，S代表第一极板21和第二极板22面积，4πk为常量，d表示介质层23厚度，可通过调整第一极板21和第二极板22的面积以及介质层23的厚度，来得到需求电容值，根据测试情况的不同，需要增加的电容2的容值不同，在此不做具体限定。优选的，介质层23由二氧化硅沉积形成。

在本发明的可选实施例中，第一极板21和第二极板22中的至少一个厚度为1um。其中，电容2的第一极板21和第二极板22厚度不会影响最终电容值，电容值只和第一极板21和第二极板22的面积、第一极板21和第二极板22之间的间距、第一极板21和第二极板22之间的介质有关，第一极板21和第二极板22的厚度对电容2的可靠性会有影响，1um的厚度是基于操作效率和电容2稳定性得出的，如果太薄，做出的电容2效果不好，可靠性差，会影响测试，若太厚，沉积时间增加，相对的沉积金属污染也会更多，清理的时间也会增加，整体效率不高，1um的厚度相对的在保证电容2可靠性的同时，操作效率也高。

在本发明的可选实施例中，第一极板21和第二极板22中的至少一种由沉积金属板形成。通过此方式，能够在集成电路芯片上制作电容2，极大的提高芯片验证的效率。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (9)

1.一种集成电路芯片的电容增加方法，其特征在于，用于在集成电路芯片的第一金属和第二金属之间增加电容，所述电容包括第一极板和第二极板；所述电容增加方法包括：

对所述集成电路芯片进行刻蚀以使所述第一金属露出；

沉积第一导线，以使所述第一导线端部与所述第一金属电连接；

使所述第一导线背离所述第一金属的端部与所述第一极板电连接；所述第一导线背离所述第一金属的端部位于所述集成电路芯片表面的空白区域；

所述使所述第一导线背离所述第一金属的端部与所述第一极板电连接，包括：

在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板；

所述在所述第一导线背离所述第一金属的端部沉积金属板形成所述第一极板之后，还包括：

在所述第一极板的上方沉积绝缘材料形成介质层；

在所述介质层的上方沉积金属板形成所述第二极板；

对所述集成电路芯片进行刻蚀以使所述第二金属露出；

沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接。

2.根据权利要求1所述的集成电路芯片的电容增加方法，其特征在于，所述电容增加方法还包括以下至少一项：

所述绝缘材料包括二氧化硅；

所述第一极板和所述第二极板中的至少一个厚度为1um。

3.根据权利要求1所述的集成电路芯片的电容增加方法，其特征在于，所述在所述第一极板的上方沉积绝缘材料形成介质层之前，还包括：

通过辅助气体清洁所述第一极板和所述第一导线以外的金属溅射污染物；

和/或，所述沉积第二导线，以使所述第二导线的一端与所述第二金属电连接，且另一端与所述第二极板电连接之后，还包括：

通过辅助气体清洁所述第二极板和所述第二导线以外的金属溅射污染物。

4.根据权利要求3所述的集成电路芯片的电容增加方法，其特征在于，所述辅助气体包括二氟化氙。

5.根据权利要求1至4中任一项所述的集成电路芯片的电容增加方法，其特征在于，所述对所述集成电路芯片进行刻蚀以使所述第一金属露出，包括：

确定所述集成电路芯片需要增加电容的第一目标位置；

通过离子束对所述第一目标位置进行刻蚀以使所述第一金属露出；所述第一目标位置的刻蚀区域的宽度与所述第一导线的线宽相同。

6.根据权利要求1至4中任一项所述的集成电路芯片的电容增加方法，其特征在于，所述对所述集成电路芯片进行刻蚀以使所述第二金属露出，包括：

确定所述集成电路芯片需要增加电容的第二目标位置；

通过离子束对所述第二目标位置进行刻蚀以使所述第二金属露出；所述第二目标位置的刻蚀区域的宽度与所述第二导线的线宽相同。

7.一种集成电路芯片的电容增加结构，其特征在于，由权利要求1-6中任一项所述的集成电路芯片的电容增加方法制成，所述电容增加结构包括芯片本体(1)和电容(2)，所述芯片本体(1)包括第一金属(11)、第二金属(12)、第一导线(13)、第二导线(14)、加工面(15)、第一通道(16)和第二通道(17)；

所述电容(2)位于所述加工面(15)，所述电容(2)包括第一极板(21)和第二极板(22)；

所述第一通道(16)由所述加工面(15)贯通至所述第一金属(11)的表面；

所述第二通道(17)由所述加工面(15)贯通至所述第二金属(12)的表面；

所述第一导线(13)位于所述第一通道(16)内，且一端与所述第一金属(11)电连接，另一端与所述第一极板(21)电连接；

所述第二导线(14)位于所述第二通道(17)内，且一端与所述第二金属(12)电连接，另一端与所述第二极板(22)电连接。

8.根据权利要求7所述的集成电路芯片的电容增加结构，其特征在于，所述电容(2)还包括介质层(23)，所述介质层(23)由绝缘材料制成；

所述第一极板(21)与所述加工面(15)接触，所述介质层(23)位于所述第一极板(21)和所述第二极板(22)之间。

9.根据权利要求8所述的集成电路芯片的电容增加结构，其特征在于，所述电容增加结构还包括以下至少一项：

所述第一极板(21)和第二极板(22)中的至少一个厚度为1um；

所述第一极板(21)和所述第二极板(22)中的至少一种由沉积金属板形成；

所述介质层(23)由二氧化硅沉积形成。

Images