CN115910810A - 一种集成电路封装工艺 - Google Patents

一种集成电路封装工艺 Download PDF

Info

Publication number
CN115910810A
CN115910810A CN202111538635.3A CN202111538635A CN115910810A CN 115910810 A CN115910810 A CN 115910810A CN 202111538635 A CN202111538635 A CN 202111538635A CN 115910810 A CN115910810 A CN 115910810A
Authority
CN
China
Prior art keywords
packaging
wafer
chip
integrated circuit
injection molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111538635.3A
Other languages
English (en)
Inventor
朱学高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Qibajiu Electronic Technology Co Ltd
Original Assignee
Jiangsu Qibajiu Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Qibajiu Electronic Technology Co Ltd filed Critical Jiangsu Qibajiu Electronic Technology Co Ltd
Priority to CN202111538635.3A priority Critical patent/CN115910810A/zh
Publication of CN115910810A publication Critical patent/CN115910810A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及集成电路操作工序技术领域,尤其为一种集成电路封装工艺,划片指的是将晶片分离成单个的芯片,在进行划片操作前,首先需要工作人员人工选取合适标准的圆片,采用立式磨床,利用高速旋转的砂轮与设备卡盘的相对运动,磨削圆片背面的硅层,使圆片厚度达到划片工艺标准的要求,随后采用卧式磨床,利用高速旋转的划片刀切割圆片,将磨片后的圆片切割成单一的个体芯片。本发明通过对整体集成电路进行整合,将原本一体式操作的工艺分成了多个不同的操作模块,更加有效的降低了各个工序之间存在共通性的情况,从而达到了加强生产效率,降低了企业生产出不良品概率的效果。

Description

一种集成电路封装工艺
技术领域
本发明涉及集成电路操作工序技术领域,具体为一种集成电路封装工艺。
背景技术
集成电路封装在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座,说它同时处在这两种位置都有很充分的根据,从电子元器件的密度这个角度上来说,IC代表了电子学的尖端,但是IC又是一个起始点,是一种基本结构单元,是组成我们生活中大多数电子系统的基础,同样,IC不仅仅是单块芯片或者基本电子结构,IC的种类千差万别,因而对于封装的需求和要求也各不相同;
现有的集成电路封装工艺在实际操作的过程中,由于各个工序之间多数存在一定的共通处,故此工作人员在实际操作的过程中很容易由于上一步工艺的操作瑕疵导致自身的工作无法尽善尽美的去完成,从而加大了企业生产出不良品的概率。
发明内容
本发明的目的在于针对现有技术的不足之处,提供一种集成电路封装工艺,以解决背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种集成电路封装工艺,包括以下步骤:
步骤一:划片指的是将晶片分离成单个的芯片,在进行划片操作前,首先需要工作人员人工选取合适标准的圆片,采用立式磨床,利用高速旋转的砂轮与设备卡盘的相对运动,磨削圆片背面的硅层,使圆片厚度达到划片工艺标准的要求,随后采用卧式磨床,利用高速旋转的划片刀切割圆片,将磨片后的圆片切割成单一的个体芯片;
步骤二:装片指的是将划片后的个体芯片通过导电胶固定在引线框架中的指定位置,同时在芯片的底端部以及其四周侧壁上包覆一层封装绝缘片,并在芯片基板的上端部两侧均嵌设安装上散热体,两组散热体分布于芯片的两侧,且两组散热体分别与芯片的两侧壁相衔接;
步骤三:键合指的是通过精细焊接技术,用金属线连接芯片电极和引线框架的引脚,构成电回路,芯片上的打线点与封装体引脚的内部端点之间用细金线连接,同时将芯片与基板之间利用导线进行连接,且金属信号引脚需要焊接于芯片上;
步骤四:塑封指的是将完成键合的IC放入模具中,需要工作人员以注塑的方式将预热后的环氧模塑料填入模具中,脱模后,再烘烤使胶体充分硬化,在操作时,需要工作人员手动将带有注塑口的封装注塑外壳套设于芯片基板上,封装注塑外壳底端部的内侧壁与封装绝缘片的外侧壁相密封贴合,与芯片基板相连接的金属信号引脚裸露于封装注塑外壳的两侧,且散热体的顶端部裸露于封装注塑外壳的顶端,利用外接抽风机将封装注塑外壳内部进行抽真空处理,利用注塑口将封装树脂注入封装注塑外壳内,封装树脂完全包覆芯片基板、芯片以及散热体形成树脂封装体;
步骤五:塑封完成后,需要继续对引脚进行电镀和切筋:在封装体外部引脚的表面电镀一层导电性金属层,通过切筋工序将引脚与引脚之间的连筋切除,并且将重要的信息印在封装体的外壳上,随后对芯片封装体进行最终测试,测试验收合格之后,即可正常进行打包工序。
作为本发明的一种优选技术方案,所述导电胶为具有导电性的银粉和环氧树脂的混合物,在具备良好导电性的同时,对环境的危害较小,最大限度加强了对整体装置的控制能力,保证了整体装置的实用性。
作为本发明的一种优选技术方案,所述键合工序中所使用的金属线优选为金丝或铜丝,本发明中推荐以金丝为优,考虑到企业成本的缘故,故也可用铜丝进行替代,有效的加强了对各个构件的稳定性,同时加强了对整体装置的支撑力度。
作为本发明的一种优选技术方案,所述测试验收的验收内容包括检查芯片在封装引脚架上的位置摆放是否准确,金丝连接点的位置是否准确,有无污染物,芯片粘贴的质量好坏以及金丝连接点的质量好坏,更好的加强了整体装置的灵活性,提高了使用感受。
作为本发明的一种优选技术方案,所述圆片在进行打磨时,可将封装体浸入到化学品池中然后再用清水冲洗,也可使用塑料打磨粒进行打磨,有效的加强了整体装置的使用效果,增加了使用的便捷性。
作为本发明的一种优选技术方案,所述测试验收的内容包括环境测试、电性测试与老化性测试三个方面,更好的保护了整体装置的使用不受影响,加强了对整体装置操纵的实际性。
本发明具备以下有益效果:该集成电路封装工艺,通过对整体集成电路进行整合,将原本一体式操作的工艺分成了多个不同的操作模块,更加有效的降低了各个工序之间存在共通性的情况,从而达到了加强生产效率,降低了企业生产出不良品概率的效果。
附图说明
图1为本发明整体工艺操作流程直视示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本实施方案中:一种集成电路封装工艺,包括以下步骤:
步骤一:划片指的是将晶片分离成单个的芯片,在进行划片操作前,首先需要工作人员人工选取合适标准的圆片,采用立式磨床,利用高速旋转的砂轮与设备卡盘的相对运动,磨削圆片背面的硅层,使圆片厚度达到划片工艺标准的要求,随后采用卧式磨床,利用高速旋转的划片刀切割圆片,将磨片后的圆片切割成单一的个体芯片;
步骤二:装片指的是将划片后的个体芯片通过导电胶固定在引线框架中的指定位置,同时在芯片的底端部以及其四周侧壁上包覆一层封装绝缘片,并在芯片基板的上端部两侧均嵌设安装上散热体,两组散热体分布于芯片的两侧,且两组散热体分别与芯片的两侧壁相衔接;
步骤三:键合指的是通过精细焊接技术,用金属线连接芯片电极和引线框架的引脚,构成电回路,芯片上的打线点与封装体引脚的内部端点之间用细金线连接,同时将芯片与基板之间利用导线进行连接,且金属信号引脚需要焊接于芯片上;
步骤四:塑封指的是将完成键合的IC放入模具中,需要工作人员以注塑的方式将预热后的环氧模塑料填入模具中,脱模后,再烘烤使胶体充分硬化,在操作时,需要工作人员手动将带有注塑口的封装注塑外壳套设于芯片基板上,封装注塑外壳底端部的内侧壁与封装绝缘片的外侧壁相密封贴合,与芯片基板相连接的金属信号引脚裸露于封装注塑外壳的两侧,且散热体的顶端部裸露于封装注塑外壳的顶端,利用外接抽风机将封装注塑外壳内部进行抽真空处理,利用注塑口将封装树脂注入封装注塑外壳内,封装树脂完全包覆芯片基板、芯片以及散热体形成树脂封装体;
步骤五:塑封完成后,需要继续对引脚进行电镀和切筋:在封装体外部引脚的表面电镀一层导电性金属层,通过切筋工序将引脚与引脚之间的连筋切除,并且将重要的信息印在封装体的外壳上,随后对芯片封装体进行最终测试,测试验收合格之后,即可正常进行打包工序。
本实施例中,导电胶为具有导电性的银粉和环氧树脂的混合物,在具备良好导电性的同时,对环境的危害较小,更加有效率的加强了整体装置在运行时,各个部件的匹配协调性,有效降低了使用过程中可能会出现的各种意外情况发生的概率;键合工序中所使用的金属线优选为金丝或铜丝,本发明中推荐以金丝为优,考虑到企业成本的缘故,故也可用铜丝进行替代,通过整体装置在使用过程中的匹配对整体装置的各个部件进行磨合,加强整体装置使用的协调性;测试验收的验收内容包括检查芯片在封装引脚架上的位置摆放是否准确,金丝连接点的位置是否准确,有无污染物,芯片粘贴的质量好坏以及金丝连接点的质量好坏,更大程度上加强了整体装置在使用的过程中的配合强度,避免了整体装置在使用的过程中出现部件匹配不对称的情况;圆片在进行打磨时,可将封装体浸入到化学品池中然后再用清水冲洗,也可使用塑料打磨粒进行打磨,根据现有结构共同对整体装置进行支撑,加强整体装置在使用过程中的协调性能,加强了整体装置使用时的耐久性;测试验收的内容包括环境测试、电性测试与老化性测试三个方面,借助对整体装置的灵活控制能力的加强,继而削弱了在使用过程中整体装置出现故障的概率。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种集成电路封装工艺,其特征在于:包括以下步骤:
步骤一:划片指的是将晶片分离成单个的芯片,在进行划片操作前,首先需要工作人员人工选取合适标准的圆片,采用立式磨床,利用高速旋转的砂轮与设备卡盘的相对运动,磨削圆片背面的硅层,使圆片厚度达到划片工艺标准的要求,随后采用卧式磨床,利用高速旋转的划片刀切割圆片,将磨片后的圆片切割成单一的个体芯片;
步骤二:装片指的是将划片后的个体芯片通过导电胶固定在引线框架中的指定位置,同时在芯片的底端部以及其四周侧壁上包覆一层封装绝缘片,并在芯片基板的上端部两侧均嵌设安装上散热体,两组散热体分布于芯片的两侧,且两组散热体分别与芯片的两侧壁相衔接;
步骤三:键合指的是通过精细焊接技术,用金属线连接芯片电极和引线框架的引脚,构成电回路,芯片上的打线点与封装体引脚的内部端点之间用细金线连接,同时将芯片与基板之间利用导线进行连接,且金属信号引脚需要焊接于芯片上;
步骤四:塑封指的是将完成键合的IC放入模具中,需要工作人员以注塑的方式将预热后的环氧模塑料填入模具中,脱模后,再烘烤使胶体充分硬化,在操作时,需要工作人员手动将带有注塑口的封装注塑外壳套设于芯片基板上,封装注塑外壳底端部的内侧壁与封装绝缘片的外侧壁相密封贴合,与芯片基板相连接的金属信号引脚裸露于封装注塑外壳的两侧,且散热体的顶端部裸露于封装注塑外壳的顶端,利用外接抽风机将封装注塑外壳内部进行抽真空处理,利用注塑口将封装树脂注入封装注塑外壳内,封装树脂完全包覆芯片基板、芯片以及散热体形成树脂封装体;
步骤五:塑封完成后,需要继续对引脚进行电镀和切筋:在封装体外部引脚的表面电镀一层导电性金属层,通过切筋工序将引脚与引脚之间的连筋切除,并且将重要的信息印在封装体的外壳上,随后对芯片封装体进行最终测试,测试验收合格之后,即可正常进行打包工序。
2.根据权利要求1所述的一种集成电路封装工艺,其特征在于:所述导电胶为具有导电性的银粉和环氧树脂的混合物,在具备良好导电性的同时,对环境的危害较小。
3.根据权利要求1所述的一种集成电路封装工艺,其特征在于:所述键合工序中所使用的金属线优选为金丝或铜丝,本发明中推荐以金丝为优,考虑到企业成本的缘故,故也可用铜丝进行替代。
4.根据权利要求1所述的一种集成电路封装工艺,其特征在于:所述测试验收的验收内容包括检查芯片在封装引脚架上的位置摆放是否准确,金丝连接点的位置是否准确,有无污染物,芯片粘贴的质量好坏以及金丝连接点的质量好坏。
5.根据权利要求1所述的一种集成电路封装工艺,其特征在于:所述圆片在进行打磨时,可将封装体浸入到化学品池中然后再用清水冲洗,也可使用塑料打磨粒进行打磨。
6.根据权利要求1所述的一种集成电路封装工艺,其特征在于:所述测试验收的内容包括环境测试、电性测试与老化性测试三个方面。
CN202111538635.3A 2021-12-15 2021-12-15 一种集成电路封装工艺 Pending CN115910810A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111538635.3A CN115910810A (zh) 2021-12-15 2021-12-15 一种集成电路封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111538635.3A CN115910810A (zh) 2021-12-15 2021-12-15 一种集成电路封装工艺

Publications (1)

Publication Number Publication Date
CN115910810A true CN115910810A (zh) 2023-04-04

Family

ID=86469831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111538635.3A Pending CN115910810A (zh) 2021-12-15 2021-12-15 一种集成电路封装工艺

Country Status (1)

Country Link
CN (1) CN115910810A (zh)

Similar Documents

Publication Publication Date Title
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
JP6654994B2 (ja) 回路部品の製造方法
US6884663B2 (en) Method for reconstructing an integrated circuit package using lapping
JP3751587B2 (ja) 半導体装置の製造方法
CN103824783A (zh) 包封晶片级芯片规模(wlcsp)基座封装
JP6387256B2 (ja) 半導体装置の製造方法
CN108206170B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
US7723131B2 (en) Manufacturing method of a semiconductor device, and paste applicator
CN110473795B (zh) 一种大尺寸芯片的分层隔离封装结构及工艺
CN109509708B (zh) 保持构件及其制造方法、保持机构以及制品的制造装置
US20070190688A1 (en) Method for manufacturing semiconductor device with protection layer
CN106328517A (zh) 一种二极管封装的制备工艺
US7056768B2 (en) Cutting method and method of manufacturing semiconductor device
JP2014199832A (ja) ウエーハの加工方法
CN115910810A (zh) 一种集成电路封装工艺
JP2019050260A (ja) ウェーハの加工方法
JP2006344827A (ja) 半導体装置の製造方法
CN102298724A (zh) 一种ic卡电子元件的胶合式整装工艺
CN108648999A (zh) 半导体的封装方法
JP2014165388A (ja) 半導体装置の製造方法
JP2008153491A (ja) 半導体装置の製造方法
CN114188235B (zh) 一种低功耗高精度协议集成电路模组封装工艺
CN100452376C (zh) 半导体装置
CN107731692A (zh) 集成电路的塑料封装的方法及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication