CN115910808A - 一种晶圆键合方法 - Google Patents
一种晶圆键合方法 Download PDFInfo
- Publication number
- CN115910808A CN115910808A CN202110944912.4A CN202110944912A CN115910808A CN 115910808 A CN115910808 A CN 115910808A CN 202110944912 A CN202110944912 A CN 202110944912A CN 115910808 A CN115910808 A CN 115910808A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- bonding
- hole
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请技术方案提供一种晶圆键合方法,包括提供具有第一表面的第一晶圆和第二晶圆,所述第一晶圆的第一表面包括第一金属衬垫,所述第一金属衬垫的总厚度偏差为1μm‑2μm,所述第二晶圆的第一表面包括贯穿所述第二晶圆的第二通孔;以所述第一晶圆和所述第二晶圆的第一表面为键合面,键合所述第一晶圆和所述第二晶圆,其中所述第二通孔暴露所述第一金属衬垫的表面;在所述第一金属衬垫表面的第二通孔中形成导电层;在所述导电层上形成第二金属衬垫,且所述导电层和所述第二金属衬垫连通。本申请技术方案的晶圆键合方法能够提高晶圆键合良率。
Description
技术领域
本申请涉及半导体器件及集成电路领域,尤其涉及一种晶圆键合方法。
背景技术
随着微纳米技术的不断发展,半导体器件的特征尺寸不断减小,大幅提高了芯片中晶体管的集成度及芯片性能。近年来,芯片特征尺寸已经逼近摩尔定律极限。因此,科学家和从业者不断在探寻后摩尔时代的技术,以继续提升芯片性能和功能。
三维电子封装技术(3DIC)引起了业界的重视,3DIC可以在单位面积上增加晶体管的密度,同时没有增加芯片制造时的难度。同时,三维堆叠封装技术可以将不同的芯片,包括逻辑芯片、存储芯片及射频芯片等集成在一个系统内。大大提高了系统的集成度,为半导体技术开拓了更为广阔的发展方向。但如何更好的实现晶圆堆叠与键合,仍是亟待提升的问题。
发明内容
本申请要解决的技术问题是提供一种晶圆键合方法,提高晶圆键合良率。
为解决上述技术问题,本申请提供了一种晶圆键合方法,包括:提供具有第一表面的第一晶圆和第二晶圆,所述第一晶圆的第一表面包括第一金属衬垫,所述第一金属衬垫的总厚度偏差为1μm-2μm,所述第二晶圆的第一表面包括贯穿所述第二晶圆的第二通孔;以所述第一晶圆和所述第二晶圆的第一表面为键合面,键合所述第一晶圆和所述第二晶圆,其中所述第二通孔暴露所述第一金属衬垫的表面;在所述第一金属衬垫表面的第二通孔中形成导电层;在所述导电层上形成第二金属衬垫。
在本申请实施例中,所述第一晶圆的形成方法包括:提供第一裸晶圆,所述第一裸晶圆的表面包括第一介质层,所述第一介质层中包括第一导电结构;采用第一双大马士革工艺在所述第一导电结构上的第一介质层中形成第一金属衬垫,且所述第一金属衬垫与所述第一导电结构连接。
在本申请实施例中,所述第一双大马士革工艺包括:刻蚀所述第一导电结构表面的第一介质层,形成第一通孔;在所述第一通孔中形成第一牺牲层,且所述第一牺牲层的表面与所述第一通孔的顶部具有特定高度差;刻蚀所述第一牺牲层以及所述第一通孔两侧且高于所述第一牺牲层的部分第一介质层,形成第一沟槽;在所述第一介质层的表面以及所述第一通孔和所述第一沟槽中形成第一金属材料层;采用化学机械研磨工艺去除所述第一介质层表面的第一金属材料层,并在所述第一通孔和所述第一沟槽中分别形成第一导电连线和所述第一金属衬垫。
在本申请实施例中,所述第一介质层包括依次堆叠于所述第一裸晶圆表面的氧化硅层和氮化硅层。
在本申请实施例中,所述第二晶圆还包括与所述第二晶圆的第一表面相对的第二表面,所述第二晶圆的第二表面包括载体晶圆;所述第二晶圆的形成方法包括:提供第二裸晶圆和载体晶圆,其中所述第二裸晶圆包括相对的第一表面和第二表面,所述第二裸晶圆的第一表面包括第二介质层,所述载体晶圆的表面包括键合胶层;以所述第二介质层和所述键合胶层为键合层,键合所述第二裸晶圆和所述载体晶圆;在所述第二裸晶圆的第二表面减薄所述第二裸晶圆,并在所述第二裸晶圆的第二表面形成第三介质层;在所述第三介质层、所述第二介质层及所述第二裸晶圆中形成所述第二通孔。
在本申请实施例中,所述第二介质层包括依次堆叠于所述第二裸晶圆的第一表面的氧化硅层和氮化硅层,所述第三介质层的材料包括TEOS。
在本申请实施例中,所述键合胶层的材料包括紫外光固化临时键合胶层和/或热固化临时键合胶层。
在本申请实施例中,所述键合所述第一晶圆和所述第二晶圆的方法包括:以所述第一晶圆的第一表面和所述第三介质层的表面为键合面,并使所述第二通孔对准所述第一金属衬垫,键合所述第一晶圆和所述第二晶圆;去除所述载体晶圆和所述键合胶层。
在本申请实施例中,所述在所述第一金属衬垫表面的第二通孔中形成导电层的方法,包括:在所述第二通孔的侧壁和底部依次形成绝缘层、阻挡层及种子层;在所述种子层的表面形成填满所述第二通孔的导电层。
在本申请实施例中,所述绝缘层的材料包括二氧化硅,所述阻挡层的材料包括钽和/或氧化钽,所述种子层的材料包括铜。
在本申请实施例中,采用第二双大马士革工艺在所述导电层上形成第二金属衬垫,所述第二双大马士革工艺包括:在所述第二介质层和所述导电层的表面形成第四介质层;刻蚀所述导电层上的第四介质层,形成第三通孔;在所述第三通孔中形成第二牺牲层,且所述第二牺牲层的表面与所述第三通孔的顶部具有特定高度差;刻蚀所述第二牺牲层以及所述第三通孔两侧且高于所述第二牺牲层的部分第四介质层,形成第二沟槽;在所述第四介质层的表面以及所述第三通孔和所述第二沟槽中形成第二金属材料层;采用化学机械研磨工艺去除所述第四介质层表面的第二金属材料层,在所述第三通孔和所述第二沟槽中分别形成第二导电连线和所述第二金属衬垫。
在本申请实施例中,所述第二通孔的宽度大于所述第一金属衬垫的宽度。
在本申请实施例中,所述第一金属衬垫、所述第二金属衬垫和所述导电层的材料包括铜。
在本申请实施例中,所述的晶圆键合方法还包括:采用上述的晶圆键合方法,在所述第二金属衬垫上方键合至少一个堆叠晶圆。
与现有技术相比,本申请技术方案的晶圆键合方法具有如下有益效果:
通过将包括第一金属衬垫的第一晶圆与具有第二通孔的第二晶圆相键合,且所述第二通孔暴露所述第一金属衬垫的表面,再对所述第二通孔进行导电层的填充,并在所述导电层上形成与所述导电层相通的第二金属衬垫。整个晶圆键合过程并不涉及混合键合中金属衬垫压合的过程,因此可以有效解决因dishing造成的无法键合或键合气泡的问题,大幅度提升键合良率。
由于晶圆键合过程不涉及混合键合中金属衬垫压合的过程,所以键合时的温度无需超过300℃,可以给键合过程中键合胶层的选型留出更大的工艺窗口。
键合工艺和金属衬垫的连接工艺是分开进行的,无需严格控制键合工艺的键合温度或dishing的深度,大幅度降低了键合难度。
通过在堆叠晶圆减薄后再形成通孔,可以避免减薄过程中晶圆的碎屑进入通孔造成的污染,可稳定通孔电性。
第二通孔的宽度大于第一金属衬垫的宽度,以方便金属线连接,提高键合良率。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例,附图仅用于说明和描述的目的,并不旨在限制本申请的范围,其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解,附图未按比例绘制。其中:
图1至图4为一种晶圆键合过程的结构示意图;
图5为本申请实施例的晶圆键合方法的流程示意图;
图6-图25为本申请实施例的晶圆键合方法各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求,目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说,对所公开的实施例的各种局部修改是显而易见的,并且在不脱离本申请的精神和范围的情况下,可以将这里定义的一般原理应用于其他实施例和应用。因此,本申请不限于所示的实施例,而是与权利要求一致的最宽范围。
参考图1和图2,堆叠晶圆包括裸晶圆10,所述裸晶圆10上形成介质层20,在所述介质层20中和所述介质层20的表面形成金属材料31,所述金属材料31例如为铜。现有的晶圆多层堆叠键合的方式多采用混合键合(hybrid bonding),在键合前需要对键合界面进行化学机械研磨处理,磨除晶圆表面过量的金属并且控制TTV(Total Thickness Variation,总厚度偏差)。在化学机械研磨时,由于金属和介质层20在化学机械研磨过程中的去除速率不同(金属的去除速率大于介质层20的去除速率),因此会造成形成的金属pad表面具有凹坑,这一不良现象称为dishing。
参考图3和图4,在混合键合的过程中,首先通过所述介质层20之间的范德华力完成晶圆间的键合。然后利用金属与硅的热膨胀系数具有差异,使金属pad压合在一起,这一过程需要将晶圆加热到300℃左右。在这一过程中,要严格控制温度或者dishing的深度,若dishing过深或加热不足,则无法完成金属pad连接;若dishing过浅或加热过量,则会导致金属过膨胀,引起金属pad周围键合界面的分离,无法完成键合。另外,Dishing结构的凹坑中残留的气体无法正常排出,会导致键合气泡。
鉴于此,本申请技术方案提供一种晶圆键合方法,先在堆叠晶圆中形成通孔,然后再进行堆叠晶圆的键合,键合完成后对所述通孔进行金属填充,连通上下两片堆叠晶圆,由于该过程不涉及混合键合中金属衬垫压合的过程,因此可以有效解决因Dishing造成的无法键合或键合气泡的问题。
以下结合附图和具体的实施例对本申请技术方案的晶圆键合方法进行详细说明。
本申请实施例提供一种晶圆键合方法,包括:
步骤S1:提供具有第一表面的第一晶圆和第二晶圆,所述第一晶圆的第一表面包括第一金属衬垫,所述第一金属衬垫的总厚度偏差为1μm-2μm,所述第二晶圆的第一表面包括贯穿所述第二晶圆的第二通孔;
步骤S2:以所述第一晶圆和所述第二晶圆的第一表面为键合面,键合所述第一晶圆和所述第二晶圆,其中所述第二通孔暴露所述第一金属衬垫的表面;
步骤S3:在所述第一金属衬垫表面的第二通孔中形成导电层;
步骤S4:在所述导电层上形成第二金属衬垫,且所述导电层和所述第二金属衬垫连通。
参考图6,所述第一晶圆的形成方法包括:提供第一裸晶圆100,所述第一裸晶圆100的表面包括第一介质层110,所述第一介质层110中包括第一导电结构121(redistribution layer)。在一些实施例中,所述第一介质层110中还可以包括其他的导电结构122(redistribution layer)。所述第一导电结构121和所述其他的导电结构122的形成方法可以采用现有的工艺形成,在此不再展开说明。所述第一导电结构121和所述其他的导电结构122可以包括铝衬垫和铝衬垫上的金属互连结构,所述金属互连结构的材料可以是铜。所述第一介质层110可以是叠层结构,例如所述第一介质层110可以包括依次堆叠于所述第一裸晶圆100表面的氧化硅层和氮化硅层。
然后,采用第一双大马士革工艺在所述第一导电结构121上的第一介质层110中形成第一金属衬垫,且所述第一金属衬垫与所述第一导电结构121连接。
参考图7,刻蚀所述第一导电结构121表面的第一介质层110,形成第一通孔131。也就是说,所述第一通孔131的底部为所述第一导电结构121的表面。在一些实施例中,通过光刻工艺刻蚀所述第一介质层110,并停止在所述第一导电结构121的表面,形成所述第一通孔131。所述第一通孔131的尺寸根据实际情况确定。
参考图8,在所述第一通孔131中形成第一牺牲层140,且所述第一牺牲层140的表面与所述第一通孔131的顶部具有特定高度差。具体可以包括:在所述第一介质层110的表面和所述第一通孔131中沉积第一牺牲材料层,回刻蚀所述第一牺牲材料层以去除所述第一介质层110的表面和所述第一通孔131中部分厚度的第一牺牲材料层,使所述第一通孔131中的第一牺牲材料层的表面和所述第一通孔的顶部具有特定高度差。在一些实施例中,所述特定高度差可以为1μm-1.5μm。形成的所述第一牺牲层140的材料可以包括BARK胶或是其他可以作为牺牲层的材料。
参考图9,刻蚀所述第一牺牲层140以及所述第一通孔131两侧且高于所述第一牺牲层140的部分第一介质层110,形成第一沟槽132。所述第一沟槽132的宽度由欲形成的第一金属衬垫的宽度决定,在一些实施例中,所述第一沟槽132的宽度可以为5μm-6μm。
参考图10,在所述第一介质层110的表面以及所述第一通孔131和所述第一沟槽132中形成第一金属材料层;采用化学机械研磨工艺去除所述第一介质层110表面的第一金属材料层,并在所述第一通孔131中形成第一金属衬垫151,在所述第一沟槽132中形成第一导电连线152。由于所述第一金属材料层和所述第一介质层110在化学机械研磨过程中的去除速率不同,且所述第一金属材料层的去除速率大于所述第一介质层110的去除速率,使形成的所述第一金属衬垫151的表面出现凹坑。
在一些实施例中,所述第一晶圆作为底层晶圆(bottom wafer)。
在本申请实施例中,所述第二晶圆还包括与所述第二晶圆的第一表面相对的第二表面,所述第二晶圆的第二表面包括载体晶圆。
参考图11,所述第二晶圆的形成方法包括:提供第二裸晶圆200,所述第二裸晶圆200包括相对的第一表面和第二表面,所述第二裸晶圆200的第一表面包括第二介质层210。所述第二介质层210可以包括依次堆叠于所述第二裸晶圆200的第一表面的氧化硅层和氮化硅层。在一些实施例中,所述第二介质层210中还形成有铝衬垫,铝衬垫的位置根据实际情况确定。
参考图12,提供载体晶圆300,所述载体晶圆300的表面包括键合胶层310。所述键合胶层310可以是临时键合胶,起到临时粘合晶圆的作用。由于晶圆键合过程不涉及混合键合中金属衬垫压合的过程,所以键合时的温度无需超过300℃,可以给键合过程中键合胶层的选型留出更大的工艺窗口。所述键合胶层310可以包括紫外光固化临时键合胶层和/或热固化临时键合胶层,其中所述紫外光固化临时键合胶层包括紫外光固化材料,所述紫外光固化材料可以是任意一种在紫外光(UV)的照射下,能够在基体表面实现快速固化形成的固态涂膜的材料。所述热固化临时键合胶层包括热固化材料,所述热固化材料可以是任意一种在受热后实现固化的材料。
参考图13,以所述第二介质层210和所述键合胶层310为键合层,键合所述第二裸晶圆200和所述载体晶圆300。所述第二裸晶圆200和所述载体晶圆300之间的键合通过所述键合胶层310的粘性实现。
参考图14,在所述第二裸晶圆200的第二表面减薄所述第二裸晶圆200。所述减薄的工艺可以是研磨工艺或是刻蚀工艺,例如化学机械研磨工艺。在所述第二裸晶圆200的第二表面形成第三介质层220。在一些实施例中,所述第三介质层220的材料包括TEOS。所述第三介质层220作为后续键合操作的键合层。
参考图15,在所述第三介质层220、所述第二介质层210及所述第二裸晶圆200中形成第二通孔230。所述第二通孔230贯穿所述第二晶圆。在一些实施例中,可以采用光刻工艺刻蚀所述第三介质层220、所述第二介质层210及所述第二裸晶圆200,停止在所述键合胶层310的表面。所述第二通孔230的宽度大于所述第一金属衬垫151的宽度,以方便导线的连接,提高键合良率。本申请实施例在堆叠晶圆减薄后再进行打孔,可避免减薄工艺过程中晶圆的碎屑进入通孔而造成污染,能够稳定形成通孔的电性。
以所述第一晶圆和所述第二晶圆的第一表面为键合面,键合所述第一晶圆和所述第二晶圆,其中所述第二通孔230暴露所述第一金属衬垫151的表面。
参考图16和图17,以所述第一晶圆的第一表面和所述第三介质层310的表面为键合面,并使所述第二通孔230对准所述第一金属衬垫151,键合所述第一晶圆和所述第二晶圆;去除所述载体晶圆300和所述键合胶层310。
参考图18和图19,在所述第二介质层210的表面、所述第二通孔230的侧壁和底部依次形成绝缘层240、阻挡层250及种子层260。去除所述第二介质层210的表面的绝缘层240、阻挡层250及种子层260,仅保留所述第二通孔230的侧壁和底部的绝缘层240、阻挡层250及种子层260。
参考图20,在所述第二介质层210的表面和所述种子层260的表面形成填满所述第二通孔230的导电材料层;去除所述第二介质层210的表面的导电材料层在所述种子层260的表面形成填满所述第二通孔230的导电层270。在一些实施例中,所述绝缘层240的材料包括二氧化硅,所述阻挡层250的材料包括钽和/或氧化钽,所述种子层260的材料包括铜。所述导电层270的材料例如包括铜。
接着,在所述导电层270上形成第二金属衬垫。本申请实施例将键合工艺与金属衬垫的连接工艺分开进行,不需要严格控制键合工艺的温度或dishing的深度,进而降低了键合工艺的难度。在一些实施例中,采用第二双大马士革工艺在所述导电层270上形成第二金属衬垫。
参考图21和图22,在所述第二介质层210和所述导电层270的表面形成第四介质层410。所述第四介质层410可以包括依次堆叠的氧化硅层和氮化硅层。刻蚀所述导电层270上的第四介质层410,形成第三通孔420。形成所述第三通孔420的工艺可以是光刻工艺,所述第三通孔420的尺寸可以根据实际情况确定。
参考图23,在所述第三通孔420中形成第二牺牲层430,且所述第二牺牲层430的表面与所述第三通孔420的顶部具有特定高度差,该特定高度差的大小可参考所述第一牺牲层140的表面与所述第一通孔131的顶部的特定高度差。所述第二牺牲层430的材料可以与所述第一牺牲层140的材料相同。
参考图24,刻蚀所述第二牺牲层430以及所述第三通孔420两侧且高于所述第二牺牲层430的部分第四介质层410,形成第二沟槽450。所述第二沟槽450的尺寸可参考所述第一沟槽132的尺寸。
参考图25,在所述第四介质层410的表面以及所述第三通孔420和所述第二沟槽450中形成第二金属材料层;采用化学机械研磨工艺去除所述第四介质层410表面的第二金属材料层,在所述第三通孔420中形成第二导电连线470,在所述第二沟槽450中形成第二金属衬垫460。形成的所述第二金属衬垫460的表面也会出现凹坑。所述第二金属衬垫460和所述第二导电连线470的材料例如包括铜。
在一些实施例中,形成所述第二金属衬垫460和所述第二导电连线470之前,还可以在铝衬垫表面形成导电结构123(redistributionlayer)以及在所述导电层270和所述第二导电连线470之间形成导电连线。所述导电结构123和所述导电连线的形成工艺可以是现有的任意一种工艺,在此不做详细说明。
在其他实施例中,还可以通过前述方法在所述第二金属衬垫460上方键合至少一个堆叠晶圆,以满足对多层堆叠晶圆的需求。
在本申请实施例的晶圆键合方法中,不涉及混合键和过程中利用金属与硅晶圆的热膨胀系数的差异而使金属衬垫压合在一起的过程,因而能够有效避免因dishing造成的无法键合或键合气泡的问题,大幅度提升了键合良率。
综上所述,在阅读本申请内容之后,本领域技术人员可以明白,前述申请内容可以仅以示例的方式呈现,并且可以不是限制性的。尽管这里没有明确说明,本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变,改进和修改。这些改变,改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解,本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解,当一个元件被称作“连接”或“耦接”至另一个元件时,其可以直接地连接或耦接至另一个元件,或者也可以存在中间元件。
类似地,应当理解,当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时,其可以直接在另一个元件上,或者也可以存在中间元件。与之相反,术语“直接地”表示没有中间元件。还应当理解,术语“包含”、“包含着”、“包括”或者“包括着”,在本申请文件中使用时,指明存在所记载的特征、整体、步骤、操作、元件和/或组件,但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解,尽管术语第一、第二、第三等可以在此用于描述各种元件,但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此,在没有脱离本申请的教导的情况下,在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外,本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此,由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此,不应当将示例性实施例解释为限于在此所示出的区域的形状,而是应当包括由例如制造所导致的形状中的偏差。例如,被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此,在图中示出的区域实质上是示意性的,其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (14)
1.一种晶圆键合方法,其特征在于,包括:
提供具有第一表面的第一晶圆和第二晶圆,所述第一晶圆的第一表面包括第一金属衬垫,所述第一金属衬垫的总厚度偏差为1μm-2μm,所述第二晶圆的第一表面包括贯穿所述第二晶圆的第二通孔;
以所述第一晶圆和所述第二晶圆的第一表面为键合面,键合所述第一晶圆和所述第二晶圆,其中所述第二通孔暴露所述第一金属衬垫的表面;
在所述第一金属衬垫表面的第二通孔中形成导电层;
在所述导电层上形成第二金属衬垫,且所述导电层和所述第二金属衬垫连通。
2.根据权利要求1所述的晶圆键合方法,其特征在于,所述第一晶圆的形成方法包括:
提供第一裸晶圆,所述第一裸晶圆的表面包括第一介质层,所述第一介质层中包括第一导电结构;
采用第一双大马士革工艺在所述第一导电结构上的第一介质层中形成第一金属衬垫,且所述第一金属衬垫与所述第一导电结构连接。
3.根据权利要求2所述的晶圆键合方法,其特征在于,所述第一双大马士革工艺包括:
刻蚀所述第一导电结构表面的第一介质层,形成第一通孔;
在所述第一通孔中形成第一牺牲层,且所述第一牺牲层的表面与所述第一通孔的顶部具有特定高度差;
刻蚀所述第一牺牲层以及所述第一通孔两侧且高于所述第一牺牲层的部分第一介质层,形成第一沟槽;
在所述第一介质层的表面以及所述第一通孔和所述第一沟槽中形成第一金属材料层;
采用化学机械研磨工艺去除所述第一介质层表面的第一金属材料层,并在所述第一通孔和所述第一沟槽中分别形成第一导电连线和所述第一金属衬垫。
4.根据权利要求2所述的晶圆键合方法,其特征在于,所述第一介质层包括依次堆叠于所述第一裸晶圆表面的氧化硅层和氮化硅层。
5.根据权利要求1所述的晶圆键合方法,其特征在于,所述第二晶圆还包括与所述第二晶圆的第一表面相对的第二表面,所述第二晶圆的第二表面包括载体晶圆;所述第二晶圆的形成方法包括:
提供第二裸晶圆和载体晶圆,其中所述第二裸晶圆包括相对的第一表面和第二表面,所述第二裸晶圆的第一表面包括第二介质层,所述载体晶圆的表面包括键合胶层;
以所述第二介质层和所述键合胶层为键合层,键合所述第二裸晶圆和所述载体晶圆;
在所述第二裸晶圆的第二表面减薄所述第二裸晶圆,并在所述第二裸晶圆的第二表面形成第三介质层;
在所述第三介质层、所述第二介质层及所述第二裸晶圆中形成所述第二通孔。
6.根据权利要求5所述的晶圆键合方法,其特征在于,所述第二介质层包括依次堆叠于所述第二裸晶圆的第一表面的氧化硅层和氮化硅层,所述第三介质层的材料包括TEOS。
7.根据权利要求5所述的晶圆键合方法,其特征在于,所述键合胶层包括紫外光固化临时键合胶层和/或热固化临时键合胶层。
8.根据权利要求5所述的晶圆键合方法,其特征在于,所述键合所述第一晶圆和所述第二晶圆的方法包括:
以所述第一晶圆的第一表面和所述第三介质层的表面为键合面,并使所述第二通孔对准所述第一金属衬垫,键合所述第一晶圆和所述第二晶圆;
去除所述载体晶圆和所述键合胶层。
9.根据权利要求5所述的晶圆键合方法,其特征在于,所述在所述第一金属衬垫表面的第二通孔中形成导电层的方法,包括:
在所述第二通孔的侧壁和底部依次形成绝缘层、阻挡层及种子层;
在所述种子层的表面形成填满所述第二通孔的导电层。
10.根据权利要求9所述的晶圆键合方法,其特征在于,所述绝缘层的材料包括二氧化硅,所述阻挡层的材料包括钽和/或氧化钽,所述种子层的材料包括铜。
11.根据权利要求9所述的晶圆键合方法,其特征在于,采用第二双大马士革工艺在所述导电层上形成第二金属衬垫,所述第二双大马士革工艺包括:
在所述第二介质层和所述导电层的表面形成第四介质层;
刻蚀所述导电层上的第四介质层,形成第三通孔;
在所述第三通孔中形成第二牺牲层,且所述第二牺牲层的表面与所述第三通孔的顶部具有特定高度差;
刻蚀所述第二牺牲层以及所述第三通孔两侧且高于所述第二牺牲层的部分第四介质层,形成第二沟槽;
在所述第四介质层的表面以及所述第三通孔和所述第二沟槽中形成第二金属材料层;
采用化学机械研磨工艺去除所述第四介质层表面的第二金属材料层,在所述第三通孔和所述第二沟槽中分别形成第二导电连线和所述第二金属衬垫。
12.根据权利要求1所述的晶圆键合方法,其特征在于,所述第二通孔的宽度大于所述第一金属衬垫的宽度。
13.根据权利要求1所述的晶圆键合方法,其特征在于,所述第一金属衬垫、所述第二金属衬垫和所述导电层的材料包括铜。
14.根据权利要求1所述的晶圆键合方法,其特征在于,还包括:采用权利要求1所述的晶圆键合方法,在所述第二金属衬垫上方键合至少一个堆叠晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110944912.4A CN115910808A (zh) | 2021-08-17 | 2021-08-17 | 一种晶圆键合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110944912.4A CN115910808A (zh) | 2021-08-17 | 2021-08-17 | 一种晶圆键合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115910808A true CN115910808A (zh) | 2023-04-04 |
Family
ID=86484336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110944912.4A Pending CN115910808A (zh) | 2021-08-17 | 2021-08-17 | 一种晶圆键合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115910808A (zh) |
-
2021
- 2021-08-17 CN CN202110944912.4A patent/CN115910808A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230215739A1 (en) | Microelectronic assemblies | |
CN112470270B (zh) | Tsv上的偏移焊盘 | |
US9905537B2 (en) | Compact semiconductor package and related methods | |
US9536862B2 (en) | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture | |
US9698080B2 (en) | Conductor structure for three-dimensional semiconductor device | |
CN102024713B (zh) | 半导体封装体工艺 | |
CN101924042B (zh) | 裸片堆叠密封结构的形成方法 | |
CN107768258A (zh) | 半导体封装件及其形成方法 | |
US20050156330A1 (en) | Through-wafer contact to bonding pad | |
TWI494979B (zh) | 半導體製程 | |
US20170287864A1 (en) | Bond pad with micro-protrusions for direct metallic bonding | |
TW201943039A (zh) | 半導體封裝及其製造方法 | |
CN103021960B (zh) | 三维集成电路的制造方法 | |
JP2011501397A (ja) | 極薄チップパッケージング | |
CN104979226B (zh) | 一种铜的混合键合方法 | |
CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
CN107305840A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN115910808A (zh) | 一种晶圆键合方法 | |
CN115732469A (zh) | 用于半导体裸片组合件的放热反应性接合及相关联系统及方法 | |
TWI415222B (zh) | 半導體裝置及其製造方法 | |
US20240038686A1 (en) | Semiconductor packages and methods of manufacturing thereof | |
CN115831777A (zh) | 一种晶圆键合方法 | |
US11552050B2 (en) | Semiconductor device including semiconductor dies of differing sizes and capacities | |
CN113078149B (zh) | 半导体封装结构、方法、器件和电子产品 | |
KR20230031883A (ko) | 인터포저 없는 멀티칩 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |