CN115881683A - 半导体装置及制造半导体装置的方法 - Google Patents

半导体装置及制造半导体装置的方法 Download PDF

Info

Publication number
CN115881683A
CN115881683A CN202211109596.XA CN202211109596A CN115881683A CN 115881683 A CN115881683 A CN 115881683A CN 202211109596 A CN202211109596 A CN 202211109596A CN 115881683 A CN115881683 A CN 115881683A
Authority
CN
China
Prior art keywords
substrate
flange
support
coupled
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211109596.XA
Other languages
English (en)
Inventor
马相延
康东熙
李尚炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN115881683A publication Critical patent/CN115881683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

半导体装置及制造半导体装置的方法。在一个实例中，一种半导体装置包含第一衬底，所述第一衬底具有第一衬底顶侧、与所述第一衬底顶侧相对的第一衬底底侧、插入于所述第一衬底顶侧和所述第一衬底底侧之间的第一衬底横向侧及第一衬底导电结构。电子组件耦合到所述第一衬底顶侧且耦合到所述第一衬底导电结构。支撑件包含支撑壁，所述支撑壁具有耦合到所述第一衬底顶侧的第一凸缘、耦合到所述第一衬底横向侧的第一立板及远离所述第一衬底横向侧从所述第一立板延伸的第二凸缘。本文中还公开了其它实例和相关方法。

Description

半导体装置及制造半导体装置的方法
技术领域
本公开大体上涉及电子装置，且更明确地说，涉及半导体装置及制造半导体装置的方法。
背景技术
先前的半导体封装和形成半导体封装的方法是不适当的，例如，导致成本过大、可靠性降低、性能相对较低或封装尺寸过大。通过比较此类方法与本公开并参考图式，所属领域的技术人员将清楚常规和传统方法的其它限制和缺点。
发明内容
本说明书包含涉及半导体封装的装置和相关联方法，以及其它特征。在一些实例中，描述了粘附强度提高且覆盖区更窄的3D加强杆或盖配置。所述装置和方法尤其提供了改进的翘曲控制，这提高了半导体封装的可靠性。
在实例中，一种半导体装置包含第一衬底，所述第一衬底具有第一衬底顶侧、与所述第一衬底顶侧相对的第一衬底底侧、插入于所述第一衬底顶侧和所述第一衬底底侧之间的第一衬底横向侧及第一衬底导电结构。电子组件耦合到所述第一衬底顶侧且耦合到所述第一衬底导电结构。支撑件包含支撑壁，所述支撑壁具有耦合到所述第一衬底顶侧的第一凸缘、耦合到所述第一衬底横向侧的第一立板及远离所述第一衬底横向侧从所述第一立板延伸的第二凸缘。
在实例中，一种半导体装置包含衬底，所述衬底具有衬底顶侧、与所述衬底顶侧相对的衬底底侧、插入于所述衬底顶侧和所述衬底底侧之间的衬底横向侧及衬底导电结构。电子组件在所述衬底顶侧邻近处耦合到所述衬底导电结构。支撑件包含：支撑壁，所述支撑壁具有耦合到所述第一衬底顶侧的第一凸缘、耦合到所述第一衬底横向侧的第一立板及远离所述第一衬底横向侧从所述第一立板延伸的第二凸缘；以及支撑顶部，其耦合到所述支撑壁且与所述电子组件重叠。
在实例中，一种制造半导体装置的方法包含提供衬底，所述衬底具有衬底顶侧、与所述衬底顶侧相对的衬底底侧、插入于所述衬底顶侧和所述衬底底侧之间的衬底横向侧及衬底导电结构。所述方法包含在所述衬底顶侧处将电子组件耦合到所述衬底导电结构。所述方法包含提供支撑件，所述支撑件具有：支撑壁，其包含第一凸缘、第一立板和第二凸缘；以及支撑顶部。所述方法包含将所述支撑件耦合到衬底，使得所述第一凸缘耦合到所述第一衬底顶侧，所述第一立板耦合到所述第一衬底横向侧，所述第二凸缘远离所述第一衬底横向侧从所述第一立板延伸，并且所述支撑顶部耦合到所述支撑壁且与所述电子组件重叠。
附图说明
图1示出实例半导体装置的横截面视图。
图2A、2B、2C和2D示出用于制造实例半导体装置的实例方法的横截面视图。
图3A、3B和3C示出实例半导体装置的部分横截面视图。
图4A、4B和4C示出实例半导体装置的俯视图。
图5示出实例半导体装置的横截面视图。
图6示出实例半导体装置的横截面视图。
以下论述提供半导体装置和制造半导体装置的方法的各种实例。此类实例是非限制性的，且所附权利要求书的范围不应限于公开的特定实例。在以下论述中，术语“实例”和“例如”是非限制性的。
各图示出一般构造方式，并且可能省略熟知特征和技术的描述和细节以免对本公开产生不必要的混淆。另外，图式中的元件未必按比例绘制。例如，各图中的一些元件的尺寸可能相对于其它元件放大，以帮助改进对本公开中论述的实例的理解。不同图中的相同附图标记表示相同元件。
术语“或”表示由“或”连接的列表中的任何一个或多个项。作为实例，“x或y”表示三元素集合{(x),(y),(x,y)}中的任一元素。作为另一实例，“x、y或z”表示七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任一元素。
术语“包括(comprises/comprising)”和/或“包含(includes/including)”为“开放”术语，且指定所陈述特征的存在，但不排除一个或多个其它特征的存在或添加。
术语“第一”、“第二”等可以在本文中用于描述各种元件，且这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开来。因此，例如，在不脱离本公开的教示的情况下，可以将本公开中论述的第一元件称为第二元件。
除非另外指定，否则术语“耦合”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接耦合的两个元件。例如，如果元件A耦合到元件B，那么元件A可以直接接触元件B或通过介入元件C间接耦合到元件B。类似地，术语“在……之上”或“在……上”可用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接耦合的两个元件。
具体实施方式
本公开中包含其它实例。此类实例可在附图、权利要求书和/或本公开的描述中找到。
图1示出实例半导体装置10的横截面视图。在图1所示的实例中，半导体装置10可包括衬底110、衬底互连件119、电子组件120、电子组件125、组件互连件129、底部填充物130、耦合膜190、支撑件150和粘合剂160。
衬底110可包括衬底顶侧111、衬底横向侧112和衬底底侧113。衬底110可进一步包括导电结构114和主体结构115。导电结构114可包括顶互连件1141、底互连件1142和导电路径1143。
电子组件120可包括组件端子121。电子组件125可包括组件端子126。支撑件150可包括支撑壁151和支撑顶部155。支撑壁151可包括第一凸缘(ledge)1511、第一立板(riser)1512和第二凸缘1513。
衬底110和支撑件150可被称为半导体封装，并且封装可以为电子组件120或125提供保护，防止暴露于外部元件和/或环境。半导体封装可以通过衬底互连件119提供外部电子组件和电子组件120、125之间的电耦合。
图2A、2B、2C和2D示出用于制造半导体装置10的实例方法的横截面视图。
图2A示出处于制造早期的半导体装置10的横截面视图。在图2A所示的实例中，可以提供衬底110。在一些实例中，衬底110可包括基本上平坦的衬底顶侧111、与衬底顶侧111相对的基本上平坦的衬底底侧113及插入于衬底顶侧111和衬底底侧113之间的衬底横向侧112。在一些实例中，衬底110可包括或称为封装衬底、印刷电路板、层压衬底、重布层(RDL)衬底、半导体衬底、玻璃衬底或陶瓷衬底。在一些实例中，衬底110可包括或称为无源衬底或有源衬底(例如，具有晶体管或其它有源电路)。在一些实例中，衬底110可包括导电结构114和主体结构115。导电结构114可包括一个或多个导电层，其限定信号分布路径或元件，例如迹线、通孔、穿硅通孔(TSV)、穿玻璃通孔(TGV)或衬垫。在一些实例中，导电结构114可包括铜、铝、镍、钯、金或银。导电结构114可包括设置在主体结构115的衬底顶侧111处的顶互连件1141、设置在主体结构115的衬底底侧113处的底互连件1142，及穿过主体结构115以耦合顶互连件1141和底互连件1142的导电路径1143。导电路径1143可包括耦合在一起的一个或多个元件，例如衬垫、通孔或迹线。在一些实例中，主体结构115可包括导电结构114从中延伸通过的一个或多个介电或半导体层。衬底110的厚度可以是大致0.1mm(毫米)到1000mm。衬底110可支撑电子组件120或125，并且可将电子组件120或125耦合到外部电组件。
在一些实例中，衬底110可以是预成型衬底。预成型衬底可以在附接到电子组件之前制造，并且可包括位于相应导电层之间的介电层。导电层可包括铜，并且可以使用电镀工艺形成。介电层可以是相对较厚的非光可定义层(non-photo-definable layer)，所述层可以作为预成型膜而不是液体来附接，并且可包含具有填料的树脂，例如股线、编织线和/或用于刚性和/或结构支撑的其它无机颗粒。因为介电层是非光可定义的，所以可以通过使用钻孔或激光形成诸如通孔或开口的特征。在一些实例中，介电层可包括预浸材料或味之素累积膜(ABF)。预成型衬底可包含永久核心结构或载体，例如，包括双马来酰亚胺三嗪(BT)或FR4的介电材料，并且介电和导电层可以在永久核心结构上形成。在其它实例中，预成型衬底可以是省略了永久核心结构的无核心衬底，并且介电和导电层可以在牺牲载体上形成，牺牲载体在介电和导电层形成之后且在附接到电子装置之前去除。预成型衬底可被称为印刷电路板(PCB)或层压衬底。此类预成型衬底可以通过半加成或经修改半加成工艺形成。
在一些实例中，衬底110可为重布层(“RDL”)衬底。RDL衬底可包括一个或多个导电重布层和一个或多个介电层，它们(a)可以在将与RDL衬底耦合的电子组件之上逐层形成，或(b)可以在载体之上逐层形成，所述载体在电子组件和RDL衬底耦合在一起之后可以完全去除或至少部分地去除。RDL衬底可以在晶片级工艺中作为圆形晶片上的晶片级衬底逐层制造，和/或在面板级工艺中作为矩形或方形面板载体上的面板级衬底制造。RDL衬底可以在加成堆积过程中形成，所述加成堆积过程可包含一个或多个介电层与一个或多个导电层交替堆叠，从而定义相应的导电重布图案或轨迹，所述导电重布图案或迹线配置成共同地(a)在电子组件的覆盖区之外扇出电迹线，和/或(b)在电子组件的覆盖区内扇入电迹线。导电图案可以使用镀覆工艺形成，例如电镀工艺或化学镀工艺。导电图案可包括导电材料，例如铜或其它可镀覆金属。导电图案的位置可以使用光刻工艺等光图案化工艺和光阻材料形成光刻掩模来形成。RDL衬底的介电层可以利用光图案化工艺进行图案化，所述光图案化工艺可包含光暴露于光图案所要特征所借助的光刻掩模，所述特征例如是介电层中的通孔。因此，介电层可以由光可定义有机介电材料制成，例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并噁唑(PBO)。此类介电材料可以液体形式自旋或以其它方式涂布，而不是作为预成型膜附接。为了使所要光定义特征能够适当地形成，此类光可定义介电材料可以省略结构加强剂或者可以是无填充物的，且不具有可能会干扰来自光图案化工艺的光的股线、编织线或其它颗粒。在一些实例中，无填充物介电材料的这种无填充物特征可使得所得介电层的厚度减小。尽管上文所描述的光可定义介电材料可以是有机材料，但是在其它实例中，RDL衬底的介电材料可包括一个或多个无机介电层。无机介电层的一些实例可包括氮化硅(Si3N4)、氧化硅(SiO2)和/或SiON。无机介电层可以通过使用氧化或氮化工艺生长无机介电层来形成，而不是使用光定义有机介电材料形成。此类无机介电层可以是无填充物的，且不具有股线、编织线或其它不相似的无机颗粒。在一些实例中，RDL衬底可以省略永久性核心结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的介电材料，并且这些类型的RDL衬底可称为无核心衬底。
图2B示出处于制造后期的半导体装置10的横截面视图。在图2B所示的实例中，一个或多个电子组件120或125可以与衬底110的顶互连件1141耦合。在一些实例中，电子组件120可包括或称为半导体裸片、半导体芯片或半导体封装。裸片或芯片可包括与半导体晶片分隔开的集成电路裸片。在一些实例中，电子组件120可包括数字信号处理器(DSP)、网络处理器、功率管理单元、音频处理器、RF电路、无线基带片上系统(SoC)处理器、传感器和专用集成电路。在一些实例中，一个或多个电子组件125可任选地耦合到衬底110的顶互连件1141。在一些实例中，电子组件125可包括有源组件或有源电路。在一些实例中，电子组件125可包括无源组件，例如电容器、电感器二极管等。在一些实例中，电子组件120、125可包括传感器、光发射器或接收器、RF发射器或接收器、天线元件或所属领域的普通技术人员已知的其它电子组件。在一些实例中，电子组件120或125的厚度可以是约20μm(微米)到约2000μm。在一些实例中，电子组件120或125可执行计算和控制处理，存储数据，或从电信号中去除噪声。
在一些实例中，电子组件120可包括组件端子121，并且电子组件125可包括组件端子126。组件端子121和126可以通过组件互连件129耦合到衬底110的顶互连件1141。组件互连件129可包括或称为衬垫、导柱、柱或凸块。在一些实例中，组件互连件129可以直接耦合到顶互连件1141，或组件互连件129可以通过诸如焊料之类的粘结材料耦合到顶互连件1141。在一些实例中，电子组件120或125可以通过大规模回焊工艺、热压工艺或激光辅助粘结工艺耦合到顶互连件1141。在一些实例中，组件互连件129的厚度可以在大致1μm和大致2000μm之间。组件互连件129可将电子组件129和125机械地和电气地耦合到衬底110。
在一些实例中，底部填充物130可另外设置于衬底110和电子组件120或125之间。在一些实例中，底部填充物130可以在电子组件120或125与衬底110耦合之后插入到电子组件120或125和衬底110之间的间隙中。在一些实例中，底部填充物130可以在电子组件120或125耦合到衬底110之前提前施加在衬底110上。因此，在电子组件120或125按压底部填充物130时，组件互连件129可以通过底部填充物130以耦合到衬底110。在一些实例中，可以另外执行底部填充物130的固化过程。
图2C示出处于制造后期的半导体装置10的横截面视图。在图2C所示的实例中，支撑件150可设置在衬底110上。在一些实例中，支撑件150可覆盖电子组件120或125。支撑件150可以附接到衬底110的衬底横向侧112以及衬底顶侧111上。支撑件150可包括或称为加强杆、盖、散热器、热散播器或电磁(EMI)遮罩。在一些实例中，支撑件150可包括金属、陶瓷、树脂或层压材料。在一些实例中，支撑件150可包括铜、镀镍铜、镍、铝或不锈钢。在一些实例中，支撑件150可以通过多种方式制造，例如通过蚀刻、冲压或按压金属板来制造。
在一些实例中，支撑件150可包括通过粘合剂160粘结到衬底110的衬底顶侧111和衬底横向侧112的支撑壁151。支撑壁151可包括附接到衬底顶侧111上的第一凸缘1511、附接到衬底横向侧112上的第一立板1512和远离衬底横向侧112从第一立板1512延伸的第二凸缘1513。第一凸缘1511的表面可以基本上平行于衬底顶侧111。第一立板1512可以基本上平行于衬底横向侧112。第二凸缘1513可以基本上平行于衬底顶侧111和/或衬底底侧113。在一些实例中，支撑壁151的顶部可以低于、基本上等高于或高于电子组件120或125的顶部。在一些实例中，支撑壁151的厚度可以是大致0.1mm到5mm。
在一些实例中，粘合剂160可以插入于第一凸缘1511和衬底顶侧111之间。在一些实例中，粘合剂160可以插入于第一立板1512和衬底横向侧112之间。在一些实例中，粘合剂160可在衬底横向侧112和第二凸缘1513的一部分之间延伸。在一些实例中，粘合剂160不一定到达第二凸缘1513。在一些实例中，粘合剂160可以在衬底110和支撑件150之间导热或导电或绝缘。在一些实例中，粘合剂160可被称为附接材料。
支撑壁151可耦合到衬底110的衬底横向侧112以及衬底顶侧111。因此，因为支撑壁151沿着至少两个界面以三维形式耦合到衬底110，所以可以在不改变覆盖区的情况下改善窄脚宽度设计中支撑壁151和衬底110之间的粘合性，可以改善支撑壁151本身的硬度，并且还可以减少封装翘曲现象。图2C左侧的支撑壁151的部分是粘合剂160不被限制在由第一凸缘1511、与第一凸缘1511重叠的衬底110的顶侧111、第一立板1512和与第一立板1512重叠的衬底110的横向侧112限定的区域内的实例。如图2C所示，粘合剂160的一部分延伸到第二凸缘1513下方。类似地，图1左侧的支撑壁151的部分是粘合剂160的一部分延伸到第二凸缘1513下方并延伸超出第一凸缘1511的实例。图1右侧的支撑壁151的部分是粘合剂160被限制在由第一凸缘1511、与第一凸缘1511重叠的衬底110的顶侧111、第一立板1512和与第一立板1512重叠的衬底110的横向侧112限定的区域内的实例。
在一些实例中，支撑件150可进一步包括支撑顶部155。在一些实例中，支撑顶部155可以基本上平坦的板的形式提供。支撑顶部155可从支撑壁151延伸以覆盖电子组件120或125，但是在其它实例中，支撑顶部155可以部分地延伸，不覆盖电子组件120、125的一部分或衬底110的一部分。
在一些实例中，支撑顶部155可以通过耦合膜190耦合到电子组件120或125。在一些实例中，耦合膜190可以是导热的或导电的或绝缘的。在一些实例中，耦合膜190可包括热界面材料(TIM)、裸片附接材料或粘合剂。在一些实施方案中，耦合膜190可类似于粘合剂160。在一些实例中，支撑顶部155的厚度可为大致0.1mm到5mm。
支撑顶部155可与支撑壁151一起提供进一步的结构完整性，以减少封装翘曲现象。在一些实例中，由于支撑顶部155耦合到电子组件120或125，所以电子组件120和125的热量可以通过支撑顶部155或支撑壁151快速排出。
在一些实例中，支撑件150可以与支撑壁151和支撑顶部155一体地制造为单件材料，无需使用粘合剂160，然后可以通过粘合剂160耦合到衬底110的衬底顶侧111和衬底横向侧112。
在一些实例中，支撑壁151和支撑顶部155可以分开制造，然后彼此耦合。在一些实例中，支撑壁151可以首先通过粘合剂160耦合到衬底110的衬底顶侧111和衬底横向侧112，然后支撑顶部155可以通过粘合剂160耦合到支撑壁151。支撑顶部155可以通过耦合膜190同时耦合到电子组件120或125。在一些实例中，支撑顶部155可以通过粘合剂160耦合到支撑壁151，然后支撑壁151可以通过粘合剂160耦合到衬底110的衬底顶侧111和衬底横向侧112。支撑顶部155可以通过耦合膜190同时耦合到电子组件120或125。
图2D示出处于制造后期的半导体装置10的横截面视图。在图2D所示的实例中，衬底互连件119可与衬底110耦合。在一些实例中，衬底互连件119可以是任选的。在一些实例中，可以在图2的其它阶段处提供衬底互连件119，例如在图2A处与衬底110一起提供。衬底互连件119可包括或称为衬垫、凸台、凸块或焊球。在一些实例中，衬底互连件119可定位在底互连件1142上，然后可以通过大规模回焊工艺或激光辅助粘结工艺耦合到底互连件1142。在一些实例中，衬底互连件119的厚度或直径可以在大致1μm到大致2000μm之间。衬底互连件119可将半导体装置10耦合到外部装置。
图3A、3B和3C示出实例半导体装置10的选择方案的部分横截面视图。在图3A所示的实例中，支撑壁151’的第二凸缘1513可以定位在衬底110的衬底底侧113和衬底顶侧111之间。因此，衬底110的衬底横向侧112的一部分可被暴露。在图3B所示的实例中，立板1512可进一步延伸，使得支撑壁151”的第二凸缘1513可以沿着与衬底110的衬底底侧113类似或相同的平面延伸。在一些实例中，第二凸缘1513与衬底110的衬底底侧113基本上共面。在一些实例中，立板1512的进一步延伸可进一步提供结构完整性，或者衬底横向侧112和立板1512之间通过粘合剂160的粘合区域可以增加。在图3C所示的实例中，立板1512可进一步延伸，使得支撑壁151”’的第二凸缘1513可位于衬底110的衬底底侧113下方。在一些实例中，立板1512的进一步延伸可进一步提供结构完整性，或者第二凸缘1513可接着耦合到外部组件，例如另一衬底。
图4A、4B和4C示出实例半导体装置10的选择方案的俯视图。在图4A到4C所示的实例中，支撑壁151可以基本上矩形环形设置在衬底110上。
在图4A所示的实例中，例如，沿Y轴方向设置的一对支撑壁151可以耦合到衬底110的衬底顶侧111和衬底横向侧112，沿X轴方向设置的一对支撑壁151可以耦合到衬底110的衬底顶侧111，同时不与衬底横向侧112重叠。在图4B所示的实例中，例如，沿X轴方向设置的一对支撑壁151可以耦合到衬底110的衬底顶侧111和衬底横向侧112，沿Y轴方向设置的一对支撑壁151可以耦合到衬底110的衬底顶侧111，同时不与衬底横向侧112重叠。在图4C所示的实例中，沿X轴方向设置的一对支撑壁151可以耦合到衬底110的衬底顶侧111和衬底横向侧112，沿Y轴方向设置的一对支撑壁151还可耦合到衬底110的衬底顶侧111和衬底横向侧112。图4C是在俯视图中支撑壁151环绕电子组件120和125的实例。图4A、4B和4C是在俯视图中第一凸缘1511环绕电子组件120和125的实例。图4A、4B和4C是第一立板1512安置在电子组件120和125的至少两个相对侧面上的实例。图4C是第一立板1512安置在电子组件120和125中的至少一个的所有侧面上的实例。
支撑壁151的形状(例如，无论支撑壁151和对应的衬底横向侧112是否彼此耦合)可以根据封装翘曲特性确定。在一些实例中，如果封装翘曲主要沿着Y轴方向发生(或封装翘曲主要沿着X轴方向发生)，那么图4A中所示的支撑壁151的形状可以是合适的。在一些实例中，如果封装翘曲主要沿着X轴方向发生(或封装翘曲主要沿着Y轴方向发生)，那么4B中所示的支撑壁151的形状可以是合适的。在一些实例中，如果封装翘曲沿着X轴和Y轴两个方向发生，那么图4C中所示的支撑壁151的形状可以是合适的。
图5示出实例半导体装置20的横截面视图。图5中所示的半导体装置20可类似于或可包括在图1-4中描述的半导体装置10或变型，并且还可包括基底衬底210。
在图5所示的实例中，半导体装置20包括基底衬底210和基底互连件219。在一些实例中，基底衬底210的结构和材料可类似于关于衬底110所描述的任一选择方案。基底衬底210还可包括基本上平坦的顶侧211、与顶侧211相对的基本上平坦的底侧213及插入于顶侧211和底侧213之间的横向侧212。基底衬底210可包括导电结构214和主体结构215。
基底衬底210的导电结构214的宽度/厚度/间距可相对大于衬底110的导电结构114的宽度/厚度/间距。在一些实例中，衬底210的主体结构215可包括预成型衬底，例如层压衬底，衬底115的主体结构115可包括半导体衬底。在一些实例中，衬底210的主体结构215可包括预成型衬底，例如层压衬底，衬底115的主体结构115可包括RDL衬底。
导电结构214可包括设置在主体结构215的顶侧211上的顶互连件2141、设置在主体结构215的底侧213上的底互连件2142及通过主体结构215以耦合顶互连件2141和底互连件2142的导电路径2143。导电路径2143可包括耦合在一起的一个或多个元件，例如衬垫、通孔或迹线。在一些实例中，基底衬底210的厚度可以是约0.1mm到约1000mm。基底衬底210可支撑半导体装置20，并且可将半导体装置20耦合到外部装置。
在一些实例中，衬底底部填充物130可以进一步设置于衬底110和基底衬底210之间。底部填充物130可围封衬底互连件129，同时将衬底110和基底衬底210彼此固定。
在一些实例中，支撑壁151的第二凸缘1513可以通过粘合剂160耦合到基底衬底210的顶侧211。在一些实例中，支撑壁151的第一立板1512的厚度可以类似于衬底110的厚度。支撑壁151的第一凸缘1511和第一立板1512可以通过粘合剂160分别耦合到衬底110的衬底顶侧111和衬底横向侧112，支撑壁151的第二凸缘1513可以通过粘合剂160耦合到基底衬底210的顶侧211。在一些实例中，粘合剂160可以连续地延伸，或作为耦合衬底110、210和支撑壁151之间的不同界面的单独部分延伸。通过此类使支撑壁151耦合到衬底110和基底衬底210两者的配置，支撑件150可以限制衬底110的翘曲和基底衬底210的翘曲。
图6示出实例半导体装置30的横截面视图。图6所示的半导体装置30可类似于图5所示的半导体装置20，并且可包括耦合到支撑件350的支撑壁351的基底衬底310。
在图6所示的实例中，基底衬底310可类似于基底衬底210。基底衬底310可包括衬底顶侧311、与衬底顶侧311相对的衬底底侧313及位于衬底顶侧311和衬底底侧313之间的衬底横向侧312。在一些实例中，衬底顶侧311的一部分可包括衬底第一凸缘3101，衬底横向侧312可包括衬底第一立板3102、衬底第二凸缘3103及位于衬底顶侧311和衬底底侧313之间的衬底第二立板3104。
衬底第一立板3102和衬底第二立板3104可基本上正交于衬底顶侧311。衬底第一凸缘3101和衬底第二凸缘3103可基本上平行于衬底顶侧311。在一些实例中，基底衬底310的衬底第一立板3102和衬底第二凸缘3103可通过机械部分切割工艺、化学部分蚀刻工艺或激光烧蚀工艺来提供。
支撑件350的支撑壁351可类似于支撑件150的支撑壁151。支撑壁351可包括第二凸缘1513、第二立板1514和第三凸缘1515，它们分别在基底衬底310的对应衬底第一凸缘3101、衬底第一立板3102和衬底第二凸缘3103邻近处接合。在一些实例中，支撑壁351的第二凸缘1513可以通过粘合剂160耦合到基底衬底310的衬底第一凸缘3101。在一些实例中，支撑壁351的第二立板1514可以通过粘合剂160耦合到基底衬底310的衬底第一立板3102。在一些实例中，支撑壁351的第三凸缘1515可以通过粘合剂160耦合到基底衬底310的衬底第二凸缘3103。在一些实例中，粘合剂160可以连续地延伸，或作为耦合衬底110、310和支撑壁351之间的不同界面的单独部分延伸。
如上文所描述，支撑壁151的第二凸缘1513、第二立板1514和第三凸缘1515可以通过粘合剂160分别耦合到基底衬底310的衬底第一凸缘3101、衬底第一立板3102和衬底第二凸缘3103，使得支撑件350的支撑壁351可以三维形式耦合到基底衬底310，其中可以在不改变覆盖区的情况下改善窄脚宽度设计中支撑壁351和衬底110中的每一个和基底衬底310之间的粘合性，可以改善支撑壁351本身的硬度，并且可以减少封装翘曲现象。
本公开包含对某些实例的引用，然而，所属领域的技术人员应理解，在不脱离本公开的范围的情况下，可以做出各种改变并且可以取代等同物。另外，在不脱离本公开的范围的情况下可以对公开的实例进行修改。因此，希望本公开不限于公开的实例，而是本公开将包含属于所附权利要求书的范围内的所有实例。

Claims (20)

1.一种半导体装置，其特征在于，包括：
第一衬底，其包括：
第一衬底顶侧；
第一衬底底侧，其与所述第一衬底顶侧相对；
第一衬底横向侧，其插入于所述第一衬底顶侧和所述第一衬底底侧之间；以及
第一衬底导电结构；
电子组件，其耦合到所述第一衬底顶侧且耦合到所述第一衬底导电结构；以及
支撑件，其包括：
支撑壁，其包括：
第一凸缘，其耦合到所述第一衬底顶侧；
第一立板，其耦合到所述第一衬底横向侧；以及
第二凸缘，其远离所述第一衬底横向侧从所述第一立板延伸。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第二凸缘定位在所述第一衬底顶侧和所述第一衬底底侧之间。
3.根据权利要求1所述的半导体装置，其特征在于：
所述第二凸缘与所述第一衬底底侧基本上共面。
4.根据权利要求1所述的半导体装置，其特征在于：
所述第二凸缘定位在所述第一衬底底侧下方。
5.根据权利要求1所述的半导体装置，其特征在于：
所述支撑件进一步包括：
支撑顶部，其耦合到所述支撑壁且延伸以与所述电子组件重叠。
6.根据权利要求5所述的半导体装置，其特征在于：
所述支撑顶部利用附接材料耦合到所述支撑壁。
7.根据权利要求5所述的半导体装置，其特征在于，进一步包括：
耦合膜，其插入于所述电子组件和所述支撑顶部之间。
8.根据权利要求7所述的半导体装置，其特征在于：
所述耦合膜包括导热材料。
9.根据权利要求1所述的半导体装置，其特征在于，进一步包括：
第二衬底，其包括：
第二衬底顶侧；
第二衬底底侧；以及
第二衬底横向侧，其插入于所述第二衬底顶侧和所述第二衬底底侧之间；
其中：
所述第一衬底耦合到所述第二衬底顶侧；以及
所述第二凸缘耦合到所述第二衬底顶侧。
10.根据权利要求9所述的半导体装置，其特征在于：
所述支撑壁包括：
第二立板，其从所述第二凸缘向下延伸；以及
第三凸缘，其远离所述第一衬底横向侧从所述第二立板向外延伸；
所述第二衬底包括：
第二衬底第一凸缘，其处于所述第二衬底顶侧的一部分处；
第二衬底第一立板，其处于所述第二衬底横向侧的第一部分处；
第二衬底第二凸缘，其处于所述第二衬底横向侧的第二部分处；以及
第二衬底第二立板，其处于所述第二衬底横向侧的第三部分处；
所述支撑壁的所述第二凸缘耦合到所述第二衬底第一凸缘；
所述支撑壁的所述第二立板耦合到所述第二衬底第一立板；且
所述支撑壁的所述第三凸缘耦合到所述第二衬底第二凸缘。
11.根据权利要求1所述的半导体装置，其特征在于：
所述支撑壁的所述第一凸缘利用粘合剂耦合到所述第一衬底顶侧；
所述支撑壁的所述第一立板利用所述粘合剂耦合到所述第一衬底横向侧；且
所述粘合剂被限制在由所述第一凸缘、与所述第一凸缘重叠的所述第一衬底顶侧、所述第一立板及与所述第一立板重叠的所述第一衬底横向侧限定的区域内。
12.根据权利要求1所述的半导体装置，其特征在于：
所述支撑件包括所述支撑壁和第二支撑壁；
所述第二支撑壁包括：
第三凸缘，其耦合到所述第一衬底顶侧；
第二立板，其耦合到所述第一衬底横向侧；以及
第四凸缘，其远离所述第一衬底横向侧从所述第二立板延伸；
所述支撑壁沿着所述第一电子组件的第一侧；且
所述第二支撑壁沿着所述第一电子组件的与所述第一侧相对的第二侧。
13.根据权利要求1所述的半导体装置，其特征在于：
在俯视图中所述支撑壁环绕所述电子装置。
14.一种半导体装置，其特征在于，包括：
衬底，其包括：
衬底顶侧；
衬底底侧，其与所述衬底顶侧相对；
衬底横向侧，其插入于所述衬底顶侧和所述衬底底侧之间；以及
衬底导电结构；
电子组件，其在所述衬底顶侧邻近处耦合到所述衬底导电结构；以及
支撑件，其包括：
支撑壁，其包括：
第一凸缘，其耦合到所述第一衬底顶侧；
第一立板，其耦合到所述第一衬底横向侧；以及
第二凸缘，其远离所述第一衬底横向侧从所述第一立板延伸；以及支撑顶部，其耦合到所述支撑壁且与所述电子组件重叠。
15.根据权利要求14所述的半导体装置，其特征在于，进一步包括：
耦合膜，其插入于所述电子组件和所述支撑顶部之间。
16.根据权利要求14所述的半导体装置，其特征在于：
所述支撑壁的所述第一凸缘环绕所述电子装置；且
所述支撑壁的所述第一立板安置在所述电子装置的至少两个相对侧面上。
17.一种制造半导体装置的方法，其特征在于，包括：
提供衬底，所述衬底包括：
衬底顶侧；
衬底底侧，其与所述衬底顶侧相对；
衬底横向侧，其插入于所述衬底顶侧和所述衬底底侧之间；以及
衬底导电结构；
在所述衬底顶侧处将电子组件耦合到所述衬底导电结构；
提供支撑件，所述支撑件包括：
支撑壁，其包括：
第一凸缘；
第一立板；以及
第二凸缘；以及
支撑顶部；以及
将所述支撑件耦合到衬底，使得：
所述第一凸缘耦合到所述第一衬底顶侧；
所述第一立板耦合到所述第一衬底横向侧；
所述第二凸缘远离所述第一衬底横向侧从所述第一立板延伸；以及
所述支撑顶部耦合到所述支撑壁且与所述电子组件重叠。
18.根据权利要求17所述的方法，其特征在于：
耦合所述支撑件包括将所述第二凸缘定位在所述第一衬底顶侧和所述第一衬底底侧之间。
19.根据权利要求17所述的方法，其特征在于：
耦合所述支撑件包括定位所述第二凸缘，使得所述第二凸缘与所述第一衬底底侧基本上共面。
20.根据权利要求17所述的方法，其特征在于：
耦合所述支撑件包括将所述第二凸缘定位在所述第一衬底底侧下方。
CN202211109596.XA 2021-09-13 2022-09-13 半导体装置及制造半导体装置的方法 Pending CN115881683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/473,834 2021-09-13
US17/473,834 US20230078862A1 (en) 2021-09-13 2021-09-13 Semiconductor devices and methods of manufacturing semiconductor devices

Publications (1)

Publication Number Publication Date
CN115881683A true CN115881683A (zh) 2023-03-31

Family

ID=85479950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211109596.XA Pending CN115881683A (zh) 2021-09-13 2022-09-13 半导体装置及制造半导体装置的方法

Country Status (3)

Country Link
US (1) US20230078862A1 (zh)
CN (1) CN115881683A (zh)
TW (1) TW202315013A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
US10236229B2 (en) * 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US11450580B2 (en) * 2019-12-24 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same

Also Published As

Publication number Publication date
TW202315013A (zh) 2023-04-01
US20230078862A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US11521918B2 (en) Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof
TWI761342B (zh) 半導體封裝及其製造方法
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
TW202215612A (zh) 半導體裝置和製造半導體裝置的方法
US20140175633A1 (en) Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
US20240162131A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
CN112447675A (zh) 半导体装置及制造半导体装置的方法
JP2008210912A (ja) 半導体装置及びその製造方法
US20220045037A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN115881683A (zh) 半导体装置及制造半导体装置的方法
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI816063B (zh) 半導體裝置及製造方法
US11482496B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11342268B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240079282A1 (en) Electronic devices and method of manufacturing an electronic devices
US20240006337A1 (en) Electronic devices and methods of manufacturing electronic devices
US20240006393A1 (en) Electronic devices and methods of manufacturing electronic devices
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
TW202232681A (zh) 半導體裝置及製造半導體裝置的方法
CN118099105A (zh) 电子装置及制造电子装置的方法
TW202135262A (zh) 半導體裝置及製造半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication