CN115881435A - 多层陶瓷电容器的制备方法以及多层陶瓷电容器 - Google Patents
多层陶瓷电容器的制备方法以及多层陶瓷电容器 Download PDFInfo
- Publication number
- CN115881435A CN115881435A CN202211692430.5A CN202211692430A CN115881435A CN 115881435 A CN115881435 A CN 115881435A CN 202211692430 A CN202211692430 A CN 202211692430A CN 115881435 A CN115881435 A CN 115881435A
- Authority
- CN
- China
- Prior art keywords
- capacity
- electrode layer
- ceramic
- multilayer ceramic
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及一种多层陶瓷电容器的制备方法以及多层陶瓷电容器。本发明的一种多层陶瓷电容器的制备方法以及多层陶瓷电容,通过设置容量调整电极层,并根据试切割的多层陶瓷电容器先行样品完成端电极制备后获得的容值,来确定是否调整切割机参数改变切割位置,从而可以在容值低于预定阈值时,将容量调整电极层接入多层陶瓷电容器的容量电路中,以弥补多层陶瓷电容器在印刷和叠层工序中所造成的容量损失,克服了设计层数少、容值精度要求高的微型高频电容因容值不合格废品率高的问题,提高了产品的合格率。
Description
技术领域
本发明涉及多层陶瓷电容器的制造工艺,特别是涉及一种多层陶瓷电容器的制备方法以5及多层陶瓷电容。
背景技术
如今,片式多层陶瓷电容器(Multi-layer Ceramic Chip Capacitors,MLCC)等陶瓷元器件在网络、5G通信、家电、汽车电子、消费电子等领域发挥着重要作用。
多层陶瓷电容器的制造工艺,是将印制好内电极的陶瓷介质膜片以错位的方式叠合起0来,经过一次性高温烧结形成陶瓷芯片,再在芯片的两端封上金属层(外电极)。随着多层
陶瓷电容器向小尺寸发展,内电极面积越来越小,印刷工艺产生的些许误差导致偏离设计面积的问题更严重,两个内电极叠层的些许错位也会严重影响内电极之间的正对面积,这往往导致设计层数少、容值精度要求高的微型高频电容因容值不合格而废品率高。
发明内容
5基于此,本发明的目的在于,提供一种多层陶瓷电容器的制备方法以及多层陶瓷电容,
通过设置容量调整电极层,并根据试切割的多层陶瓷电容器先行样品完成端电极制备后获得的容值,来确定是否调整切割机参数改变切割位置,从而可以在容值低于预定阈值时,将容量调整电极层接入多层陶瓷电容器的容量电路中,以弥补多层陶瓷电容器在印刷和叠层工序中所造成的容量损失。
0本发明是通过如下方案实现的:
第一方面,本发明提供一种多层陶瓷电容器的制备方法,包括以下步骤:
S1:提供多个第一陶瓷膜片、多个第二陶瓷膜片和至少一个第三陶瓷膜片,其中,所述第一陶瓷膜片上印刷有第一容量电极层,所述第二陶瓷膜片上印刷有第二容量电极层,所述
第三陶瓷膜片上印刷有容量调整电极层;
5S2:将多个所述第一陶瓷膜片和多个所述第二陶瓷膜片交替层叠得到层叠基板;
S3:在所述层叠基板的上方和/或下方层叠一个所述第三陶瓷膜片并压合后,得到层叠体;
S4:将其中一个所述层叠体在内电极长度方向按第一切割线纵向、内电极宽度方向上横向进行全部或部分切割后排胶、烧结,得到多个陶瓷主体样品;
S5:将多个所述陶瓷主体样品倒角研磨;
S6:将多个研磨后的所述陶瓷主体样品从研磨媒介及陶瓷碎屑中分选出,分别在每个所述研磨后的陶瓷主体样品的左右两端附上两个外电极,得到多个多层陶瓷电容器样品,其中,所述容量调整电极层不与所述外电极接触;
S7:测量所述多层陶瓷电容器样品的容值,判断所述多层陶瓷电容器样品的容值是否低于预定阈值,如果是,将其他所述层叠体调整切割机参数改变纵向切割位置按第二切割线进行切割后排胶、烧结,其中,改变切割位置后使得所述多层陶瓷电容器的容量调整电极层的一边暴露于陶瓷体的一端,以便与其中一个所述外电极接触。
进一步地,步骤S7中,测量所述多层陶瓷电容器样品的容值,判断所述多层陶瓷电容器样品的容值是否低于预定阈值,包括以下步骤:
分别测量每个所述多层陶瓷电容器样品的容值,并获取多个所述多层陶瓷电容器样品的容值的平均值;
判断该平均值是否低于预定阈值。
进一步地,所述第一切割线与所述容量调整电极层形成错位,步骤S7中,通过调整切割机参数改变切割位置后按第二切割线切割所述容量调整电极层。
进一步地,所述容量调整电极层与相邻的所述第一容量电极层或者相邻的所述第二容量电极层之间具有第一正对面积,所述第一容量电极层与所述第二容量电极层之间具有第二正对面积,且所述第一正对面积小于所述第二正对面积。
进一步地,所述容量调整电极层、所述第一容量电极层和所述第二容量电极层在长度方向上部分正对。
第二方面,本发明提供一种多层陶瓷电容器,包括陶瓷主体和分别设置于所述陶瓷主体左右两端的两个外电极,所述陶瓷主体包括容量形成层和层叠于所述容量形成层上方和/或下方的容量调整层,其中,所述容量形成层包括多个交替层叠的第一陶瓷膜片和第二陶瓷膜片,所述容量调整层包括第三陶瓷膜片,且所述第一陶瓷膜片上印刷有第一容量电极层,所述第二陶瓷膜片上印刷有第二容量电极层,所述第三陶瓷膜片上印刷有容量调整电极层;
所述第一容量电极层与其中一个所述外电极连接,所述第二容量电极层与另一个所述外电极连接,所述容量调整电极层与其中一个所述外电极连接或断开,当连接时,所述第一容量电极层与相邻的所述第一容量电极层或相邻的所述第二容量电极层形成容量。
进一步地,所述容量调整电极层与相邻的所述第一容量电极层或者相邻的所述第二容量电极层之间具有第一正对面积,所述第一容量电极层与所述第二容量电极层之间具有第二正对面积,且所述第一正对面积小于所述第二正对面积。
进一步地,所述容量调整电极层、所述第一容量电极层和所述第二容量电极层在长度方向上部分正对。
进一步地,所述第一容量电极层、所述第二容量电极层和所述容量调整电极层的厚度为1~6微米。
进一步地,所述第一陶瓷膜片、所述第二陶瓷膜片和所述第三陶瓷膜片的厚度为1~300微米。
本发明实施例所述的一种多层陶瓷电容器的制备方法,通过在多个所述第一陶瓷膜片和多个所述第二陶瓷膜片交替层叠得到的层叠基板上方或下方层叠一个第三陶瓷膜片,并在切割先行样品时,不将第三陶瓷膜片所印刷的容量调整电极层纳入多层陶瓷电容器样品的容量中,并测量先行切割后所制得的多层陶瓷电容器样品的容量,如果检测到容量低于预定阈值,则表明第一陶瓷膜片和第二陶瓷膜片所分别印刷的第一容量电极层和第二容量电极层之间的正对面积与预设值出现了偏差,本发明通过设置容量调整电极层并改变在长度方向上的切割位置,使得改变切割位置后的其它产品切割后,将第三陶瓷膜片所印刷的容量调整电极层纳入多层陶瓷电容器的容量中,增大了多层陶瓷电容器的容量,克服了设计层数少、容值精度要求高的微型高频电容因容值不合格废品率高的问题,提高了产品的合格率。
为了更好地理解和实施,下面结合附图详细说明本发明。
附图说明
图1为本发明实施例的一种多层陶瓷电容器的制备方法的流程图;
图2为本发明实施例的层叠基板在内电极长度方向上的示意图;
图3为本发明实施例的层叠基板在内电极宽度方向上的示意图;
图4为本发明实施例的层叠体在内电极长度方向上的示意图;
图5为本发明实施例按内电极长度方向第一切割线51进行切割的示意图;
图6为本发明实施例按内电极长度方向第二切割线52进行切割的示意图;
图7为本发明实施例的一种多层陶瓷电容器的结构示意图。
具体实施方式
以下是本发明的具体实施例并结合附图,对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
需要说明的是,当元件被称为“固定于”另一个元件,它可以是直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
针对背景技术中的技术问题,本发明提供一种多层陶瓷电容器的制备方法,如图1所示,该方法包括以下步骤:
S1:提供多个第一陶瓷膜片、多个第二陶瓷膜片和至少一个第三陶瓷膜片,其中,所述第一陶瓷膜片上印刷有第一容量电极层,所述第二陶瓷膜片上印刷有第二容量电极层,所述第三陶瓷膜片上印刷有容量调整电极层。
其中,第一陶瓷膜片、第二陶瓷膜片和第三陶瓷膜片为按照预设的内电极图形,使用印刷网版,将内电极浆料印刷至陶瓷膜片上,从而在陶瓷膜片的印刷区域印制出内电极图案的介质膜片。其中,第一容量电极层即为印刷在第一陶瓷膜片上的内电极,第二容量电极层即为印刷在第二陶瓷膜片上的内电极,而容量调整电极层则为印刷在第三陶瓷膜片上的内电极。
S2:将多个所述第一陶瓷膜片和多个所述第二陶瓷膜片交替层叠得到层叠基板。
其中,第一陶瓷膜片和第二陶瓷膜片以交错的方式叠合起来,如图2和图3所示,图2为内电极在长度方向上的层叠基板的示意图,图3为内电极在宽度方向上的层叠基板的示意图,由图2和图3可知,第一陶瓷膜片10和第二陶瓷膜片20依次交替层叠,第一容量电极层11和和第二容量电极层21在长度方向上形成错位,在长度方向上,第一容量电极层11和第二容量电极层12部分正对。
在本发明中,正对指的是在垂直方向上的投影相覆盖。第一陶瓷膜片和第二陶瓷膜片可以是多个,在图2和图3的例子中,以第一陶瓷膜片和第二陶瓷膜片都为3个举例说明。
S3:在所述层叠基板的上方和/或下方层叠一个所述第三陶瓷膜片并压合后,得到层叠体。
其中,第三陶瓷膜片可以层叠于层叠基板的上方或者下方,在一些例子中,层叠基板的上方和下方均层叠有第三陶瓷膜片。在图4的例子中,以第三陶瓷膜片30层叠于层叠基板的上方为例进行距离说明。其中,31为容量调整电极层。
如图4所示,容量调整电极层31也是与第一容量电极层和第二容量电极层交错层叠。优选的,第一容量电极层11和第二容量电极层21的长度相同,而容量调整电极层31的长度则短于第一容量电极层11和第二容量电极层21。如图4所示,优选的,容量调整电极层31在竖直方向上的投影面积完全落入其正对的第一容量电极层11中,从而便于切割。
S4:将其中一个所述层叠体在内电极长度方向按第一切割线纵向、内电极宽度方向上横向进行全部或部分切割后排胶、烧结,得到多个陶瓷主体样品。
如图5所示,其为一个实施例中的按第一切割线51进行切割的示意图,按第一切割线51进行切割时,在长度方向上将第一容量电极层11和第二容量电极层21切断,从而使得第一容量电极层11和第二容量电极层21可以露出于陶瓷主体样品的左右两端。
一般烧结温度在900℃~1350℃之间。
S5:将多个所述陶瓷主体样品倒角研磨。
经过烧结成瓷的陶瓷主体样品棱角分明,不利于与外部电极的连接,因此需要进行研磨倒角处理。倒角工序是将电容与水和研磨介质装在倒角罐里,通过球磨、行星磨等方式运动,除去陶瓷主体样品表面毛刺,使陶瓷主体样品表面光洁,同时也使端面内电极充分暴露,以与外电极连接。
S6:将多个研磨后的所述陶瓷主体样品从研磨媒介及陶瓷碎屑中分选出,分别在每个所述研磨后的陶瓷主体样品的左右两端附上两个外电极,得到多个多层陶瓷电容器样品,其中,所述容量调整电极层不与所述外电极接触。
在本申请实施例中,在按第一切割线51进行切割时,在长度方向上,切割线不切割容量调节电极层31,并与容量调节电极层31保持一定距离,使得在倒角研磨后,容量调节电极层31不会从陶瓷主体的左右两端露出,从而也不会与外电极进行连接。
S7:测量所述多层陶瓷电容器样品的容值,判断所述多层陶瓷电容器样品的容值是否低于预定阈值,如果是,将其他所述层叠体调整切割机参数改变纵向切割位置至第二切割线52处进行切割后排胶、烧结,其中,第二切割线52的切割位置使得所述多层陶瓷电容器的容量调整电极层与其中一个所述外电极接触。
在本申请实施例中,在切割工序先行制得附上外电极的多层陶瓷电容器样品后,首先会测量所制得的多层陶瓷电容器样品的容值,并与设定的预定阈值的容值比较。如果小于预定阈值,则表明第一容量电极层11和第二容量电极层21之间的正对面积出现了偏差。这一偏差可能是由于印刷丝网制作精度或印刷图像锯齿,从而导致两层电极的印刷面积偏离设计面积,也有可能是第一陶瓷膜片10和第二陶瓷膜片20之间的叠层对位精度偏差造成的。
优选的,是通过分别测量每个所述多层陶瓷电容器样品的容值,并获取多个所述多层陶瓷电容器样品的容值的平均值后,判断该平均值是否低于预定阈值,来判断第一容量电极层11和第二容量电极层21之间是否存在较大正对面积偏差。
例如,假设容量目标中心值是1pF,偏差允许为±0.25pF;在按照第一切割线51正位切割后统计得到平均值如果低于预定阈值0.85pF,如图6所示,本发明在后续的切割过程中,通过调整切割机参数将其他层叠体按第二切割线52在新的切割位置进行切割后排胶、烧结,其中,第二切割线52在长度方向上,分别切割第一容量电极层11、第二容量电极层21和容量调整电极层31,使得在经过倒角研磨后并在左右两端附上外电极后,容量调整电极层31能够与其中一个外电极接触,从而与相邻的一层第一容量电极层11或第二容量电极层21之间形成容量,从而增大了多层陶瓷电容器的容值。
另外,如图6所示,与按照第一切割线51进行切割相比,按照第二切割线52进行切割时,虽然切割位置发生了变化,但在单个多层陶瓷电容器中,第一容量电极层11和第二容量电极层21各自的面积以及其正对面积并未发生变化。
本发明实施例所述的一种多层陶瓷电容器的制备方法,通过在多个所述第一陶瓷膜片和多个所述第二陶瓷膜片交替层叠得到的层叠基板上方或下方层叠一个第三陶瓷膜片,并在切割先行样品时,不将第三陶瓷膜片所印刷的容量调整电极层纳入多层陶瓷电容器样品的容量中,并测量先行切割后所制得的多层陶瓷电容器样品的容量,如果检测到容量低于预定阈值,则表明第一陶瓷膜片和第二陶瓷膜片所分别印刷的第一容量电极层和第二容量电极层之间的正对面积与预设值出现了偏差,本发明通过设置容量调整电极层并改变在长度方向上的切割位置,使得改变切割位置后的其它产品切割后,将第三陶瓷膜片所印刷的容量调整电极层纳入多层陶瓷电容器的容量中,增大了多层陶瓷电容器的容量,克服了设计层数少、容值精度要求高的微型高频电容因容值不合格废品率高的问题,提高了产品的合格率。
在一个可选的实施例中,所述容量调整电极层与相邻的所述第一容量电极层或者相邻的所述第二容量电极层之间具有第一正对面积,所述第一容量电极层与所述第二容量电极层之间具有第二正对面积,且所述第一正对面积小于所述第二正对面积。所述容量调整电极层、所述第一容量电极层和所述第二容量电极层在长度方向上部分正对。
优选的,第一容量电极层11、第二容量电极层21和容量调整电极层31的厚度为1~6微米。第一陶瓷膜片10、第二陶瓷膜片20和第三陶瓷膜片30的厚度为1~300微米。
与上述的一种多层陶瓷电容器的制备方法相对应,本发明还提供一种多层陶瓷电容器,该多层陶瓷电容器可以是由上述的多层陶瓷电容器的制备方法所制得。
如图7所示,在一个实施例中,该多层陶瓷电容器600包括陶瓷主体和分别设置于陶瓷主体左右两端的两个外电极640,陶瓷主体包括容量形成层和层叠于容量形成层上方和/或下方的容量调整层,其中,容量形成层包括多个交替层叠的第一陶瓷膜片611和第二陶瓷膜片621,容量调整层包括第三陶瓷膜片631,且第一陶瓷膜片611上印刷有第一容量电极层612,第二陶瓷膜片621上印刷有第二容量电极层622,第三陶瓷膜片631上印刷有容量调整电极层632;
第一容量电极层612与其中一个外电极640连接,第二容量电极层622与另一个外电极640连接,容量调整电极层632与其中一个外电极连接,容量调整电极层632与相邻的第一容量电极层612或相邻的第二容量电极层622形成容量。
在其他例子中,容量调整电极层632也可以是与任何一个外电极都不连接。
优选的,容量调整电极层632与相邻的第一容量电极层612或者相邻的第二容量电极层622之间具有第一正对面积,第一容量电极层612与第二容量电极层622之间具有第二正对面积,且第一正对面积小于第二正对面积。
优选的,容量调整电极层632、第一容量电极层612和第二容量电极层622在长度方向上部分正对,在宽度方向上完全正对。
优选的,第一容量电极层612、第二容量电极层622和容量调整电极层632的厚度为1~6微米。
优选的,第一陶瓷膜片611、第二陶瓷膜片621和第三陶瓷膜片631的厚度为1~300微米。
在可选的实施例中,陶瓷主体上下两端还分别设有保护层650,优选的,保护层650与第一陶瓷膜片611、第二陶瓷膜片621和第三陶瓷膜片631的材料相同。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,则本发明也意图包含这些改动和变形。
Claims (10)
1.一种多层陶瓷电容器的制备方法,其特征在于,包括以下步骤:
S1:提供多个第一陶瓷膜片、多个第二陶瓷膜片和至少一个第三陶瓷膜片,其中,所述第一陶瓷膜片上印刷有第一容量电极层,所述第二陶瓷膜片上印刷有第二容量电极层,所述第三陶瓷膜片上印刷有容量调整电极层;
S2:将多个所述第一陶瓷膜片和多个所述第二陶瓷膜片交替层叠得到层叠基板;
S3:在所述层叠基板的上方和/或下方层叠一个所述第三陶瓷膜片并压合后,得到层叠体;
S4:将其中一个所述层叠体在内电极长度方向按第一切割线纵向、内电极宽度方向上横向进行全部或部分切割后排胶、烧结,得到多个陶瓷主体样品;
S5:将多个所述陶瓷主体样品倒角研磨;
S6:将多个研磨后的所述陶瓷主体样品从研磨媒介及陶瓷碎屑中分选出,分别在每个所述研磨后的陶瓷主体样品的左右两端附上两个外电极,得到多个多层陶瓷电容器样品,其中,所述容量调整电极层不与所述外电极接触;
S7:测量所述多层陶瓷电容器样品的容值,判断所述多层陶瓷电容器样品的容值是否低于预定阈值,如果是,将其他所述层叠体调整切割机参数改变纵向切割位置按第二切割线进行切割后排胶、烧结,其中,改变切割位置后使得所述多层陶瓷电容器的容量调整电极层的一边暴露于陶瓷体的一端,以便与其中一个所述外电极接触。
2.根据权利要求1所述的一种多层陶瓷电容器的制备方法,其特征在于,步骤S7中,测量所述多层陶瓷电容器样品的容值,判断所述多层陶瓷电容器样品的容值是否低于预定阈值,包括以下步骤:
分别测量每个所述多层陶瓷电容器样品的容值,并获取多个所述多层陶瓷电容器样品的容值的平均值;
判断该平均值是否低于预定阈值。
3.根据权利要求1所述的一种多层陶瓷电容器的制备方法,其特征在于:
所述第一切割线与所述容量调整电极层形成错位,步骤S7中,通过调整切割机参数改变切割位置后按第二切割线切割所述容量调整电极层。
4.根据权利要求1所述的一种多层陶瓷电容器的制备方法,其特征在于:
所述容量调整电极层与相邻的所述第一容量电极层或者相邻的所述第二容量电极层之间具有第一正对面积,所述第一容量电极层与所述第二容量电极层之间具有第二正对面积,且所述第一正对面积小于所述第二正对面积。
5.根据权利要求4所述的一种多层陶瓷电容器的制备方法,其特征在于:
所述容量调整电极层、所述第一容量电极层和所述第二容量电极层在长度方向上部分正对。
6.一种多层陶瓷电容器,包括陶瓷主体和分别设置于所述陶瓷主体左右两端的两个外电极,其特征在于:
所述陶瓷主体包括容量形成层和层叠于所述容量形成层上方和/或下方的容量调整层,其中,所述容量形成层包括多个交替层叠的第一陶瓷膜片和第二陶瓷膜片,所述容量调整层包括第三陶瓷膜片,且所述第一陶瓷膜片上印刷有第一容量电极层,所述第二陶瓷膜片上印刷有第二容量电极层,所述第三陶瓷膜片上印刷有容量调整电极层;
所述第一容量电极层与其中一个所述外电极连接,所述第二容量电极层与另一个所述外电极连接,所述容量调整电极层与其中一个所述外电极连接或断开,当连接时,所述第一容量电极层与相邻的所述第一容量电极层或相邻的所述第二容量电极层形成容量。
7.根据权利要求6所述的一种多层陶瓷电容器,其特征在于:
所述容量调整电极层与相邻的所述第一容量电极层或者相邻的所述第二容量电极层之间具有第一正对面积,所述第一容量电极层与所述第二容量电极层之间具有第二正对面积,且所述第一正对面积小于所述第二正对面积。
8.根据权利要求7所述的一种多层陶瓷电容器,其特征在于:
所述容量调整电极层、所述第一容量电极层和所述第二容量电极层在长度方向上部分正对。
9.根据权利要求7所述的一种多层陶瓷电容器,其特征在于:
所述第一容量电极层、所述第二容量电极层和所述容量调整电极层的厚度为1~6微米。
10.根据权利要求7所述的一种多层陶瓷电容器,其特征在于:
所述第一陶瓷膜片、所述第二陶瓷膜片和所述第三陶瓷膜片的厚度为1~300微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211692430.5A CN115881435A (zh) | 2022-12-28 | 2022-12-28 | 多层陶瓷电容器的制备方法以及多层陶瓷电容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211692430.5A CN115881435A (zh) | 2022-12-28 | 2022-12-28 | 多层陶瓷电容器的制备方法以及多层陶瓷电容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115881435A true CN115881435A (zh) | 2023-03-31 |
Family
ID=85755710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211692430.5A Pending CN115881435A (zh) | 2022-12-28 | 2022-12-28 | 多层陶瓷电容器的制备方法以及多层陶瓷电容器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881435A (zh) |
-
2022
- 2022-12-28 CN CN202211692430.5A patent/CN115881435A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
KR20150048046A (ko) | 적층 세라믹 콘덴서 | |
KR20130093034A (ko) | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 | |
CN112397310B (zh) | 一种多层陶瓷电容器的印刷丝网设备及其制备方法 | |
KR20130084853A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
JP2012129506A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
KR20140003001A (ko) | 적층 세라믹 전자부품 | |
JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
JP7148343B2 (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
JPH07135124A (ja) | 積層型セラミックコンデンサ | |
CN109297621B (zh) | 无线无源lc压力传感器及制造方法 | |
CN115881435A (zh) | 多层陶瓷电容器的制备方法以及多层陶瓷电容器 | |
JP3264037B2 (ja) | コンデンサアレイ | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JP2000040634A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
JP2002353068A (ja) | 積層コンデンサおよびその製造方法 | |
CN115206681A (zh) | 多层陶瓷电容器的制备方法 | |
CN111834126B (zh) | 一种多层陶瓷电容器及其制备方法 | |
KR100846079B1 (ko) | 적층 콘덴서의 제조 방법 및 적층 콘덴서 | |
KR20200053405A (ko) | 적층 세라믹 콘덴서 | |
JP2004095687A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPH06314630A (ja) | セラミック積層電子部品 | |
CN213183811U (zh) | 多层穿芯片式压敏电阻 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |