CN115865086A - 一种基于ate的双极性adc静态参数dnl快速测试方法 - Google Patents
一种基于ate的双极性adc静态参数dnl快速测试方法 Download PDFInfo
- Publication number
- CN115865086A CN115865086A CN202111137050.0A CN202111137050A CN115865086A CN 115865086 A CN115865086 A CN 115865086A CN 202111137050 A CN202111137050 A CN 202111137050A CN 115865086 A CN115865086 A CN 115865086A
- Authority
- CN
- China
- Prior art keywords
- positive
- dnl
- test
- negative polarity
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于ATE的双极性ADC静态参数DNL快速测试方法,属于电子元器件检测技术领域,解决了现有双极性ADC静态参数测试方法存在的硬件结构复杂或软件编程难度大的问题。该方法包括:将待测双极性ADC连接至ATE,ATE对待测双极性ADC进行测试条件配置;测试条件包括正、负极性测试pattern;正、负极性测试pattern中的测试位数为n‑1,n为双极性ADC的位数;ATE分别基于正、负极性测试pattern对待测双极性ADC进行正、负极性输出采样;正、负极性输出采样均不包括最高位的数字输出管脚;基于正、负极性输出采样结果及测试位数,获取待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
Description
技术领域
本发明涉及电子元器件检测技术领域,尤其涉及一种基于ATE的双极性ADC静态参数DNL快速测试方法。
背景技术
ADC是一种将模拟信号转换成数字信号的接口电路,其中,DNL用于表征ADC实际输出与理想转换曲线的区别,体现ADC的转换性能,是ADC的重要静态参数技术指标。DNL(微分非线性)主要是实际代码步距与理论代码步距之差。大部分ADC为单极性ADC,即模拟输入范围一般为GND到正压的范围,双极性ADC是模拟输入范围覆盖负压和正压的ADC。双极性ADC具有很好的兼容性,不需要信号转换就可以和大部分双极性驱动及控制电路匹配,然而由于其正负压输入范围导致双极性ADC输出数字码转换图形不再单调,存在突变点,仍然采用基于 ATE的单极性ADC静态测试方法将使测试结果出现极大误差,难以正确测量DNL。以往的双极性ADC静态参数测试方法有两种:
第一,需要采用反相器的外围电路设计,此种方法可以完美解决转换曲线不单调、不连贯的问题,自动测试机台可以直接对连续的转换曲线带入参数公式计算,但此种方法需要更改ADC外围测试环路,增加了硬件设计成本,较为繁琐,对于同系列或同类型通用ADC测试适配器,兼容性不高,较少采用。
第二,不更改典型的ADC测试环路设计,将每次ADC输出的数据,采样至自动测试机台寄存器中,通过软件算法对每一拍采样数据取反,此种方法也可以获得完整的转换曲线,但是增加了软件编程的难度,增加软件运行时间,较为繁琐,而且对于同系列ADC需要定制程序,开发成本高。
发明内容
鉴于上述的分析,本发明实施例旨在提供一种基于ATE的双极性 ADC静态参数DNL快速测试方法,用以解决现有双极性ADC静态参数测试方法存在的硬件结构复杂或软件编程难度大的问题。
本发明公开了一种基于ATE的双极性ADC静态参数DNL快速测试方法,包括:
将待测双极性ADC连接至ATE,ATE对待测双极性ADC进行测试条件配置;所述测试条件包括正、负极性测试pattern;所述正、负极性测试pattern中的测试位数为n-1,n为双极性ADC的位数;
ATE分别基于正、负极性测试pattern对待测双极性ADC进行正、负极性输出采样;所述正、负极性输出采样均不包括最高位的数字输出管脚;
基于正、负极性输出采样结果及测试位数,获取待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
在上述方案的基础上,本发明还做出了如下改进:
进一步,所述正极性测试pattern包括正极性模拟输入阶梯波和正极性输出采样pattern;所述负极性测试pattern包括负极性模拟输入阶梯波和负极性输出采样pattern;
所述正极性模拟输入阶梯波的取值范围为:从0V到双极性ADC的最大输入电压值;所述负极性模拟输入阶梯波的取值范围为:从双极性 ADC的最小输入电压值到0V;
所述正、负极性模拟输入阶梯波和所述正、负极性输出采样pattern 均匹配于所述测试位数。
进一步,所述正极性模拟输入阶梯波和所述正极性输出采样pattern 的时钟同步,且所述正极性输出采样pattern的采样频率不低于正极性模拟输入阶梯波的输出频率。
进一步,通过执行以下操作对待测双极性ADC进行正极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述正极性模拟输入阶梯波;
同时,
根据正极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行正极性输出采样。
进一步,所述负极性模拟输入阶梯波和所述负极性输出采样pattern 的时钟同步,且负极性输出采样pattern的采样频率不低于负极性模拟输入阶梯波的输出频率。
进一步,通过执行以下操作对待测双极性ADC进行负极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述负极性模拟输入阶梯波;
同时,
根据负极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行负极性输出采样。
进一步,所述正、负极性模拟输入阶梯波中的一个LSB码宽对应正、负极性模拟输入阶梯波中的k个阶梯,所述正、负极性模拟输入阶梯波的阶梯数为k*2n-1;
所述正、负极性输出采样pattern中用于采样的行数等于所述正、负极性模拟输入阶梯波的阶梯数k*2n-1;
所述正、负极性输出采样pattern中用于采样的数字输出管脚总位数为n-1;其中,0位为数字输出管脚最低位,n-2位为数字输出管脚最高位。
进一步,获取待测双极性ADC静态参数DNL:
分别将正、负极性输出采样结果及测试位数输入至DNL算法,获取正、负极性对应的静态参数DNL;
将正、负极性对应的静态参数DNL中的较大值作为所述待测双极性 ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
进一步,所述DNL算法为:
将输出采样结果依次转换为十进制数据并存储成数组data_num;
分别计算数组data_num中每一元素与lsb之间偏差的绝对值,将绝对值最大的偏差作为max_err;
DNL=max_err/lsb;
其中,lsb表示所述阶梯波中每一阶代码的理想取点数。
进一步,所述判断待测双极性ADC静态参数DNL是否测试通过,包括:
若待测双极性ADC静态参数DNL在待测双极性ADC的静态参数 DNL判据范围内,则待测双极性ADC静态参数DNL测试通过,否则,待测双极性ADC静态参数DNL测试不通过。
与现有技术相比,本发明至少可实现如下有益效果之一:
本发明提供的基于ATE的双极性ADC静态参数DNL快速测试方法,对现有的测试方式进行了改进,在保证测试结果准确性的前提下,简化双极性ADC的静态参数DNL测试过程、提升测试效率,可以快速、准确地对双极性ADC的静态参数DNL指标进行测试。
本发明中,上述各技术方案之间还可以相互组合,以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述,并且,部分优点可从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的,而并不认为是对本发明的限制,在整个附图中,相同的参考符号表示相同的部件。
图1为典型的单极性ADC转换曲线示意图;
图2为双极性ADC转换特性曲线示意图;
图3为本发明实施例中基于ATE的双极性ADC静态参数DNL快速测试方法流程图;
图4为ATE与待测双极性ADC管脚连接定义示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例,其中,附图构成本申请一部分,并与本发明的实施例一起用于阐释本发明的原理,并非用于限定本发明的范围。
本发明是一种基于ATE(自动测试机台)的双极性ADC的DNL参数的快速测试方法,首先,对本实施例所涉及的背景做如下说明:
ADC静态参数描述的是器件的内在特性和器件内部电路的误差,其中,微分非线性(DNL)误差是ADC最重要的测试参数之一。ADC相邻两刻度之间最大的差异就叫微分非线性(Differential nonlinearity,DNL)。微分非线性是描述代码转换与理想状态之间的差异。双极性ADC是模拟电压输入范围涵盖正电压和负电压范围的ADC,双极性的ADC的模拟输入在±VFS之间摆动。单极性ADC的模拟输入电压在VFS和GND之间摆动。
对于单极性ADC的DNL测试,通用电测方法是通过自动测试机台发送阶梯波电压信号给被测ADC模拟输入管脚,通过配置ADC采样保持、转换速率、电源条件等工作条件后对输入阶梯波进行一定频率的采样转换输出,由此测试系统可根据输出的并行或串行数字信号数据绘制数字码转换曲线,横坐标为采样点数,纵坐标为数字码数值。图1为典型的单极性ADC转换曲线示意图。转换曲线绘制完后对曲线上的数据进行公式计算,根据DNL的公式定义,计算得到DNL参数值,进而判断该DNL参数是否符合技术手册要求。但是双极性ADC由于其输出范围跨越“0V”,其转换曲线是非单调性,在测试系统中直接套用单极性ADC的DNL测试方法,在DNL公式中非单调转换点会得到失真结果,进而影响真实的转换误差测试。
本实施例选取典型的双极性ADC,AD7899-3为例进行举例说明。 AD7899-3是14位、逐次逼近式并行输出、差分输入的双极性ADC,其中 AD7899-3是双极性输入范围是±2.5V。测试或应用时VINA连接模拟信号输入,VINB置空,其数字码变化是在每个最低有效位LSB中间位置,(例如1/2LSB,3/2LSBs,5/2LSBs等),对于14位ADC其LSB=FSR/16384,即1LSB=5V/16384=610.4μV。FSR表示满量程电压。以AD7899-3为例,其理想输入与输出转换关系如表1所示。
表1 AD7899-3的理想输入与输出转换关系
从表2可知,在-2.5V至0V的模拟输入范围,模拟输入与数字输出存在线性对应关系,即-2.5V模拟输入对应数字输出码10 0000 0000 0000,GND(0V)对应11 1111 11111111之间为线性变化。在0V至2.5V 的模拟输入范围,模拟输入与数字输出也存在线性对应关系,模拟输入 0V对应为数字输出码00 0000 0000 0000,模拟输入2.5V对应数字输出码01 1111 1111 1111。但是在0V左右,存在着输出转换数字码的突变。 0V负向到0V正向的数字码会从最大数字码11 1111 1111 1111直接变为最小数字码00 0000 0000 0000。即模拟输入在(0V-610.4uV)左右,数字输出会从11 1111 1111 11111变为00 0000 0000 0000。而在模拟输入在 (0V+610.4uV)左右,数字输出会从00 0000 0000 0000变为00 0000 00000001。
具体从-2.5V至2.5V的数字输出码转换示意图如图2所示,图2中的横坐标为模拟输入,纵坐标为数字输出码,已经将2进制数值转换为10 进制数值。而对应的单极性ADC转换特性如图1所示,明显地,理想的双极性ADC转换特性与单极性ADC转换特性不同。而造成此种问题的主要原因是双极性ADC的数字输出管脚最高位为标志位,按照二进制补码的规则,当数值为负时,该标志位为1,当数值为正时,该标志位为0,从而导致了转换曲线的不连续。所以,为了对双极性ADC的静态参数进行测试,需要在硬件上在最高位数字输出管脚连接反相器或者在软件程序中在每次采样数值中的最高位数字输出管脚的电平取反,这样就保证了数字输出二进制码是从00 0000 0000 0000到10 0000 0000 0000连续转换的,保证从负向满码输入到正向满码转换曲线是连续单调的,此时将曲线带入DNL公式计算即可。
这两种方法的问题是测试外围电路需要增加硬件,提升了测试适配器的设计难度,增加了测试成本;或者软件算法需要对数值进行计算,增加了程序的繁琐性,尤其是对于串行输出双极性ADC,其数组的取反计算需要循环完成,大大加长了整体测试时常。
为解决上述问题,本实施例提供了一种基于ATE的双极性ADC静态参数DNL快速测试方法,流程图如图3所示,包括以下步骤:
步骤S1:将待测双极性ADC连接至ATE,ATE对待测双极性ADC 进行测试条件配置;所述测试条件包括正、负极性测试pattern;所述正、负极性测试pattern中的测试位数为n-1,n为双极性ADC的位数;
步骤S2:ATE分别基于正、负极性测试pattern对待测双极性ADC 进行正、负极性输出采样;所述正、负极性输出采样均不包括最高位的数字输出管脚;
步骤S3:基于正、负极性输出采样结果及测试位数,获取待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
优选地,上述测试过程的前提是测试过程中所用到的数字输出管脚处于正常工作状态,若其处于正常工作状态,后续的DNL测试过程才有意义;若数字输出管脚处于异常工作状态,则后续的DNL测试过程没有意义,此时,可以认为双极性ADC静态参数DNL测试不通过。具体地,
在执行正、负极性输出采样之前,ATE先对双极性ADC中的数字输出管脚进行输出高、低电平测试,
若输出高、低电平测试通过,则执行正、负极性输出采样;
若输出高、低电平测试不通过,则双极性ADC静态参数DNL测试不通过。
具体地,步骤S1包括:
步骤S11:将待测双极性ADC连接至ATE;具体地,设计双极性 ADC通用测试回路的测试适配器(无需反相器硬件);测试适配器用于实现待测双极性ADC与ATE之间的适配转接;并将从待测ADC引出的接线插接至测试适配器,并通过测试适配器与ATE的相应硬件资源连接。
在步骤S11中,测试适配器设计参考待测双极性ADC的技术手册要求,一般情况下,需要将待测双极性ADC的模拟输入管脚、数字输入管脚、数字输出管脚、电源、地等管脚按照要求引出接线(PCB走线),这些接线需插接至测试适配器,并通过测试适配器与ATE的相应硬件资源连接。通过测试适配器转接,便于工程应用及模块化开发。
其中,模拟输入管脚通过测试适配器的相应管脚与ATE中的AWG 资源连接;数字输入管脚用于作为正、负极性测试pattern的时序及逻辑控制管脚,通过测试适配器的相应管脚连接至ATE的数字资源DCM;数字输出管脚作为正、负极性测试pattern的输出管脚,通过测试适配器的相应管脚连接ATE的数字通道资源。电源、地需要连入自动测试机台电源地回路。此外,对于一些硬件设置要求,诸如管脚短接至地或VCC等根据手册自行设计。对于测试所需的去耦、稳压、差分回路等要求设计相应电容、电感、等外围电路即可(外围电路的作用是稳定测试波形,稳定供电,使测试波形更加稳定,便于测量)。特别注意的是对于数字输出管脚的连接,通常双极性ADC的硬件测试方法会在最高位数字输出管脚连接反相器后再可连接测试机台资源,但是此种发明下,该最高位数字输出管脚直接连接测试机台资源即可,等同于单极性ADC测试连接方法。
将上述测试适配器安装至自动测试机台后,根据测试适配器和器件手册,确定自动测试机台中的硬件资源连接配置,在测试软件中进行相应管脚定义编程;对被测ADC各管脚在机台中完成详细定义,确定资源通道与被测器件管脚一一对应,实现自动测试机台与被测器件硬件的完整连接,如图4所示。其中AWG、DCM、PVI为自动测试机台的模拟、数字及电源类资源。
步骤S12:ATE对待测双极性ADC进行测试条件配置;测试条件包括:
(1)正、负极性测试pattern
所述正极性测试pattern包括正极性模拟输入阶梯波和正极性输出采样pattern;所述负极性测试pattern包括负极性模拟输入阶梯波和负极性输出采样pattern;所述正极性模拟输入阶梯波的取值范围为:从0V到双极性ADC的最大输入电压值;所述负极性模拟输入阶梯波的取值范围为:从双极性ADC的最小输入电压值到0V;所述正、负极性模拟输入阶梯波和所述正、负极性输出采样pattern均匹配于所述测试位数。
所述正极性模拟输入阶梯波和所述正极性输出采样pattern的时钟同步,且所述正极性输出采样pattern的采样频率不低于正极性模拟输入阶梯波的输出频率。
(2)其他通用配置,如电源上电时序、输入高低电平、时钟速率、转换模式等通用要求;
此步骤为通用测试步骤,结合被测器件手册进行编程即可,编程语言为自动测试机台配套软件所用语言,一般为C++或者OTPL等。测试程序的实现步骤如下:具体地:
a打开测试机台软件运行测试软件,进入编程界面;
b根据技术手册要求,编写电源上电时序、输入高低电平、时钟速率、转换模式等测试条件;
c对编程文件进行编译实现程序可调用。
编写软件程序,编写DNL测试参数,根据被测器件手册要求,控制自动测试机台模拟输入AWG信号(即正、负极性模拟输入阶梯波)的输出频率,输出点数,输出电压范围,编辑使正、负两组模拟输入阶梯波和对应的输出采样pattern的时钟同步。编写两组DNL的AWG控制采样 pattern的转换采样测试程序(正、负极性输出采样pattern,即从双极性 ADC的最小输入电压值到0V和0V到双极性ADC的最大输入电压值的两组转换采样程序)。
具体地实现步骤如下:
a进入编程界面设置模拟输入阶梯波,阶梯波作为转换曲线的输入,需要两组,一组设定为从双极性ADC的最小输入电压值到0V(即负极性模拟输入阶梯波),另一组从0V到双极性ADC的最大输入电压值(即正极性模拟输入阶梯波)。根据采样要求,阶梯波一般每个转换码宽需要设置大量的重复点(便于提高计算精度),这里可以设定一个LSB码宽(一般为一个阶梯对应一个码宽,有时会设定多个阶梯对应一个码宽) 的AWG输出40个模拟电压点(可根据系统内存容量实际调整,不应少于 10个点),需注意的是,此时两段AWG阶梯波的阶梯数要从n位ADC 所需的2n更改为n-1位ADC所需的2n-1,即两段加起来仍然为2n个阶梯,与n位ADC总转换码数量一致。此时,ADC的输入端信号可以看为二个n-1位ADC的全电压范围输入,已经初步符合线性直方图静态参数计算公式的需求了。
所述正、负极性模拟输入阶梯波中的一个LSB码宽对应正、负极性模拟输入阶梯波中的k个阶梯,所述正、负极性模拟输入阶梯波的阶梯数为k*2n-1;所述正、负极性输出采样pattern中用于采样的行数等于所述正、负极性模拟输入阶梯波的阶梯数k*2n-1;所述正、负极性输出采样 pattern中用于采样的数字输出管脚总位数为n-1;其中,0位为数字输出管脚最低位,n-2位为数字输出管脚最高位。根据被测器件的分辨率和 ATE的资源分辨率,将1个LSB拆分成k个阶梯,k为整数;因此,k 的取值根据实际测试需求、被测双极性ADC的分辨率及ATE的资源分辨率适应性设置。
b根据手册要求对两组AWG阶梯波设置输出频率;
c根据手册设定所有ADC输出管脚的转换时序和自动测试机台对输出管脚的采样频率,输出管脚的采样频率应保证不低于AWG阶梯波的输出频率,保证不丢点。
测试软件中的两组ADC静态参数测试采样pattern,将最高数字位管脚设为“X”即不采样,其余数字位仍按照正常转换时序进行采样配置(需要注意的是并不是将最高位数字输出管脚不连接硬件资源,因为在输出电平等参数测试时仍然需要考核最高位数字输出管脚的状态,而是需要对静态参数测试采样pattern中的向量抓取状态进行更改,通常数字输出管脚向量状态应为L/H,即低高比较沿状态);
具体的实现步骤如下:
a进入pattern编程界面,设定好各输入输出管脚向量模型(NRZ、 RTZ等);
b进入pattern编程界面,根据频率及时序要求绘制出2组AWG波形的采样向量pattern;
c进入pattern编程界面,对2组pattern的CTV采样沿进行设定,除了将数字输出管脚最高位在每一拍的采样动作设定为“X”不比较外,其余数字管脚正常设定,一般为低触发沿比较(L沿)。
经过上述设置后,即可执行步骤S2,具体地,
(1)正极性输出采样:
通过执行以下操作对待测双极性ADC进行正极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述正极性模拟输入阶梯波;
同时,
根据正极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行正极性输出采样。
(2)负极性输出采样:
通过执行以下操作对待测双极性ADC进行负极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述负极性模拟输入阶梯波;
同时,
根据负极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行负极性输出采样。
需要说明的是,本实施例对正、负极性输出采样的前后顺序不做先后限制。
在步骤S3中,通过执行以下操作获取待测双极性ADC静态参数 DNL:
步骤S31:分别将正、负极性输出采样结果及测试位数输入至DNL 算法,获取正、负极性对应的静态参数DNL;
所述DNL算法为:将输出采样结果依次转换为十进制数据并存储成数组data_num;分别计算数组data_num中每一元素与lsb之间偏差的绝对值,将绝对值最大的偏差作为max_err;DNL=max_err/lsb;其中,lsb表示所述阶梯波中每一阶代码的理想取点数。具体地,DNL算法的执行过程可以描述成以下形式:
步骤S311:将输出采样结果依次转换为十进制数据并存储成数组data_num;
步骤S312:令i=1,diff_err[1]=data_num[1]-lsb,max_err=diff_err[1];
步骤S313:若fabs(diff_err[i])>fabs(max_err),
则max_err=diff_err[i],i=i+1;否则,i=i+1;
步骤S314:若i≤k*2n-1,计算diff_err[i]=data_num[i]-lsb,并跳转至步骤S313;否则,转至步骤S315;
步骤S315:DNL=max_err/lsb;
其中,lsb表示所述阶梯波中每一阶代码的理想取点数。
步骤S32:将正、负极性对应的静态参数DNL中的较大值作为所述待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数 DNL是否测试通过。
所述判断待测双极性ADC静态参数DNL是否测试通过,包括:若待测双极性ADC静态参数DNL在待测双极性ADC的静态参数DNL 判据范围内,则待测双极性ADC静态参数DNL测试通过,否则,待测双极性ADC静态参数DNL测试不通过。
综上,本发明提供的基于ATE的双极性ADC静态参数DNL快速测试方法,对现有的测试方式进行了改进,在保证测试结果准确性的前提下,简化双极性ADC的静态参数DNL测试过程、提升测试效率,可以快速、准确地对双极性ADC的静态参数DNL指标进行测试。
本领域技术人员可以理解,实现上述实施例方法的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于计算机可读存储介质中。其中,所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,包括:
将待测双极性ADC连接至ATE,ATE对待测双极性ADC进行测试条件配置;所述测试条件包括正、负极性测试pattern;所述正、负极性测试pattern中的测试位数为n-1,n为双极性ADC的位数;
ATE分别基于正、负极性测试pattern对待测双极性ADC进行正、负极性输出采样;所述正、负极性输出采样均不包括最高位的数字输出管脚;
基于正、负极性输出采样结果及测试位数,获取待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
2.根据权利要求1所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,
所述正极性测试pattern包括正极性模拟输入阶梯波和正极性输出采样pattern;所述负极性测试pattern包括负极性模拟输入阶梯波和负极性输出采样pattern;
所述正极性模拟输入阶梯波的取值范围为:从0V到双极性ADC的最大输入电压值;所述负极性模拟输入阶梯波的取值范围为:从双极性ADC的最小输入电压值到0V;
所述正、负极性模拟输入阶梯波和所述正、负极性输出采样pattern均匹配于所述测试位数。
3.根据权利要求2所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,所述正极性模拟输入阶梯波和所述正极性输出采样pattern的时钟同步,且所述正极性输出采样pattern的采样频率不低于正极性模拟输入阶梯波的输出频率。
4.根据权利要求3所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,通过执行以下操作对待测双极性ADC进行正极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述正极性模拟输入阶梯波;
同时,
根据正极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行正极性输出采样。
5.根据权利要求2所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,
所述负极性模拟输入阶梯波和所述负极性输出采样pattern的时钟同步,且负极性输出采样pattern的采样频率不低于负极性模拟输入阶梯波的输出频率。
6.根据权利要求2所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,通过执行以下操作对待测双极性ADC进行负极性输出采样,包括:
向待测双极性ADC的模拟输入管脚发送所述负极性模拟输入阶梯波;
同时,
根据负极性输出采样pattern,对待测双极性ADC的非最高位数字输出管脚进行负极性输出采样。
7.根据权利要求2-6中任一项所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,
所述正、负极性模拟输入阶梯波中的一个LSB码宽对应正、负极性模拟输入阶梯波中的k个阶梯,所述正、负极性模拟输入阶梯波的阶梯数为k*2n-1;
所述正、负极性输出采样pattern中用于采样的行数等于所述正、负极性模拟输入阶梯波的阶梯数k*2n-1;
所述正、负极性输出采样pattern中用于采样的数字输出管脚总位数为n-1;其中,0位为数字输出管脚最低位,n-2位为数字输出管脚最高位。
8.根据权利要求1-6中任一项所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,获取待测双极性ADC静态参数DNL:
分别将正、负极性输出采样结果及测试位数输入至DNL算法,获取正、负极性对应的静态参数DNL;
将正、负极性对应的静态参数DNL中的较大值作为所述待测双极性ADC静态参数DNL,并判断所述待测双极性ADC静态参数DNL是否测试通过。
9.根据权利要求8所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,所述DNL算法为:
将输出采样结果依次转换为十进制数据并存储成数组data_num;
分别计算数组data_num中每一元素与lsb之间偏差的绝对值,将绝对值最大的偏差作为max_err;
DNL=max_err/lsb;
其中,lsb表示所述阶梯波中每一阶代码的理想取点数。
10.根据权利要求9所述的基于ATE的双极性ADC静态参数DNL快速测试方法,其特征在于,所述判断待测双极性ADC静态参数DNL是否测试通过,包括:
若待测双极性ADC静态参数DNL在待测双极性ADC的静态参数DNL判据范围内,则待测双极性ADC静态参数DNL测试通过,否则,待测双极性ADC静态参数DNL测试不通过。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111137050.0A CN115865086A (zh) | 2021-09-27 | 2021-09-27 | 一种基于ate的双极性adc静态参数dnl快速测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111137050.0A CN115865086A (zh) | 2021-09-27 | 2021-09-27 | 一种基于ate的双极性adc静态参数dnl快速测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115865086A true CN115865086A (zh) | 2023-03-28 |
Family
ID=85653237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111137050.0A Pending CN115865086A (zh) | 2021-09-27 | 2021-09-27 | 一种基于ate的双极性adc静态参数dnl快速测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115865086A (zh) |
-
2021
- 2021-09-27 CN CN202111137050.0A patent/CN115865086A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
TWI509997B (zh) | 資料轉換電路及其方法 | |
US7605738B2 (en) | A-D converter and A-D convert method | |
CN100499376C (zh) | 可于两相异模式下操作的模拟至数字转换器 | |
JP4160629B2 (ja) | Ad変換器、ad変換方法、ad変換プログラムおよび制御装置 | |
CN102484478B (zh) | 用于加速模数转换器的方法和系统 | |
US20100090873A1 (en) | Systems and methods for characterizing component ratios and generating a digital representation of same | |
CN110061742B (zh) | 模拟数字转换器校准系统 | |
US20210203349A1 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
US8120517B2 (en) | Digital-analog conversion circuit and output data correction method of the same | |
Alegria et al. | Performance analysis of an ADC histogram test using small triangular waves | |
CN109586722A (zh) | 模数转换器装置 | |
WO2007011452A2 (en) | An apparatus and method for obtaining a device signal value using a ternary search process | |
CN115865086A (zh) | 一种基于ate的双极性adc静态参数dnl快速测试方法 | |
JP2011223404A (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
CN111628775B (zh) | 基于多数表决的比较器失调校准装置和校准方法 | |
CN115882857A (zh) | 一种基于ate的双极性adc静态参数inl快速测试方法 | |
JP2013172296A (ja) | 逐次比較型adc及び逐次比較型adcのテスト方法 | |
CN115882856A (zh) | 一种双极性dac中静态参数dnl的快速测试方法 | |
CN115882855A (zh) | 一种基于双极性dac的静态参数inl测试方法 | |
CN114024550A (zh) | 模数转换器和自动化配电设备 | |
JP2004289759A (ja) | A/d変換器 | |
TW201933785A (zh) | 類比數位轉換器校準系統 | |
JP3723362B2 (ja) | フラッシュ方式アナログ/デジタル変換装置 | |
KR100340057B1 (ko) | 아날로그-디지털변환기의시험방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |