CN115882855A - 一种基于双极性dac的静态参数inl测试方法 - Google Patents
一种基于双极性dac的静态参数inl测试方法 Download PDFInfo
- Publication number
- CN115882855A CN115882855A CN202111137047.9A CN202111137047A CN115882855A CN 115882855 A CN115882855 A CN 115882855A CN 202111137047 A CN202111137047 A CN 202111137047A CN 115882855 A CN115882855 A CN 115882855A
- Authority
- CN
- China
- Prior art keywords
- inl
- dac
- positive
- test
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种基于双极性DAC的静态参数INL测试方法,属于电子元器件检测技术领域,解决了现有双极性DAC静态参数INL测试方法存在的硬件结构复杂或软件编程难度大的问题。该方法包括:将待测双极性DAC连接至ATE;DAC的最高位数字输入管脚不经反相器连接至ATE;对DAC分别进行正、负极性的INL测试,包括:ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波,并控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,同时,在当前极性的INL测试过程中,对DAC的模拟输出管脚输出的电压进行同步采集;根据正、负极性的INL测试的同步采集结果获取INL实测值;若INL实测值在INL判据范围内,则测试通过,否则,测试不通过。
Description
技术领域
本发明涉及电子元器件检测技术领域,尤其涉及一种基于双极性 DAC的静态参数INL测试方法。
背景技术
DAC是一种将数字信号转换成模拟信号的接口电路,其中,INL用于表征DAC实际输出与理想转换曲线的区别,体现DAC的转换性能,是DAC的重要静态参数技术指标。其中,DNL(微分非线性)主要是实际代码步距与理论代码步距之差而INL(积分非线性)则关注所有代码非线性误差的累计效应。大部分DAC为单极性DAC,即模拟输出电压范围一般为GND到正压的范围,双极性DAC是模拟输出电压范围覆盖负压和正压的DAC。双极性DAC具有很好的兼容性,不需要信号转换就可以和大部分双极性驱动及控制电路匹配,然而由于其正负压输出范围导致双极性DAC输入数字码转换图形不再单调,存在突变点,仍然采用基于ATE的单极性DAC静态测试方法将使测试结果出现极大误差,难以正确测量INL。以往的双极性DAC静态参数测试方法有两种:
第一,需要采用反相器的外围电路设计,此种方法可以完美解决转换曲线不单调、不连贯的问题,自动测试机台可以直接对连续的转换曲线带入参数公式计算,但此种方法需要更改DAC外围测试环路,增加了硬件设计成本,较为繁琐,对于同系列或同类型通用DAC测试适配器,兼容性不高,较少采用。
第二,不更改典型的DAC测试环路设计,将每次DAC输出的电压数值,采样至自动测试机台寄存器中,通过软件算法对每一拍采样数值平移(负压平移至正压,正压平移至负压,平移数值为一半的理想模拟输出电压范围),此种方法也可以获得完整的转换曲线,但是增加了软件编程的难度,增加软件运行时间,较为繁琐,而且对于同系列DAC需要定制程序,开发成本高。
发明内容
鉴于上述的分析,本发明实施例旨在提供一种基于双极性DAC的静态参数INL测试方法,用以解决现有双极性DAC静态参数INL测试方法存在的硬件结构复杂或软件编程难度大的问题。
本发明公开了一种基于双极性DAC的静态参数INL测试方法,包括:
将待测双极性DAC连接至ATE;其中,待测双极性DAC的最高位数字输入管脚不经反相器连接至ATE;
对双极性DAC分别进行正、负极性的INL测试,包括:ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波,并控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,同时,在当前极性的INL测试过程中,对双极性DAC 的模拟输出管脚输出的电压进行同步采集;
根据正、负极性的INL测试的同步采集结果获取INL实测值;
若INL实测值在INL判据范围内,则待测双极性DAC的静态参数 INL测试通过,否则,测试不通过。
在上述方案的基础上,本发明还做出了如下改进:
进一步,所述数字输入阶梯波中的每一阶梯唯一对应一个数字码值,所述数字码值从0单调递增到2n-1,n为双极性DAC的位数。
进一步,所述ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波时,0位为接收所述阶梯波的数字输入管脚最低位,n-2位为接收所述阶梯波的数字输入管脚最高位。
进一步,在所述阶梯波中每一阶梯重复N次。
进一步,通过ATE的逻辑输入管脚控制所述正、负极性的INL测试中的同步采集频率不低于所述数字输入阶梯波中每一阶梯的转换频率。
进一步,通过ATE的AWGD管脚分别对正、负极性的INL测试过程中双极性DAC的模拟输出管脚输出的电压进行同步采集。
进一步,正、负极性的INL测试的同步采集的采样点数均不低于数字码值的个数与每个数字码值的重复次数的乘积。
进一步,所述根据正、负极性的INL测试的同步采集结果获取INL 实测值,包括:
分别依次计算正、负极性的INL测试的同步采集结果中每一数字码值对应的N个模拟输出采样点的电压平均值,按照采样顺序对电压平均值进行排序,分别得到正、负极性对应的采样数组;
分别将正、负极性对应的采样数组输入至DAC的INL算法,获取正、负极性对应的静态参数INL;
将正、负极性对应的静态参数INL中的较大值作为INL实测值。
进一步,将正或负极性对应的采样数组输入至DAC的INL算法时,执行:
获取正或负极性对应的采样数组中相邻两个元素中后一元素与前一元素的差值与lsbv之间的偏差,并将该偏差与前一元素所对应的INL数值之和作为后一元素所对应的INL数值;其中,采样数组中第一个元素对应的INL数值为0;
将绝对值最大的INL数值作为当前极性所对应的静态参数INL;
其中,lsbv表示单位数字码值变化所对应的模拟量的理想变化值。
进一步,将待测双极性DAC连接至ATE后,ATE先对待测双极性 DAC的模拟输出管脚进行输出电压范围测试,
若输出电压范围测试通过,然后再对双极性DAC分别进行正、负极性的INL测试;若输出电压范围测试不通过,则静态参数INL测试不通过。
与现有技术相比,本发明至少可实现如下有益效果之一:
本发明提出了一种基于双极性DAC中静态参数INL的快速测试方法,对以往测试方法进行了改进。在双极性DAC的正、负极性的INL测试过程中,ATE只向非最高位数字输入管脚发送阶梯波,而控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,然后,通过处理同步采集的电压获取INL实测值,并根据INL实测值判断测试过程是否通过。该过程无需复杂的硬件结构,且软件编程较为简单,能够有效减少了试过程中的计算量,快速得到测试结果。通过本发明中的方案,可以快速、准确地对双极性DAC的静态参数INL指标进行测试。
本发明中,上述各技术方案之间还可以相互组合,以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述,并且,部分优点可从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的,而并不认为是对本发明的限制,在整个附图中,相同的参考符号表示相同的部件。
图1为典型的单极性DAC转换曲线示意图;
图2为双极性DAC转换特性曲线示意图;
图3为基于ATE的双极性DAC静态参数INL快速测试方法流程图;
图4为被测试DAC与ATE管脚连接定义示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例,其中,附图构成本申请一部分,并与本发明的实施例一起用于阐释本发明的原理,并非用于限定本发明的范围。
本发明是一种双极性DAC中静态参数INL的快速测试方法,该方法基于ATE(自动测试机台)实现,下文对这一构思的各部分内容进行说明介绍。
DAC静态参数描述的是器件的内在特性和器件内部电路的误差,其中积分非线性(INL)和误差是DAC最重要的测试参数之一。DAC相邻两刻度之间最大的差异就叫微分非线性(Differential nonlinearity,DNL)。积分非线性(Integral nonlinearity,INL)表示为DAC器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值,也就是输出数值偏离线性最大的距离。微分非线性是描述代码转换与理想状态之间的差异。双极性DAC是模拟输出电压范围涵盖正电压和负电压范围的DAC,双极性的DAC的模拟输出电压在±VFS之间摆动。单极性DAC的模拟输出电压在VFS和GND之间摆动。
对于单极性DAC的INL测试,通用电测方法是通过自动测试机台发送阶梯波数字信号(从0到单调递增到2n1,n1为单极性DAC的位数)给被测 DAC数字输入管脚,通过配置DAC采样保持、转换速率、电源条件等工作条件后对输入阶梯波进行一定频率的采样转换输出,由此测试系统可根据输出的电压值或电流值绘制数字码转换曲线,横坐标为数字码值电压,纵坐标为采样电压。图1为典型的单极性DAC转换曲线示意图。转换曲线绘制完后对曲线上的数据进行公式计算,根据INL的公式定义,计算得到INL参数值,进而判断该两项参数是否符合技术手册要求。但是双极性DAC由于其输出范围跨越“0V”,其转换曲线是非单调性,在测试系统中直接套用单极性DAC的INL测试方法,在INL公式中非单调转换点会得到失真结果,进而影响真实的转换误差测试。
本实施例选取典型的双极性DAC,AD7840为例进行举例说明。 AD7840是14位、并行输出、电压型的双极性DAC,其双极性输出电压范围是±3V。对于14位DAC其LSB=FSR/16384,即1LSB=6V/16384=366μV。 FSR表示满量程电压。以AD7840为例,其理想输入与输出转换关系如表1 所示。
表1 AD7840的理想输入与输出转换关系
从表1可知,在-3V至0V的模拟输出范围,数字输入与模拟输出存在线性对应关系,即-3V模拟输出对应数字码10 0000 0000 0000,GND (0V)对应11 1111 1111 1111之间为线性变化。在0V至3V的模拟输出范围,模拟输出电压与数字输入也存在线性对应关系,模拟输入0V对应为数字码00 0000 0000 0000,模拟输出电压3V对应数字码01 1111 11111111。但是在0V左右,存在着输出转换数字码的突变。0V负向到0V正向对应的数字码会从最大数字码11 1111 1111 1111直接变为最小数字码 00 0000 0000 0001。具体从-3V至3V的数字码转换示意图如图2所示,图 2中的横坐标为数字码输入,纵坐标为模拟输出电压,已经将2进制数值转换为10进制数值。而对应的单极性DAC转换特性如图1所示,明显地,理想的双极性DAC转换特性与单极性DAC转换特性不同。而造成此种问题的主要原因是双极性DAC的数字输入管脚最高位为标志位,按照二进制补码的规则,当数值为负时,该标志位为1,当数值为正时,该标志位为0,从而导致了转换曲线的不连续。所以,为了对双极性DAC 的静态参数进行测试,需要在硬件上在最高位数字输入管脚连接反相器或者在软件程序中在每次采样电压值进行平移,这样就保证了数字输入二进制码是从00 0000 0000 0000到100000 0000 0000对应的模拟输出电压是连续的,此时将曲线带入INL公式计算即可。
这两种方法的问题是测试外围电路需要增加硬件,提升了测试适配器的设计难度,增加了测试成本;或者软件算法需要对数值进行计算,增加了程序的繁琐性,尤其是对于串行输入双极性DAC,其数组的计算需要循环完成,大大加长了整体测试时常。
为解决上述问题,本实施例提供了一种基于双极性DAC的静态参数 INL测试方法,流程图如图3所示,包括以下步骤:
步骤S1:将待测双极性DAC连接至ATE;其中,待测双极性DAC 的最高位数字输入管脚不经反相器连接至ATE;
在该步骤中,通过执行以下过程将待测双极性DAC连接至ATE:
设计双极性DAC通用测试回路的测试适配器(无需反相器硬件);测试适配器用于实现待测双极性DAC与ATE之间的适配转接;并将从待测DAC引出的接线插接至测试适配器,并通过测试适配器与ATE的相应硬件资源连接。测试适配器设计参考待测双极性DAC的技术手册要求,一般情况下,需要将待测双极性DAC的数字输入管脚、逻辑输入管脚与机台的数字资源DCM相连接、模拟输出管脚、电源、地等管脚按照要求引出接线(PCB走线),这些接线需插接至测试适配器,并通过测试适配器与ATE的相应硬件资源连接。通过测试适配器转接,便于工程应用及模块化开发。其中,逻辑输入管脚作为正、负极性测试pattern的时序及逻辑控制管脚,通过测试适配器的相应管脚连接至ATE的数字资源DCM。数字输入管脚连接测试机台的数字通道资源。若双极性DAC 为电压输出型,则将其模拟输出管脚通过测试适配器的相应管脚与ATE 中的AWGD资源连接;若双极性DAC为电流输出型,则在设计测试适配器时,还需要将其模拟输出管脚串联采样电阻或按照根据测试回路要求进行外围电路设计。电源、地需要连入自动测试机台电源地回路。此外,对于一些硬件设置要求,诸如管脚短接至地或VCC等根据手册自行设计。对于测试所需的去耦、稳压、差分回路等要求设计相应电容、电感、等外围电路即可(外围电路的作用是稳定测试波形,稳定供电,使测试波形更加稳定,便于测量)。特别注意的是,对于数字输入管脚的连接,通常双极性DAC的硬件测试方法会在最高位数字输入管脚连接反相器后再可连接测试机台资源,但是本实施例中,由于ATE只向双极性 DAC的非最高位数字输入管脚发送数字输入阶梯波,最高位数字输入管脚只用作维持该极性测试对应的高低电平状态,同步采集结果与数字输入阶梯波相匹配,从而使得后续根据同步采集结果获取INL实测值的步骤也无需考虑最高位数字输入管脚的情况。所以,该最高位数字输入管脚直接连接测试机台资源即可,等同于单极性DAC测试连接方法。
将上述测试适配器安装至自动测试机台后,根据测试适配器和器件手册,确定自动测试机台中的硬件资源连接配置,在测试软件中进行相应管脚定义编程;对被测DAC各管脚在机台中完成详细定义,确定资源通道与被测器件管脚一一对应,实现自动测试机台与被测器件硬件的完整连接,如图4所示。其中AWGD、DCM、PVI为自动测试机台的模拟波形检测、数字及电源类资源。
步骤S2:对双极性DAC分别进行正、负极性的INL测试,包括: ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波,并控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,同时,在当前极性的INL测试过程中,对双极性DAC的模拟输出管脚输出的电压进行同步采集;
需要说明的是,在执行步骤S2之前,还可以增加模拟输出管脚的输出电压范围测试的步骤,以保证模拟输出管脚处于正常工作状态。若输出电压范围测试通过,然后再对双极性DAC分别进行正、负极性的INL 测试;若输出电压范围测试不通过,则静态参数INL测试不通过。模拟输出管脚的输出电压范围测试采用现有方式实现,本实施例通过在实际 INL测试之前增加模拟输出管脚的输出电压范围测试,用于验证模拟输出管脚是否处于正常工作状态,只有当模拟输出管脚处于正常工作状态,后续的INL测试过程才有意义,否则,由于模拟输出管脚本身处于非正常工作状态,因此,无需执行后续的INL测试过程,即可预见INL测试不通过。
优选地,数字输入阶梯波中每一阶梯唯一对应一个数字码值,所述数字码值从0单调递增到2n-1。同时,所述ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波时,0位为接收所述阶梯波的数字输入管脚最低位,n-2位为接收所述阶梯波的数字输入管脚最高位,其中,n为双极性DAC的位数。即,在双极性DAC分别进行正、负极性的INL 测试过程中,控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,其余数字输入管脚仍按照正常数字码值取值逻辑进行转换配置,通常数字输入管脚向量状态应为 0/1,即低/高电平。逻辑控制时序依据技术手册编制。需要注意的是,在本实施例中,最高位数字输入管脚仍要连接硬件资源,因为,如果不连接最高位数字输入管脚,模拟输出结果可能出现错误,同时,在其它参数测试时仍需要考核最高位数字输入管脚的状态。
在阶梯波中,一个阶梯可以重复一次,也可以重复N次,重复次数为阶梯宽度。一般情况下,重复次数越多,这一阶梯对应的模拟输出值就越精准,但也要综合考虑向量存储深度,理论上一个阶梯的重复次数不超过20次。
此外,本实施例中还需要进行其他通用配置,如电源上电时序、输入高低电平、时钟速率、转换模式等通用要求。此步骤为通用测试步骤,结合被测器件手册进行编程即可,编程语言为自动测试机台配套软件所用语言,一般为C++或者OTPL等。在本实施例中的正、负极性的INL 测试过程中,通过ATE的逻辑输入管脚控制所述正、负极性的INL测试中的同步采集频率不低于所述数字输入阶梯波中每一阶梯的转换频率。从而保证输入阶梯波所对应的每一数字码值的转换结果均能被对应采集到。正、负极性模拟输出采样结果的采样点数均等于数字码值的个数与每个数字码值的重复次数的乘积。
需要说明的是,本实施例对双极性DAC的正、负极性的INL测试的前后顺序不做限制。
步骤S3:根据正、负极性的INL测试的同步采集结果获取INL实测值;具体地,
步骤S31:分别依次计算正、负极性的INL测试的同步采集结果中每一数字码值对应的N个模拟输出采样点的电压平均值,按照采样顺序对电压平均值进行排序,分别得到正、负极性对应的采样数组data_num;
步骤S32:分别将正、负极性对应的采样数组data_num输入至DAC 的INL算法,获取正、负极性对应的静态参数INL;
其中,将正或负极性对应的采样数组输入至DAC的INL算法时,执行:
获取正或负极性对应的采样数组中相邻两个元素中后一元素与前一元素的差值与lsbv之间的偏差,并将该偏差与前一元素所对应的INL数值之和作为后一元素所对应的INL数值;其中,采样数组中第一个元素对应的INL数值为0;
将绝对值最大的INL数值作为当前极性所对应的静态参数INL;
其中,lsbv表示单位数字码值变化所对应的模拟量的理想变化值。
具体地,INL算法的执行过程可以描述成以下形式:
步骤S321:INL_DATA[1]=0,max_err=0;令i=2;
步骤S322: INL_DATA[i]=(data_num[i]-data_num[i-1])-lsbv+INL_DATA[i-1],
若fabs(INL_DATA[i])>fabs(max_err),
则max_err=INL_DATA[i],i=i+1;否则,i=i+1;
步骤S323:若i≤2n-1,则跳转至步骤S322;否则,INL=max_err。
步骤S33:将正、负极性对应的静态参数INL中的较大值作为INL 实测值。
步骤S4、若INL实测值在INL判据范围内,则待测双极性DAC的静态参数INL测试通过,否则,测试不通过。其中,INL判据范围基于待测双极性DAC的技术手册确定。
综上,本实施例提出了一种基于双极性DAC中静态参数INL的快速测试方法,对以往测试方法进行了改进。在双极性DAC的正、负极性的 INL测试过程中,ATE只向非最高位数字输入管脚发送阶梯波,而控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,然后,通过处理同步采集的电压获取INL实测值,并根据INL实测值判断测试过程是否通过。该过程无需复杂的硬件结构,且软件编程较为简单,能够有效减少了试过程中的计算量,快速得到测试结果。通过本发明中的方案,可以快速、准确地对双极性DAC 的静态参数INL指标进行测试。
本领域技术人员可以理解,实现上述实施例方法的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于计算机可读存储介质中。其中,所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于双极性DAC的静态参数INL测试方法,其特征在于,包括:
将待测双极性DAC连接至ATE;其中,待测双极性DAC的最高位数字输入管脚不经反相器连接至ATE;
对双极性DAC分别进行正、负极性的INL测试,包括:ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波,并控制最高位数字输入管脚在正极性测试过程中保持低输入电平、在负极性测试过程中保持高输入电平,同时,在当前极性的INL测试过程中,对双极性DAC的模拟输出管脚输出的电压进行同步采集;
根据正、负极性的INL测试的同步采集结果获取INL实测值;
若INL实测值在INL判据范围内,则待测双极性DAC的静态参数INL测试通过,否则,测试不通过。
2.根据权利要求1所述的基于双极性DAC的静态参数INL测试方法,其特征在于,所述数字输入阶梯波中的每一阶梯唯一对应一个数字码值,所述数字码值从0单调递增到2n-1,n为双极性DAC的位数。
3.根据权利要求2所述的基于双极性DAC的静态参数INL测试方法,其特征在于,所述ATE向双极性DAC的非最高位数字输入管脚发送数字输入阶梯波时,0位为接收所述阶梯波的数字输入管脚最低位,n-2位为接收所述阶梯波的数字输入管脚最高位。
4.根据权利要求3所述的基于双极性DAC的静态参数INL测试方法,其特征在于,在所述阶梯波中每一阶梯重复N次。
5.根据权利要求4所述的基于双极性DAC的静态参数INL测试方法,其特征在于,通过ATE的逻辑输入管脚控制所述正、负极性的INL测试中的同步采集频率不低于所述数字输入阶梯波中每一阶梯的转换频率。
6.根据权利要求3-5中任一项所述的基于双极性DAC的静态参数INL测试方法,其特征在于,通过ATE的AWGD管脚分别对正、负极性的INL测试过程中双极性DAC的模拟输出管脚输出的电压进行同步采集。
7.根据权利要求3-5中任一项所述的基于双极性DAC的静态参数INL测试方法,其特征在于,
正、负极性的INL测试的同步采集的采样点数均不低于数字码值的个数与每个数字码值的重复次数的乘积。
8.根据权利要求7所述的基于双极性DAC的静态参数INL测试方法,其特征在于,所述根据正、负极性的INL测试的同步采集结果获取INL实测值,包括:
分别依次计算正、负极性的INL测试的同步采集结果中每一数字码值对应的N个模拟输出采样点的电压平均值,按照采样顺序对电压平均值进行排序,分别得到正、负极性对应的采样数组;
分别将正、负极性对应的采样数组输入至DAC的INL算法,获取正、负极性对应的静态参数INL;
将正、负极性对应的静态参数INL中的较大值作为INL实测值。
9.根据权利要求8所述的基于双极性DAC的静态参数INL测试方法,其特征在于,将正或负极性对应的采样数组输入至DAC的INL算法时,执行:
获取正或负极性对应的采样数组中相邻两个元素中后一元素与前一元素的差值与lsbv之间的偏差,并将该偏差与前一元素所对应的INL数值之和作为后一元素所对应的INL数值;其中,采样数组中第一个元素对应的INL数值为0;
将绝对值最大的INL数值作为当前极性所对应的静态参数INL;
其中,lsbv表示单位数字码值变化所对应的模拟量的理想变化值。
10.根据权利要求1所述的基于双极性DAC的静态参数INL测试方法,其特征在于,
将待测双极性DAC连接至ATE后,ATE先对待测双极性DAC的模拟输出管脚进行输出电压范围测试,
若输出电压范围测试通过,然后再对双极性DAC分别进行正、负极性的INL测试;若输出电压范围测试不通过,则静态参数INL测试不通过。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111137047.9A CN115882855A (zh) | 2021-09-27 | 2021-09-27 | 一种基于双极性dac的静态参数inl测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111137047.9A CN115882855A (zh) | 2021-09-27 | 2021-09-27 | 一种基于双极性dac的静态参数inl测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115882855A true CN115882855A (zh) | 2023-03-31 |
Family
ID=85763017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111137047.9A Pending CN115882855A (zh) | 2021-09-27 | 2021-09-27 | 一种基于双极性dac的静态参数inl测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115882855A (zh) |
-
2021
- 2021-09-27 CN CN202111137047.9A patent/CN115882855A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509997B (zh) | 資料轉換電路及其方法 | |
US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
US8378865B2 (en) | Method of testing digital-to-analog and analog-to-digital converters | |
Arabi et al. | Efficient and accurate testing of analog-to-digital converters using oscillation-test method | |
US7154422B2 (en) | Scheme and method for testing Analog-to-Digital converters | |
US6441600B1 (en) | Apparatus for measuring the duty cycle of a high speed clocking signal | |
US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
JPWO2007122950A1 (ja) | 半導体装置、半導体試験装置、及び半導体装置の試験方法 | |
Alegria et al. | Performance analysis of an ADC histogram test using small triangular waves | |
Tewksbury et al. | Terminology related to the performance of S/H, A/D, and D/A circuits | |
US6549150B1 (en) | Integrated test structure and method for verification of microelectronic devices | |
CN115882855A (zh) | 一种基于双极性dac的静态参数inl测试方法 | |
JP2013172296A (ja) | 逐次比較型adc及び逐次比較型adcのテスト方法 | |
CN115882856A (zh) | 一种双极性dac中静态参数dnl的快速测试方法 | |
Wen | A BIST scheme for testing analog-to-digital converters with digital response analyses | |
CN115865086A (zh) | 一种基于ate的双极性adc静态参数dnl快速测试方法 | |
CN115882857A (zh) | 一种基于ate的双极性adc静态参数inl快速测试方法 | |
US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
Song et al. | A method for rapidly measuring the static parameter of a digital-to-analog converter | |
JP2013131838A (ja) | D/aコンバータシステムおよびそれを用いた試験装置 | |
KR100340057B1 (ko) | 아날로그-디지털변환기의시험방법 | |
Rabakavi et al. | Implementation and analysis of DAC’s static and functional testing with multi-frequency | |
JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
Wei et al. | ADC Static Test System Based on LabVIEW Platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |