CN115863291A - 半导体设备及其封装方法 - Google Patents
半导体设备及其封装方法 Download PDFInfo
- Publication number
- CN115863291A CN115863291A CN202111114549.XA CN202111114549A CN115863291A CN 115863291 A CN115863291 A CN 115863291A CN 202111114549 A CN202111114549 A CN 202111114549A CN 115863291 A CN115863291 A CN 115863291A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- ith
- dielectric layer
- cover plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开提供一种半导体设备及其封装方法。半导体设备包括:芯片,包括相对设置的衬底和盖板,以及设置在由衬底和盖板围成的腔室内的芯片电路,在衬底的靠近盖板的一侧设有芯片焊垫;封装基板,包括相对设置的连接焊盘和第一介质层,其中:连接焊盘,设置在衬底的靠近盖板的一侧,并与芯片焊垫电连接,其中连接焊盘在衬底上的投影与盖板在衬底上的投影不重叠;第一介质层,设置在连接焊盘的远离芯片的一侧,第一介质层中设有穿过第一介质层且与连接焊盘电连接的导电通孔。本公开能有效提高半导体设备的电气连接性。
Description
技术领域
本公开涉及半导体领域,特别涉及一种半导体设备及其封装方法。
背景技术
目前,诸如传感器芯片、声学芯片、光学芯片的裸芯片,需要借助盖板以保护其核心电路不受外界干扰,即裸芯片具有凸起盖板结构。如图1所示,裸芯片100包括相对设置的衬底101和盖板103,芯片电路设置在衬底101和盖板103之间的腔室中,衬底101上还设有与芯片电路电连接的芯片焊垫102。
发明内容
发明人通过研究发现,在现有的封装技术中,通过钢网印刷的方式在基板的金属焊盘上设置导电胶,然后再将芯片贴装到基板上。由于裸芯片具有凸起盖板结构,因此为了将裸芯片进行封装,设置在芯片焊垫上的导电胶的厚度需要大于预设门限。在导电胶的厚度较大的情况下,按照当前的工艺水平,芯片焊垫与连接焊盘之间可能会发生无法有效实现电气连接的问题。
为此,本公开提供一种能有效提高半导体设备的电气连接性的方案。
根据本公开实施例的第一方面,提供一种半导体设备,包括:芯片,包括相对设置的衬底和盖板,以及设置在由所述衬底和所述盖板围成的腔室内的芯片电路,在所述衬底的靠近所述盖板的一侧设有芯片焊垫;封装基板,包括相对设置的连接焊盘和第一介质层,其中:连接焊盘,设置在所述衬底的靠近所述盖板的一侧,并与所述芯片焊垫电连接,其中所述连接焊盘在所述衬底上的投影与所述盖板在所述衬底上的投影不重叠;第一介质层,设置在所述连接焊盘的远离所述芯片的一侧,所述第一介质层中设有穿过所述第一介质层且与所述连接焊盘电连接的导电通孔。
在一些实施例中,所述连接焊盘的靠近所述芯片的一侧与所述衬底之间的第一距离小于所述盖板的远离所述芯片的一侧与所述衬底之间的第二距离。
在一些实施例中,所述第一距离小于预设门限。
在一些实施例中,所述预设门限为60μm。
在一些实施例中,封装基板还包括N个电连接层和N个介质层,N为正整数,其中,第i电连接层,设置在第i-1介质层的远离所述芯片的一侧,所述第i电连接层中设有穿过所述第i电连接层、且与所述第i-1介质层的导电通孔电连接的导电走线,1<i≤N+1;第i介质层,设置在所述第i电连接层的远离所述芯片的一侧,所述第i介质层中设有穿过所述第i介质层、且与所述第i电连接层中的导电走线电连接的导电通孔。
在一些实施例中,所述导电通孔为实心结构或空心结构。
根据本公开实施例的第二方面,提供一种半导体设备的封装方法,包括:提供封装基板,所述封装基板包括连接焊盘和第一介质层,所述第一介质层中设有穿过所述第一介质层且与所述连接焊盘电连接的导电通孔,在所述连接焊盘上设置导电胶;将芯片设置在所述封装基板上,其中所述芯片包括相对设置的衬底和盖板,以及设置在由所述衬底和所述盖板围成的腔室内的芯片电路,在所述衬底的靠近所述盖板的一侧设有芯片焊垫,所述芯片焊垫通过所述导电胶与所述连接焊盘电连接,所述连接焊盘在所述衬底上的投影与所述盖板在所述衬底上的投影不重叠。
在一些实施例中,所述连接焊盘的靠近所述芯片的一侧与所述衬底之间的第一距离小于所述盖板的远离所述芯片的一侧与所述衬底之间的第二距离。
在一些实施例中,所述第一距离小于预设门限。
在一些实施例中,所述预设门限为60μm。
在一些实施例中,所述封装基板还包括N个电连接层和N个介质层,N为正整数,其中,将第i电连接层设置在第i-1介质层的远离所述芯片的一侧,所述第i电连接层中设有穿过所述第i电连接层、且与所述第i-1介质层的导电通孔电连接的导电走线,1<i≤N+1;将第i介质层设置在所述第i电连接层的远离所述芯片的一侧,所述第i介质层中设有穿过所述第i介质层、且与所述第i电连接层中的导电走线电连接的导电通孔。
在一些实施例中,所述导电通孔为实心结构或空心结构。
通过以下参照附图对本公开的示例性实施例的详细描述,本公开的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一个实施例的裸芯片的结构示意图;
图2为本公开一个实施例的半导体设备的结构示意图;
图3为本公开另一个实施例的半导体设备的结构示意图;
图4为本公开又一个实施例的半导体设备的结构示意图;
图5为本公开一个实施例的半导体设备封装方法的流程示意图;
图6A-图6C为本公开一些实施例的半导体设备封装方法的流程示意图。
具体实施方式
下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本公开及其应用或使用的任何限制。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
如图2所示,在半导体设备200中,芯片焊垫102和连接焊盘104之间通过导电胶111电连接,连接焊盘104与介质层105中的导电通孔106电连接。由于盖板103的存在,因此需要在进行钢网印刷工序时,导电胶111的高度都会超过预设门限。例如,若盖板103的厚度为30μm,考虑到工艺容差等因素,导电胶的高度需要达到60μm,这会导致在后续的贴装工序中发生芯片焊垫102和连接焊盘104无法实现有效电气连接的问题。
此外,按照目前的工艺水平,无法采用普通钢网实现导电胶的高一致性、且高度达到60μm级别的钢网印刷,需要采用价格高昂、工艺更加复杂的特殊钢网(例如电铸钢网),从而导致半导体设备的成本高昂且生产周期较长。
为了解决上述问题,本公开提出以下方案。
图3为本公开另一个实施例的半导体设备的结构示意图。如图3所示,在半导体设备300中包括芯片和封装基板。
芯片包括相对设置的衬底101和盖板103,以及设置在由衬底101和盖板103围成的腔室内的芯片电路。在衬底101的靠近盖板103的一侧设有芯片焊垫102。
封装基板包括相对设置的连接焊盘104和第一介质层105。连接焊盘104设置在衬底101的靠近盖板103的一侧,并通过导电胶111与芯片焊垫102电连接。由此,通过利用芯片和连接焊盘104在半导体结构中形成凹槽结构112,其中连接焊盘104在衬底101上的投影与盖板103在衬底101上的投影不重叠。
在一些实施例中,连接焊盘104的靠近芯片的一侧与衬底101之间的第一距离小于盖板103的远离芯片的一侧与衬底101之间的第二距离。
在一些实施例中,第一距离小于预设门限。例如,预设门限为60μm。
例如,连接焊盘104的靠近芯片的一侧与衬底101之间的第一距离小于20μm。
这里需要说明的是,如图3所示,由于能够将盖板103放置到凹槽结构112中,因此可有效减小连接焊盘104和芯片焊垫102之间的距离,从而减小了导电胶111的高度。
例如,盖板103的厚度约为30μm,由于将盖板103放置到凹槽结构112中,因此可将连接焊盘104和芯片焊垫102之间的距离控制在20μm以内。这是采用目前的普通钢网印刷工艺能够容易实现的。同时连接焊盘104和芯片焊垫102之间的距离较小,能够通过导电胶111有效实现连接焊盘104和芯片焊垫102的电连接。
在一些实施例中,导电胶111为导电银胶、锡膏、铜胶或其它能够使连接焊盘104和芯片焊垫102电连接的胶。
第一介质层105设置在连接焊盘104的远离芯片的一侧,第一介质层105中设有穿过第一介质层105、且与连接焊盘104电连接的导电通孔106。
在本公开上述实施例提供的半导体设备中,由于连接焊盘104在衬底101上的投影与盖板103在衬底101上的投影不重叠,从而能够将盖板103放置到相应的凹槽结构112中,因此可有效减小连接焊盘104和芯片焊垫102之间的距离,从而减小了导电胶111的高度,有效提升了连接焊盘104和芯片焊垫102之间的电气连接性,从而提高最终的贴装良率。
在一些实施例中,封装基板除包括如图3中所示的连接焊盘104和第一介质层105之外,封装基板还包括更多的电连接层和介质层。
例如,封装基板除包括连接焊盘104(可称为第一电连接层)和第一介质层105之外,还包括N个电连接层和N个介质层,N为正整数。
第i电连接层设置在第i-1介质层的远离芯片的一侧,第i电连接层中设有穿过第i电连接层、且与第i-1介质层的导电通孔电连接的导电走线。1<i≤N+1。第i介质层设置在第i电连接层的远离芯片的一侧,第i介质层中设有穿过第i介质层、且与第i电连接层中的导电走线电连接的导电通孔。
图4为本公开又一个实施例的半导体设备的结构示意图。图4和图3的不同之处在于,在图3所示实施例中,封装基板包括连接焊盘104和第一介质层105。在图4所示实施例中,封装基板除包括连接焊盘104(可称为第一电连接层)和第一介质层105之外,还包括第二电连接层107和第二介质层109。
第二电连接层107中的导电走线108和第一介质层105中的导电通孔106电连接。第二介质层109中的导电通孔110和第二电连接层107中的导电走线108电连接。
在一些实施例中,导电通孔为实心结构或空心结构。例如,导电通孔的材料可以包括金、银、铜、铁、铝、镍、钯、锡等。
图5为本公开一个实施例的半导体设备封装方法的流程示意图。
在步骤501,提供封装基板,封装基板包括连接焊盘和第一介质层,第一介质层中设有穿过第一介质层且与连接焊盘电连接的导电通孔。
在一些实施例中,封装基板还包括N个电连接层和N个介质层,N为正整数,其中将第i电连接层设置在第i-1介质层的远离芯片的一侧,第i电连接层中设有穿过第i电连接层、且与第i-1介质层的导电通孔电连接的导电走线,1<i≤N+1。将第i介质层设置在第i电连接层的远离芯片的一侧,第i介质层中设有穿过第i介质层、且与第i电连接层中的导电走线电连接的导电通孔。
在一些实施例中,导电通孔为实心结构或空心结构。
在步骤502,在封装基板的连接焊盘上设置导电胶。
在步骤503,将芯片设置在封装基板上,其中芯片包括相对设置的衬底和盖板,以及设置在由衬底和盖板围成的腔室内的芯片电路,在衬底的靠近盖板的一侧设有芯片焊垫,芯片焊垫通过导电胶与连接焊盘电连接,连接焊盘在衬底上的投影与盖板在衬底上的投影不重叠。
在步骤504,执行烘烤固化、模压等后续封装制程。
在一些实施例中,连接焊盘的靠近芯片的一侧与衬底之间的第一距离小于盖板的远离芯片的一侧与衬底之间的第二距离。
在一些实施例中,第一距离小于预设门限。例如,预设门限为60μm。
下面通过一个具体示例对本公开的半导体设备封装方法进行说明。
如图6A所示,首先提供封装基板。封装基板包括连接焊盘604和第一介质层601、第一电连接层602和第二介质层603。第一介质层601中的导电通孔611与封装基板的连接焊盘604电连接。第一电连接层602中的导线走线612与第一介质层601中的导电通孔611电连接。第二介质层603中的导电通孔613与第一电连接层602中的导线走线612电连接。
接下来,如图6B所示,在封装基板的连接焊盘604上设置导电胶605。
接下来,如图6C所示,将芯片设置在封装基板上。芯片包括相对设置的衬底621和盖板623,以及设置在由衬底621和盖板623围成的腔室内的芯片电路,在衬底621的靠近盖板623的一侧设有芯片焊垫622,芯片焊垫622通过导电胶605与连接焊盘604电连接,连接焊盘604在衬底621上的投影与盖板623在衬底621上的投影不重叠。
之后,通过执行烘烤固化、模压等后续封装制程,以完成半导体设备的封装。
本公开的描述是为了示例和描述起见而给出的,而并不是无遗漏的或者将本公开限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本公开的原理和实际应用,并且使本领域的普通技术人员能够理解本公开从而设计适于特定用途的带有各种修改的各种实施例。
Claims (12)
1.一种半导体设备,包括:
芯片,包括相对设置的衬底和盖板,以及设置在由所述衬底和所述盖板围成的腔室内的芯片电路,在所述衬底的靠近所述盖板的一侧设有芯片焊垫;
封装基板,包括相对设置的连接焊盘和第一介质层,其中:
所述连接焊盘,设置在所述衬底的靠近所述盖板的一侧,并与所述芯片焊垫电连接,其中所述连接焊盘在所述衬底上的投影与所述盖板在所述衬底上的投影不重叠;
所述第一介质层,设置在所述连接焊盘的远离所述芯片的一侧,所述第一介质层中设有穿过所述第一介质层且与所述连接焊盘电连接的导电通孔。
2.根据权利要求1所述的半导体设备,其中:
所述连接焊盘的靠近所述芯片的一侧与所述衬底之间的第一距离小于所述盖板的远离所述芯片的一侧与所述衬底之间的第二距离。
3.根据权利要求2所述的半导体设备,其中:
所述第一距离小于预设门限。
4.根据权利要求3所述的半导体设备,其中:
所述预设门限为60μm。
5.根据权利要求1-4中任一项所述的半导体设备,其中:
所述封装基板,还包括N个电连接层和N个介质层,N为正整数,其中,
第i电连接层,设置在第i-1介质层的远离所述芯片的一侧,所述第i电连接层中设有穿过所述第i电连接层、且与所述第i-1介质层的导电通孔电连接的导电走线,1<i≤N+1;
第i介质层,设置在所述第i电连接层的远离所述芯片的一侧,所述第i介质层中设有穿过所述第i介质层、且与所述第i电连接层中的导电走线电连接的导电通孔。
6.根据权利要求5所述的半导体设备,其中:
所述导电通孔为实心结构或空心结构。
7.一种半导体设备的封装方法,包括:
提供封装基板,所述封装基板包括连接焊盘和第一介质层,所述第一介质层中设有穿过所述第一介质层且与所述连接焊盘电连接的导电通孔;
在所述连接焊盘上设置导电胶;
将芯片设置在所述封装基板上,其中所述芯片包括相对设置的衬底和盖板,以及设置在由所述衬底和所述盖板围成的腔室内的芯片电路,在所述衬底的靠近所述盖板的一侧设有芯片焊垫,所述芯片焊垫通过所述导电胶与所述连接焊盘电连接,所述连接焊盘在所述衬底上的投影与所述盖板在所述衬底上的投影不重叠。
8.根据权利要求7所述的方法,其中:
所述连接焊盘的靠近所述芯片的一侧与所述衬底之间的第一距离小于所述盖板的远离所述芯片的一侧与所述衬底之间的第二距离。
9.根据权利要求8所述的方法,其中:
所述第一距离小于预设门限。
10.根据权利要求9所述的方法,其中:
所述预设门限为60μm。
11.根据权利要求7-10中任一项所述的方法,其中,所述封装基板还包括N个电连接层和N个介质层,N为正整数,其中,
将第i电连接层设置在第i-1介质层的远离所述芯片的一侧,所述第i电连接层中设有穿过所述第i电连接层、且与所述第i-1介质层的导电通孔电连接的导电走线,1<i≤N+1;
将第i介质层设置在所述第i电连接层的远离所述芯片的一侧,所述第i介质层中设有穿过所述第i介质层、且与所述第i电连接层中的导电走线电连接的导电通孔。
12.根据权利要求11所述的方法,其中:
所述导电通孔为实心结构或空心结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111114549.XA CN115863291A (zh) | 2021-09-23 | 2021-09-23 | 半导体设备及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111114549.XA CN115863291A (zh) | 2021-09-23 | 2021-09-23 | 半导体设备及其封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863291A true CN115863291A (zh) | 2023-03-28 |
Family
ID=85652259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111114549.XA Pending CN115863291A (zh) | 2021-09-23 | 2021-09-23 | 半导体设备及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115863291A (zh) |
-
2021
- 2021-09-23 CN CN202111114549.XA patent/CN115863291A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2538471A (en) | Inductor device, inductor array, multilayer substrate and method of manufacturing inductor device | |
JP2015133487A (ja) | 小型smdダイオードパッケージおよびその製造プロセス | |
US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
KR20110052880A (ko) | 플립 칩 패키지 및 그의 제조 방법 | |
JP2010027996A (ja) | 高周波モジュール及びその製造方法 | |
JP2007201175A (ja) | 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法 | |
US9474162B2 (en) | Circuit substrate and method of manufacturing same | |
US20010016436A1 (en) | Contact-making device, in particular for making contact between electrical components and lead frames, and process for its production | |
US20070254407A1 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
CN107845610B (zh) | 基板结构及其制作方法 | |
CN106356351B (zh) | 基板结构及其制作方法 | |
US8878346B2 (en) | Molded SiP package with reinforced solder columns | |
CN115863291A (zh) | 半导体设备及其封装方法 | |
US10050187B1 (en) | Light-emitting device and manufacturing method of light-emitting device | |
JPH10135366A (ja) | Bga半導体パッケージの外部端子の製造方法 | |
CN108242434B (zh) | 基板结构及其制造方法 | |
CN107978575A (zh) | 封装结构及其制作方法 | |
JP2007109938A (ja) | 半導体装置 | |
TWI657552B (zh) | 晶片封裝以及複合型系統板 | |
JP6195695B2 (ja) | 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法 | |
KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
JP2004273788A (ja) | 電子装置の製造方法 | |
JP2002118132A (ja) | 電子部品の実装方法 | |
CN116314099A (zh) | 方形扁平无引脚封装结构、制备方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |