CN115843150B - 一种加密电路板制作方法 - Google Patents
一种加密电路板制作方法 Download PDFInfo
- Publication number
- CN115843150B CN115843150B CN202211168456.XA CN202211168456A CN115843150B CN 115843150 B CN115843150 B CN 115843150B CN 202211168456 A CN202211168456 A CN 202211168456A CN 115843150 B CN115843150 B CN 115843150B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- plug
- layer
- circuit
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011159 matrix material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 230000036961 partial effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 138
- 239000010408 film Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 229920006231 aramid fiber Polymers 0.000 claims description 5
- 239000013039 cover film Substances 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000003801 milling Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 8
- 238000004458 analytical method Methods 0.000 abstract description 6
- 230000002441 reversible effect Effects 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000005336 cracking Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 6
- 230000000007 visual effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000012787 coverlay film Substances 0.000 description 1
- 238000007723 die pressing method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
本发明公开了一种加密电路板制作方法,包括插件孔、金手指,设计及制作步骤为,对所述电路板进行增层,设计多个所述插件孔,及干扰插件孔;在插件孔之外的空白区域设置盲孔矩阵,线路经过所述盲孔矩阵区域进行线路布线,形成线路图形,部分段线路图形通过所述盲孔跨越不同层连接;加工电路板,进行棕黑化加工,并进行保护膜层加工,形成所述加密电路板;通过对电路板进行增层设计、盲孔矩阵设计、干扰插件孔设计、干扰线设计,并进行多种类型的配合应用设计,起到在横向平面与纵向层间均具备迷惑性质的加密设计,能够效防止通过机械、光学、电路检测、甚至X‑ray照射等方式对电路板进行逆向分析、拆解的破解过程。
Description
技术领域
本发明涉及电路板设计及加工领域,尤其涉及一种加密电路板制作方法。
背景技术
在某些需要具备保密特性的电子模块领域,一般需要使用到加密电子模块,而对于电路板本身的加密性能的要求也越来越高。
另外,随着人们对知识产权的保护意识越来越强,以及对产品的加密意识越来越强,防抄板(抄板,通常是指将电路板通过拆解等逆向工程,提取其中的布图设计等内容)的要求也越来越高。
因此,电路板设计及加工领域出现了一类加密型电路板产品。
目前,一般常见的加密型电路板,会通过将线路的走线设计的较为复杂,弯折较多,环绕较多等线路图形,并在线路附近设计复杂走线的假性线路,来提高人眼视觉上的或光学仪器检测的视觉下的线路复杂程度,从而起到一定的保密作用。
但目前对电路板的逆向分析、拆解的技术越来越多,常见的方式包括直接逐层拆解+光学扫描仪扫描图形,打磨拆解+光学扫描,电路检测机检测电路导通性并进行电路板简化提取,甚至通过X-ray机器进行透视性逐层扫描拆解等等,而通过增加电路板的走线复杂程度的方式增加电路板加密性能的做法,难以逃脱以上技术的逆向分析、拆解过程,例如,可直接通过电路检测机对电路连接位置的点进行导通检测,再简化线路分布图形,可实现电路图形的简化拆解。
基于以上问题,需要提供一种能够有效杜绝通过机械的、光学的、电子检测的、甚至X-ray照射的对电路板进行逆向分析、拆解的电路板加密设计技术及制作方法。
发明内容
本发明旨在解决现有技术的通过机械的、光学的、电路检测的、甚至X-ray照射的对电路板进行逆向分析、拆解的破解过程问题,提出了一种加密电路板制作方法,所述电路板包括插件孔、金手指;其特征在于,所述制作方法包括以下步骤:
S10:设计电路板加工结构及布线图形,对所述电路板进行增层,形成增层电路板。
S20:在所述增层电路板上设计多个所述插件孔,所述插件孔包括干扰插件孔,所述干扰插件孔的孔结构与所述插件孔一致,并无差别的分布于多个所述插件孔之间;形成插件孔电路板。
S30:向所述插件孔电路板上设置盲孔矩阵,所述盲孔矩阵设置于所述插件孔之外的空白区域,所述盲孔矩阵分布有若干盲孔,若干所述盲孔连接所述插件孔电路板的不同层,形成盲孔矩阵电路板。
S40:对所述盲孔矩阵电路板进行线路布线,形成线路图形,所述线路图形的各独立线路经过所述盲孔矩阵区域;所述线路图形的各独立线路的一端连接所述插件孔,另一端连接所述金手指,部分所述线路图形的各个独立线路相互交叉分布;所述线路图形的部分段通过所述盲孔跨越所述盲孔矩阵电路板的不同层形成纵向布线连接;所述线路图形还包括干扰线,所述干扰线经过所述盲孔矩阵区域,部分所述干扰线与所述线路图形连接,形成所述线路图形的分支线路;所述干扰线的部分段通过所述盲孔跨越所述盲孔矩阵电路板的不同层形成纵向布线连接;部分所述干扰线一端连接所述金手指;形成线路图形电路板。
S50:加工电路板,对所述线路图形电路板进行整体制作加工,形成电路板裸板。
S60:对所述电路板裸板进行棕黑化加工,并进行保护膜层加工,形成所述加密电路板。
可选地,所述增层为向所述电路板的原结构的上、下两面,各增加大于等于1层的线路层。
可选地,部分所述干扰线的一端连接所述干扰插件孔,另一端连接所述线路图形,且另一端与所述线路图形交汇并共同连接至所述金手指。
可选地,单个所述插件孔连接大于等于2条所述线路图形的独立线路。
可选地,单一所述线路图形的独立线路与其他所述线路图形的交差点大于等于2个,单一所述线路图形的独立线路经过所述盲孔矩阵区域并跨越不同层的线路连接段大于等于2个。
可选地,所述插件孔包括孔环,所述孔环的单边的一部分被所述保护膜层覆盖。
可选地,所述对所述线路图形电路板进行整体制作加工还包括:
S510:将所述线路图形电路板的内层介质层分为上层、中层、下层三层,并对应按照所述盲孔矩阵的区域外形,对所述中层进行铣通槽加工,形成多个通槽,多个所述通槽成带状;部分所述通槽按照相同走向分布于所述盲孔之间的区域。
S520:对所述通槽填塞纸基板或芳纶纤维布或离型材料。
S530:对所述上层及所述中层及所述下层依次叠排,并进行压合,形成整体的电路板内层介质层。
可选地,所述图形电路板的不同所述内层介质层的所述通槽,呈层间互补交替分布。
可选地,所述保护膜层为阻焊层,所述阻焊层为黑色。
可选地,所述保护膜层为覆盖膜层,所述覆盖膜层为黑色。
本发明通过对电路板进行增层设计,在层数上起到迷惑的作用,同时能够为后续做盲孔提供层数基础,通过设计盲孔矩阵,能够为加密线路的复杂设计,提供跨层的加密设计,以及干扰式的跨层加密设计,通过在同一平面层,或跨层间设计复杂线路图形,并增设干扰孔、干扰线的设计,能够起到在横向平面与纵向层间均具备迷惑性质的加密设计,并可选择的对线路进行棕黑化处理,结合表层黑色保护膜层的加工应用,减少或消除了电路板的外观上的线路颜色与基材颜色的色差,有效防止了在视觉上或机器视觉上对电路板的分析、拆解,并可选择的在盲孔矩阵区域的绝缘介质层内设计易剥离的纸基板或芳纶纤维布或离型材料的区域,能够有效防止电路板通过机械打磨等方式进行的拆解;本发明的各项加密方式之间可结合使用,能够有效实现立体是的加密电路板的设计及制作方法,有效防止了通过机械的、光学的、电路检测的、甚至X-ray照射对电路板进行逆向分析、拆解的破解过程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为现有技术的一般插件孔电路板平面结构示意图;
图2为对图1采用现有技术的设置加密线的加密电路板平面结构示意图;
图3为本发明实施例的设计及加工过程的流程图;
图4为本发明实施例的增层电路板截面结构示意图;
图5为本发明实施例的分布插件孔及盲孔矩阵形成盲孔矩阵电路板的平面结构示意图;
图6为本发明实施例的线路布线形成线路图形电路板的平面结构示意图;
图7为本发明实施例的部分插件孔与干扰插件孔的线路图形连接关系示意图;
图8为本发明实施例的不同情形的盲孔纵向走线的电路板截面结构示意图;
图9为本发明实施例的孔环与保护层结构关系示意图;
图10为本发明实施例的通槽分布的平面结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10X | 现有技术插件孔电路板 | 230 | 盲孔矩阵 |
110X | 现有技术电路板本体 | 2310 | 盲孔 |
120X | 现有技术插件孔 | 300 | 线路图形电路板 |
130X | 现有技术导线 | 240 | 线路图形 |
140X | 现有技术金手指 | 240D | 导通线 |
20X | 现有技术加密电路板 | 240G | 干扰线 |
100 | 增层电路板 | 220① | 第一插件孔 |
110 | 第一保护膜层 | 220② | 第二插件孔 |
120 | 第一增层线路层 | 220③ | 第三插件孔 |
130 | 第一绝缘介质层 | 220④ | 第四插件孔 |
140 | 原有线路层 | 220⑤ | 第五插件孔 |
150 | 第二绝缘介质层 | 220⑥ | 第六插件孔 |
160 | 第二增层线路层 | 250 | 金手指 |
170 | 第二保护膜层 | 310 | 孔环 |
200 | 盲孔矩阵电路板 | 3110 | 孔环边缘 |
210 | 电路板本体 | 320 | 保护膜层 |
220 | 插件孔 | 410 | 通槽 |
220G | 干扰插件孔 | / | / |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参阅图1,图1为现有技术的一般插件孔电路板平面结构示意图。
现有技术中,需要制作能够插接元器件的现有技术插件孔电路板10X,并具备现有技术金手指140X的插头电路的插拔型电路板在现有技术电路板本体110X上制作现有技术插件孔120X及现有技术导线130X及现有技术金手指140X,形成普通设计,可理解为直接从插件孔走线至金手指,形成电路连接。
请参阅图2,图2为对图1采用现有技术的设置加密线的加密电路板平面结构示意图。
图2中的现有技术加密电路板20X,为通过将线路的走线设计的较为复杂,弯折较多,环绕较多等线路图形,并在线路附近设计复杂走线的假性线路,来提高人眼视觉上的或光学仪器检测的视觉下的线路复杂程度,从而起到一定的保密作用。
请参阅图3,图3为本发明实施例的设计及加工过程的流程图;本发明实施例的设计及制作过程,即按照图3的过程进行。
请参阅图4,图4为本发明实施例的增层电路板截面结构示意图;图4呈现了图3中S10步骤的结构示意图,即:
S10:设计电路板加工结构及布线图形,对所述电路板进行增层,形成增层电路板100;在本实施例中,所述增层为向所述电路板的原结构的上、下两面,各增加大于等于1层的线路层。
如图4所示,原有设计为只有原有线路层140及上、下两层保护膜层,而本实施例,在原有设计基础上,增设了第一增层线路层120和第二增层线路层160,并相应增设了第一绝缘介质层130和第二绝缘介质层150,并设定了第一保护膜层110第二保护膜层170,形成增层电路板100;增设第一增层线路层120和第二增层线路层160层,能够起到在层数和层次上的加密迷惑作用,并能够为后续制作盲孔矩阵以及跨层间的图形线路做多层数准备。
当然,增层也可以是在一面增加1层或≥2层的多层,也可以是在上、下两面增加≥2层的多层,以此来形成后续盲孔的多层分布,及多层应用。
请参阅图5,图5为本发明实施例的分布插件孔及盲孔矩阵形成盲孔矩阵电路板的平面结构示意图;图5呈现了图3中S20步骤至S30步骤的结构示意图,即:
S20:在所述增层电路板100上设计多个所述插件孔220,所述插件孔220包括干扰插件孔220G,所述干扰插件孔220G的孔结构与所述插件孔220一致,并无差别的分布于多个所述插件孔200之间;形成插件孔电路板。
S30:向所述插件孔电路板上设置盲孔矩阵230,所述盲孔矩阵230设置于所述插件孔220之外的空白区域,所述盲孔矩阵230分布有若干盲孔2310,若干所述盲孔2310连接所述插件孔电路板的不同层,形成盲孔矩阵电路板200。
如图5所示,原本设计资料,为4个插件孔220,而在本实施例中,增设了两个干扰插件孔220G,干扰插件孔220G与插件孔220的形状一直,并与插件孔220均匀分布在电路板上,形成在外观视觉上无差别的分布形态;干扰插件孔220G一方面起到视觉上的加密迷惑作用,另一方面,在后续制作线路图形时,其能够连接干扰线240G,形成在外观上的进一步加密迷惑,并能够形成在结构上的加密迷惑,形成假性的导通功能,从而能够防止通过逆向电测试分析电路板导通线路布图的情况,有效增强了电路板的加密性。
增加设计的盲孔矩阵230为在插件孔220之外的空白区域,按照一定的间隙、一定的盲孔尺寸,规则性的制作盲孔;需要说明的是,盲孔矩阵230制作的盲孔2310,实际为线路图形240的一部分,用于贯穿层间的连接,盲孔矩阵230及盲孔2310对本实施例的加密性质,将在下文中说明。
请参阅图6,图6为本发明实施例的线路布线形成线路图形电路板的平面结构示意图;图6呈现了图3中S40步骤的结构示意图,即:
S40:对所述盲孔矩阵电路板200进行线路布线,形成线路图形240,所述线路图形240的各独立线路经过所述盲孔矩阵230区域;所述线路图形240的各独立线路的一端连接所述插件孔220,另一端连接所述金手指250,部分所述线路图形240的各个独立线路相互交叉分布;所述线路图形240的部分段通过所述盲孔2310跨越所述盲孔矩阵电路板200的不同层形成纵向布线连接;所述线路图形240还包括干扰线240G,所述干扰线240G经过所述盲孔矩阵230区域,部分所述干扰线240G与所述线路图形240连接,形成所述线路图形240的分支线路;所述干扰线240G的部分段通过所述盲孔2310跨越所述盲孔矩阵电路板200的不同层形成纵向布线连接;部分所述干扰线240G一端连接所述金手指250;形成线路图形电路板300。
电路板布线即设计线路图形的过程,在本实施例中,由于线路的最终目的是需要连接插件孔220与金手指250,则线路的起端设置于插件孔220的一端,由于需要进行加密设计,而盲孔矩阵230起到加密性能,则线路图形240需通过盲孔矩阵230区域,在本实施例中,线路图形230可采用通过多次弯折线的设计,增加线路的走线迷惑性,同时,设计干扰线240G,干扰线240G区别于导通线240D,起到进一步干扰迷惑的作用。
为了增加迷惑性,干扰线240G的起端一般也设计于插件孔220,但干扰线240G也可以从导通线240D的中间某一个点开始设计,通过多次弯折,回归于相同的导通线240D或回归于干扰插件孔220G,或设计于导通线240D之中,形成与导通线240D或插件孔220或干扰插件孔220G的假性连接,形成表面视觉上的干扰。
而线路图形240可以通过盲孔2310跨越层间进行连接,且遇到交差但不需导通的线路时,可以通过盲孔2310实现跨层走线设计;而干扰线240G也可如此设计;以增加线路布图的复杂性和迷惑性。
请继续参阅图6,并请参阅图7为本发明实施例的部分插件孔与干扰插件孔的线路图形连接关系示意图;图7包含图7a及图7b,分别挑选两个不同的部分插件孔与干扰插件孔的线路图形连接关系说明本实施例的技术实现过程。
如图7a所示,实际需要的布线为图中的实线,即导通线240D,实际连接的插件孔220为第一插件孔220①,而增加设计图中的单点点线虚线,即干扰线240G,并增加设计干扰插件孔220G,以增加线路布图设计的迷惑性;导通线240D与干扰线240G均经过盲孔矩阵230区域,在盲孔矩阵230区域之内,在线路交叉点但无需导通的位置,可使用盲孔2310进行层间的避让、断接等设计,而对于对于需要假性连接的线路,则可采用正极连接正极、负极连接负极的方式进行连接,并可在干扰插件孔220G之内,采用断层铜、断路等设计,将线路断开,如此以来,在不插接、焊接元器件的情况下,采用电测试对电路板进行导通线路的检测,则会产生干扰迷惑作用,无法分清哪一个为真正的导通线路,或哪一个为真正的插件孔。
如图7b所示,与图7a类似,图7b中也采用了将第六插件孔220⑥,干扰插件孔220G,导通线240D,干扰线240G综合利用的设计方式,并对线路的交叉点采用盲孔2310跨层避让、断开等设计。
在本实施例中,部分所述干扰线240G的一端连接所述干扰插件孔220G,另一端连接所述线路图形240,且另一端与所述线路图形240交汇并共同连接至所述金手指250。
干扰线240G即可以设计为连接插件孔220,也可以设计为连接干扰插件孔220G,既可以设计为独立存在的线路,也可以设计为线路图形240的分支,或与线路图形240交汇的线路,可设计为连接金手指250,也可设计不连接金手指250。
在本实施例中,单个所述插件孔220连接大于等于2条所述线路图形240的独立线路。
在插件孔的周围设计大于等于2条线路图形240的独立线路,可将一部分线路设计为干扰线240G,能够有效增加迷惑性;如图6所示,由插件孔220延伸出来的线路,均为3条,而3条线路从插件孔220至盲孔矩阵230区域的部分,其排列图形均一致,如此以来,插件孔220周边的线路,若需要露出,则增加了图形的一致性从而提升了加密性。
在本实施例中,单一所述线路图形240的独立线路与其他所述线路图形240的交差点大于等于2个,单一所述线路图形240的独立线路经过所述盲孔矩阵区域并跨越不同层的线路连接段大于等于2个。
设计线路图形240的各独立线路,之间必须有相交点,并且设计线路图形240的各独立线路必须有经过盲孔2310进行跨层的绕层连接、跨层避让、跨层断开的设计,能够有效增加横向平行图形与纵向盲孔线路图形的复杂性,从而增加电路板的加密性。
请参阅图8,图8为本发明实施例的不同情形的盲孔纵向走线的电路板截面结构示意图;图8包含了图8a、图8b、图8c、图8d。
图8a给出了一种利用一部分盲孔2310实现跨层连接,另一部分盲孔2310形成迷惑的结构设计示意图;同时,用于迷惑的盲孔2310,也可设计连接干扰线240G。
图8b给出了一种在径向线路和纬线线路交叉时,利用盲孔2310实现形成层间避让的连接方式。
图8c给出了一种利用一部分盲孔2310实现跨层连接,并利用另一部分盲孔2310形成迷惑,且利用层间的线路设计形成干扰线240G的干扰迷惑作用的结构设计示意图。
图8d给出了一种利用盲孔2310实现层间断路,但能够形成干扰线240G及利用假象盲孔实现迷惑作用的结构设计。
可以看出,盲孔矩阵230中的盲孔2310,并非按照全部分布的矩阵点全部制作盲孔,也并非仅按照导通性制作导通盲孔,而是多样性的,可根据加密性需求设计迷惑性的盲孔,也可根据实际的避让、断开等需求,设计无盲孔分布,以此增加设计的灵活性,及高加密性。
通过增层设计,并结合盲孔矩阵230的盲孔2310的设计,能够为线路布图提供横向平面及纵向层间的多样化的灵活性设计,并结合插件孔、干扰插件孔、导通线、干扰线等众多的设计方式,能够有效实现线路的配合加密设计,提升电路板的加密性能。
需要说明的是,本实施例在基于以上设计的基础上,进行图3中的S50步骤及S60步骤的加工,形成最终的加密电路板;即:
S50:加工电路板,对所述线路图形电路板300进行整体制作加工,形成电路板裸板。
S60:对所述电路板裸板进行棕黑化加工,并进行保护膜层320加工,形成所述加密电路板。
请参阅图9,图9为本发明实施例的孔环与保护层结构关系示意图;图9包括图9a及图9b,其中图9a为本发明实施例的孔环与保护层结构关系平面示意图;图9b为图9a的A-A截面结构示意图。
在本实施例中,所述插件孔220包括孔环310,所述孔环310的单边的一部分被所述保护膜层320覆盖。
在本实施例中,所述保护膜层320为阻焊层或覆盖膜层,所述阻焊层或覆盖膜层为黑色。
采用保护膜层320覆盖孔环310的部分宽度,能够覆盖与插件孔220连接的线路图形240,增加视觉上的保密性;在加工时,对电路板裸板的表层线路进行了棕黑化加工,线路图形240则变为棕黑色,在使用黑色的阻焊层或覆盖膜层进行覆盖,则可有效地从视觉上隐藏表层布线图形。
当然,压合之前对内层线路的加工,按照一般加工流程,也需要进行综黑化处理;且一般情况下,阻焊层用于刚性电路板,而覆盖膜层用于柔性电路板。
请参阅图10,图10为本发明实施例的通槽分布的平面结构示意图;
本实施例中,S50的对所述线路图形电路板进行整体制作加工还包括:
S510:将所述线路图形电路板的内层介质层分为上层、中层、下层三层,并对应按照所述盲孔矩阵的区域外形,对所述中层进行铣通槽加工,形成多个通槽,多个所述通槽成带状;部分所述通槽按照相同走向分布于所述盲孔之间的区域。
S520:对所述通槽填塞纸基板或芳纶纤维布或离型材料。
S530:对所述上层及所述中层及所述下层依次叠排,并进行压合,形成整体的电路板内层介质层。
在盲孔矩阵230的盲孔2310的间隙之间,制作通槽410,此处通槽410的宽度精细度较高,一般宽度为50μm至100μm,通槽距离盲孔单边有一定距离,一般最小距离为20μm,满足盲孔的加工空间需求;而设计通槽410,并填塞纸基板或芳纶纤维布或离型材料,利用填充材料的易剥离性,形成电路板关键加密区域(即盲孔矩阵230区域)的一定的可剥离性,能够有效防止使用机械打磨,或层间剥离等方式,进行逆向分析、拆解、抄板。
需要说明的是,填充材料的区域,是将内层介质层从一层分为三层,并只在中间层进行填塞易剥离材料,填塞加工可以采用模具压合填塞、胶体材料的丝印填塞等方式加工;而纸基板可以选用酚醛树脂材料,离型材料可选用聚四氟乙烯材料;由于通槽的宽度较小,且易剥离材料并非完全不能与电路板本身的绝缘介质材料结合,因此,在电路板压合加工之后,电路板本身仍然形成一个整体,而易剥离材料与电路板本身的绝缘介质材料之间有一定的性能差距,则在外界使用较大的机械力进行拆解、剥离时,通槽内的易剥离材料,会优先分层、剥离,而导致内层线路首先从通槽位置被撕裂、撕断、磨断,从而造成电路板关键加密区域的线路损伤、断裂,以自我破坏的方式防止通过机械打磨、剥离来实现分析、拆解、抄板的过程。
在本实施例中,所述图形电路板的不同所述内层介质层的所述通槽,呈层间互补交替分布。
若盲孔矩阵230的区域较小,但需要排列的盲孔2310较多,而在同一层不足于预留足够的空间分布制作通槽410,则可以采用分层分布的方式,即采用互补的方式进行分布,在第一绝缘介质层130上分布有通槽410的区域,则在第二绝缘介质层160的区域无铜层410,相应的,在第二绝缘介质层160上分布有通槽410的区域,则在第一绝缘介质层130的区域无铜层410,以便充分利用多层的各层的空间。
需要说明的是,通槽410的设计也为灵活性的,若区域盲孔2310分布较密集,或线路图形240分布较密集,则此处的通槽410可空缺,做间断型分布,也可采用纵向、横向分布交替进行,满足不同加密电路板的需求。
需要说明的是,由于实际加工过程及应用过程中,存在不同的电路板的设计、加工、应用情形,本实施例的附图仅作为说明本实施例的实现过程使用,不代表实际产品的尺寸比例,也不代表按照实际情况进行等比例放大的图。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种加密电路板制作方法,所述电路板包括插件孔、金手指;
其特征在于,所述制作方法包括以下步骤:
S10:设计电路板加工结构及布线图形,对所述电路板进行增层,形成增层电路板;
S20:在所述增层电路板上设计多个所述插件孔,所述插件孔包括干扰插件孔,所述干扰插件孔的孔结构与所述插件孔一致,并无差别的分布于多个所述插件孔之间;
形成插件孔电路板;
S30:向所述插件孔电路板上设置盲孔矩阵,所述盲孔矩阵设置于所述插件孔之外的空白区域,所述盲孔矩阵分布有若干盲孔,若干所述盲孔连接所述插件孔电路板的不同层,形成盲孔矩阵电路板;
S40:对所述盲孔矩阵电路板进行线路布线,形成线路图形,所述线路图形的各独立线路经过所述盲孔矩阵区域;
所述线路图形的各独立线路的一端连接所述插件孔,另一端连接所述金手指,部分所述线路图形的各个独立线路相互交叉分布;
所述线路图形的部分段通过所述盲孔跨越所述盲孔矩阵电路板的不同层形成纵向布线连接;
所述线路图形还包括干扰线,所述干扰线经过所述盲孔矩阵区域,部分所述干扰线与所述线路图形连接,形成所述线路图形的分支线路;
所述干扰线的部分段通过所述盲孔跨越所述盲孔矩阵电路板的不同层形成纵向布线连接;
部分所述干扰线一端连接所述金手指;
形成线路图形电路板;
S50:加工电路板,对所述线路图形电路板进行整体制作加工,形成电路板裸板;
S60:对所述电路板裸板进行棕黑化加工,并进行保护膜层加工,形成所述加密电路板。
2.如权利要求1所述的一种加密电路板制作方法,其特征在于,所述增层为向所述电路板的原结构的上、下两面,各增加大于等于1层的线路层。
3.如权利要求1所述的一种加密电路板制作方法,其特征在于,部分所述干扰线的一端连接所述干扰插件孔,另一端连接所述线路图形,且另一端与所述线路图形交汇并共同连接至所述金手指。
4.如权利要求1所述的一种加密电路板制作方法,其特征在于,单个所述插件孔连接大于等于2条所述线路图形的独立线路。
5.如权利要求1所述的一种加密电路板制作方法,其特征在于,单一所述线路图形的独立线路与其他所述线路图形的交差点大于等于2个,单一所述线路图形的独立线路经过所述盲孔矩阵区域并跨越不同层的线路连接段大于等于2个。
6.如权利要求1所述的一种加密电路板制作方法,其特征在于,所述插件孔包括孔环,所述孔环的单边的一部分被所述保护膜层覆盖。
7.如权利要求1所述的一种加密电路板制作方法,其特征在于,所述对所述线路图形电路板进行整体制作加工还包括:
S510:将所述线路图形电路板的内层介质层分为上层、中层、下层三层,并对应按照所述盲孔矩阵的区域外形,对所述中层进行铣通槽加工,形成多个通槽,多个所述通槽成带状;
部分所述通槽按照相同走向分布于所述盲孔之间的区域;
S520:对所述通槽填塞纸基板或芳纶纤维布或离型材料;
S530:对所述上层及所述中层及所述下层依次叠排,并进行压合,形成整体的电路板内层介质层。
8.如权利要求7所述的一种加密电路板制作方法,其特征在于,所述图形电路板的不同所述内层介质层的所述通槽,呈层间互补交替分布。
9.如权利要求1所述的一种加密电路板制作方法,其特征在于,所述保护膜层为阻焊层,所述阻焊层为黑色。
10.如权利要求1所述的一种加密电路板制作方法,其特征在于,所述保护膜层为覆盖膜层,所述覆盖膜层为黑色。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211168456.XA CN115843150B (zh) | 2022-09-24 | 2022-09-24 | 一种加密电路板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211168456.XA CN115843150B (zh) | 2022-09-24 | 2022-09-24 | 一种加密电路板制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115843150A CN115843150A (zh) | 2023-03-24 |
CN115843150B true CN115843150B (zh) | 2024-04-09 |
Family
ID=85575013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211168456.XA Active CN115843150B (zh) | 2022-09-24 | 2022-09-24 | 一种加密电路板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115843150B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100872583B1 (ko) * | 2007-07-12 | 2008-12-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 및 인터포저 기판 |
CN107148171A (zh) * | 2017-06-27 | 2017-09-08 | 北大方正集团有限公司 | 多层电路板的压合方法 |
CN207560448U (zh) * | 2017-11-28 | 2018-06-29 | 上海埃富匹西电子有限公司 | 一种带盲孔的三层柔性线路板 |
WO2018149249A1 (zh) * | 2017-02-20 | 2018-08-23 | 宁波华远电子科技有限公司 | 下沉式高密度互连板的制作方法 |
WO2022061820A1 (zh) * | 2020-09-27 | 2022-03-31 | 深圳市大疆创新科技有限公司 | 一种接收芯片及其制备方法、测距装置、可移动平台 |
CN114286536A (zh) * | 2021-12-16 | 2022-04-05 | 深圳市实锐泰科技有限公司 | 一种假性刚挠结合板的制作方法及假性刚挠结合板 |
CN114679850A (zh) * | 2022-03-25 | 2022-06-28 | 江苏普诺威电子股份有限公司 | 前置双面内嵌精密线路的封装基板及其加工工艺 |
-
2022
- 2022-09-24 CN CN202211168456.XA patent/CN115843150B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100872583B1 (ko) * | 2007-07-12 | 2008-12-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 및 인터포저 기판 |
WO2018149249A1 (zh) * | 2017-02-20 | 2018-08-23 | 宁波华远电子科技有限公司 | 下沉式高密度互连板的制作方法 |
CN107148171A (zh) * | 2017-06-27 | 2017-09-08 | 北大方正集团有限公司 | 多层电路板的压合方法 |
CN207560448U (zh) * | 2017-11-28 | 2018-06-29 | 上海埃富匹西电子有限公司 | 一种带盲孔的三层柔性线路板 |
WO2022061820A1 (zh) * | 2020-09-27 | 2022-03-31 | 深圳市大疆创新科技有限公司 | 一种接收芯片及其制备方法、测距装置、可移动平台 |
CN114286536A (zh) * | 2021-12-16 | 2022-04-05 | 深圳市实锐泰科技有限公司 | 一种假性刚挠结合板的制作方法及假性刚挠结合板 |
CN114679850A (zh) * | 2022-03-25 | 2022-06-28 | 江苏普诺威电子股份有限公司 | 前置双面内嵌精密线路的封装基板及其加工工艺 |
Non-Patent Citations (2)
Title |
---|
云存储高端主板研究;王小平;何思良;焦其正;纪成光;;印制电路信息;20200510(第05期);全文 * |
浅谈HDI印制板可制造性设计和优化――从HDI印制板的结构和原材料的优化谈起;罗加;;中国电子商情(基础电子);20091208(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115843150A (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240023232A1 (en) | Backplane footprint for high speed, high density electrical connectors | |
CN106256174B (zh) | 印刷布线板 | |
US20200229299A1 (en) | Backplane footprint for high speed, high density electrical connectors | |
US10129978B2 (en) | Printed wiring board | |
CN104754855B (zh) | 柔性电路板及其制作方法 | |
TWI551203B (zh) | A printed circuit board and a connector for connecting the circuit board | |
EP1720384B1 (en) | Printed circuit board | |
TWI551200B (zh) | A printed circuit board and a connector for connecting the circuit board | |
TW201405357A (zh) | 安全保護裝置、以及形成和安裝該裝置的方法 | |
US8264249B2 (en) | Vertical probe card | |
TWI603656B (zh) | Printed circuit board and connector to connect the circuit board | |
JP2007174075A (ja) | 差動伝送路構造および配線基板 | |
CN115843150B (zh) | 一种加密电路板制作方法 | |
CN106304662A (zh) | 电路板及其制作方法 | |
TW201526729A (zh) | 印刷電路板及連接該電路板的連接器 | |
TWI584153B (zh) | 保護裝置 | |
KR20030003656A (ko) | 프린트 배선판, 그 식별 방법 및 그 제조 방법 | |
JP2007287394A (ja) | 基板コネクタ及び基板コネクタ対 | |
JPH069166U (ja) | 電磁波シールドを有するプリント配線板 | |
TW201909706A (zh) | 訊號傳輸裝置 | |
US8476919B2 (en) | Prober unit | |
JP6765640B2 (ja) | コネクタ及びコネクタ付きケーブル | |
WO2022185695A1 (ja) | 高周波回路 | |
TW200913800A (en) | Combinational through-hole structure for printed circuit board | |
CN106413243A (zh) | 一种基板及电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |