CN115831961A - 一种低电容的esd保护器件及制作方法 - Google Patents

Abstract

本发明公开了一种低电容的ESD保护器件及制作方法，属于电子技术以及集成电路静电放电保护技术领域，该ESD保护器件包括P型材料、N型掺杂区、多个N+扩散区、多个P+扩散区、绝缘介质层、热氧化层、低K介质层、阴极金属层以及阳极金属层。本发明通过在芯片面积保持不变的基础上，优化焊盘下方结构，在金属层下方采用凹槽+热氧化层+低K介质的工艺，避免了常规加厚介质层所带来的接触孔填充空洞等问题，可以广泛适用于横向ESD器件，将原本占比30~50%的寄生电容Cp降至20%以下。

Description

一种低电容的ESD保护器件及制作方法

技术领域

本发明涉及电子技术以及集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体涉及一种低电容的ESD保护器件及制作方法。

背景技术

静电放电(ESD)现象是引起集成电路产品损伤甚至失效的重要原因。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤和可靠性降低。因此，研究高性能和高可靠性的ESD防护器件，对提高集成电路的成品率和可靠性具有关键作用。通常，ESD保护器件设计需要考虑：电压、电容和泄放能力这三个基本参数。在超高速接口保护中，就需要在保证一定泄放能力的情况下，实现极低电容及高可靠性等其他特性。

现如今，人工智能结合物联网的时代正式来临，智能家居也在生活中扮演着越来越重要的角色。随着技术的不断发展，物联网所需芯片向着高集成度和更低功耗进一步发展，这也就要求其制作工艺的线宽进一步降低。而窄线宽和低功耗也使得芯片遭受到静电放电效应时更显的脆弱与敏感，导致静电放电的测试越来越严苛。随着物联网5G+的普及，其高速传输特性也要求ESD保护产品的电容也越来越低。

通常用作ESD保护的器件有二极管、BJT(三极管)和SCR(可控硅)等。BJT结构由于引入注入调制效应，获得浅回扫特性。SCR结构通过PNPN的正反馈机制，实现了深回扫特性。因此，在残压参数上，SCR结构最低，BJT结构次之，二极管结构最高。由于SCR深回扫电压在1.5V左右，明显低于3.3V和5V等常见电源电压，从而使得SCR结构在部分应用中，会产生闩锁，无法在ESD脉冲泄放后恢复到阻断状态，使得SCR结构器件应用场景受限。

对于应用在高速接口中SCR结构的ESD保护器件而言，一般采用横向SCR结构，这是由于横向SCR能够方便地调节结构及结深等参数，能够实现更优性能，具有更低的电容。横向SCR的常规结构如图1所示，在P型单晶材料11上形成N型扩散区12、N+扩散区13和P+扩散区14，表面钝化层15起到介质隔离的作用，金属层16和金属层17分别为ESD保护器件的阴极和阳极。

图1所示SCR具有双向短接区的横向PNPN结构，其PNPN的四层结构两侧均存在基区串联电阻，其I-V特性曲线及等效电路图如图2所示，当金属层16接高电位且金属层17接低电位时，待SCR导通后，电流通过回路中P+扩散区14、N型扩散区12、P型单晶材料11和N+扩散区13，表现为SCR的深回扫导通特性。当金属层16接低电位且金属层17接高电位时，P+扩散区14、P型单晶材料11、N型扩散区12和N+扩散区13组成的二极管正向导通。当芯片在封装时，需要金属层16及金属层17与外部封装引脚相连，故对此两块金属层的面积具有最小尺寸的要求。图1所示器件的电容模型如图3所示，其中pin1为金属层16一侧，pin2为金属层17一侧，Ct为SCR器件N型掺杂区12与P型单晶材料11及P+扩散区14之间的结电容，而Cp为金属层16与衬底之间的寄生电容。且当芯片电容越来越小时，金属层电容Cp在器件总体电容的占比可以高达50%。

现有技术中的横向SCR结构存在以下缺陷：在普通6寸线工艺中，一般只有单层金属布线工艺，即绝缘介质层的总厚度一般在1.5μm以内，此时的寄生电容Cp在总电容的占比高达30%~50%。为了减小寄生电容Cp，可以减小焊盘区面积以及增加介质层层厚度。但是焊盘区面积跟焊线规格相关，有最小尺寸规格，而有效增加介质层厚度需要用到双层金属布线，极大地提升了工艺难度及成本。故本发明提出一种改善焊盘区下方的结构，避免了采用双层金属布线，可以有效增加介质层厚度，并采用低K介质，极大地降低了焊盘区的寄生电容Cp。

发明内容

本发明的目的在于提供一种低电容的ESD保护器件及制作方法，相较传统结构可以得到更低的电容以及更高的可靠性。

本发明通过下述技术方案实现：

第一方面，本发明提供一种低电容的ESD保护器件，包括P型材料、N型掺杂区、多个N+扩散区、多个P+扩散区、绝缘介质层、热氧化层、低K介质层、阴极金属层以及阳极金属层。

绝缘介质层设置于P型材料的正面，N型掺杂区设置于P型材料中，且N型掺杂区与绝缘介质层相接，N+扩散区以及P+扩散区均设置于P型材料中，且至少一个N+扩散区以及P+扩散区位于N型掺杂区中，P型材料上设置有两个凹槽，每个凹槽表面均覆盖有热氧化层；低K介质层的上部嵌于绝缘介质层中，且低K介质层的下部嵌于热氧化层中；N型掺杂区、多个N+扩散区以及多个P+扩散区均位于两个低K介质层之间；阴极金属层设置于绝缘介质层远离P型材料的一面上，阴极金属层与嵌于绝缘介质层中的一个低K介质层相接，且阴极金属层穿过绝缘介质层与位于N型掺杂区中的N+扩散区以及P+扩散区相接；阳极金属层设置于绝缘介质层远离P型材料的一面上，阳极金属层与嵌于绝缘介质层中的另一个低K介质层相接，且阳极金属层与位于N型掺杂区之外的至少一个N+扩散区以及至少一个P+扩散区相接。

本发明提供的低电容ESD保护器件与常规的ESD保护器件不同，在阴极金属层以及阳极金属层与P型材料之间，采用热氧化层与低K介质层相组合的复合介质层，其中热氧化层为热生长SiO₂，具有高致命性及高可靠性，而低K介质具有较低的介电常数，可以极大地降低焊盘区的寄生电容Cp ，从电容及高可靠性两方面提升了ESD保护器件的特性。

第二方面，本发明提供一种低电容的ESD保护器件的制作方法，包括：

在P型材料的正面生长预氧化层，并从P型材料的正面光刻注入磷，扩散后形成N型掺杂区；

从N型掺杂区的上方向P型材料的正面光刻注入一次浓硼，并在非N型掺杂区的上方向P型材料的正面光刻注入至少一次浓硼，退火后形成多个P+扩散区；

从N型掺杂区的上方向P型材料的正面光刻注入一次浓磷，并在非N型掺杂区的上方向P型材料的正面光刻注入至少一次浓磷，退火后形成多个N+扩散区；

在预氧化层上淀积介质层，使预氧化层以及介质层共同在P型材料的正面形成绝缘介质层，并从正面刻蚀绝缘介质层以及P型材料，在P型材料上形成两个凹槽，所述N型掺杂区、N+扩散区以及P+扩散区均设置于两个凹槽之间；

在凹槽表面生长SiO₂，形成热氧化层，并在覆盖有热氧化层的凹槽内淀积低K介质，形成低K介质层；

在绝缘介质层刻蚀多个接触孔，在绝缘介质层金属溅射并光刻阴极金属层及阳极金属层；其中，所述阴极金属层与一个低K介质层接触，且所述阴极金属层通过第一接触孔与N型掺杂区内的N+扩散区接触，所述阴极金属层通过第二接触孔与N型掺杂区内的P+扩散区接触；所述阳极金属层与另一个低K介质层接触，且所述阳极金属层通过第三接触孔与N型掺杂区外的一个N+扩散区接触，所述阳极金属层通过第四接触孔与N型掺杂区外的一个P+扩散区接触。

在一种可能的实施方式中，P型材料的晶向为<100>，电阻率为100~500Ω.cm；预氧化层的厚度为300-1000Å。

在一种可能的实施方式中，N型掺杂区的磷注入剂量为3E14-1E15cm^-2，能量为90-150KeV。

在一种可能的实施方式中，P+扩散区的硼注入剂量为3E15-6E15cm^-2，能量为60-120KeV；N+扩散区的磷注入剂量为5E15-1E16cm^-2，能量为80-120KeV；

N+扩散区以及P+扩散区的退火温度为800-900℃，退火时间为20-50min。

在一种可能的实施方式中，绝缘介质层由四乙氧基硅烷TEOS致密形成，其厚度为14000-18000Å。

在一种可能的实施方式中，凹槽的深度为3~6μm。

在一种可能的实施方式中，热氧化层的厚度为2000~4000Å。

在一种可能的实施方式中，低K介质层的厚度为6~8μm，对凹槽完全填充后进行表面CMP处理，直至表面漏出绝缘介质层，且绝缘介质层的保留厚度为11000~13000Å。

在一种可能的实施方式中，金属溅射并光刻形成阴极金属层及阳极金属层之前，淀积一层TI/TIN，在减小接触电阻的同时可以有效避免金属过热的失效；

溅射的金属为铝、铝铜或铝硅铜，金属的厚度为3-5μm，温度为320-410℃，溅射时间为15-30min。

本发明的有益效果是：

（1）本发明可以在芯片面积不变的基础上优化焊盘下方的结构，在金属层下方采用凹槽+热氧化层+低K介质的工艺，避免了常规加厚介质层所带来的接触孔填充空洞等问题，并且热氧化层设置为热生长SiO₂，具有高致命性及高可靠性，而低K介质具有较低的介电常数，可以极大地降低焊盘区的寄生电容Cp ，满足了高可靠性以及低电容的器件特性要求。

（2）本发明采用的凹槽+热氧化层+低K介质组合，具有优异的低电容特性，现有技术绝缘介质SiO₂的介电常数为3.9，其介质层厚度按1μm计算得到的电容为0.68pF，本发明提供的热氧化层+低K介质的组合介电常数为3，总介质层厚度按4μm计算，则其归一化电容为0.19；若采用新型超低K介质，将介质层的总介电常数降低至2，介质层厚度为6μm，则其归一化电容为0.085；因此可以将寄生电容Cp降为现有技术的20%以下。以现有单向产品为例，其结电容Ct为0.3pF，其单层金属布局下的寄生电容Cp约为0.32pF，若将寄生电容Cp电容降为原有的20%，则其总电容Cj=0.36pF，若是以本申请所述结构作为双向设计，则双向电容为单向电容的50%，即为0.18pF，满足现在最新的USB4.0、USB3.2、Thunderbolt4及HDMI2.1等超高速传输ESD的保护需求。

（3）本发明适用性极为广泛，可以广泛适用于横向ESD器件，将原本占比30~50%的寄生电容Cp降至20%以下。

附图说明

为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：

图1为常规结构的ESD保护器件对应的剖面结构图。

图2为常规结构的ESD保护器件对应的IV特性示意图及等效电路图。

图3为常规结构的ESD保护器件的电容等效示意图。

图4为本发明提供的一种低电容的ESD保护器件剖面结构图。

图5为本发明的工艺步骤1的示意图。

图6为本发明的工艺步骤2的示意图。

图7为本发明的工艺步骤3的示意图。

图8为本发明的工艺步骤4的示意图。

图9为本发明的工艺步骤5的示意图。

图10为本发明的工艺步骤6的示意图。

图11为本发明的工艺步骤7的示意图。

图12为本发明的工艺步骤8的示意图。

图13为本发明提供的可应用的另一种双向结构的示意图。

其中，101-P型材料、102-N型掺杂区、103-N+扩散区、104-P+扩散区、105-绝缘介质层、106-热氧化层、107-低K介质层、108-阴极金属层、109-阳极金属层、110-预氧化层、111-金属层。

实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1

如图4所示，本发明实施例提供一种低电容的ESD保护器件，包括P型材料101、N型掺杂区102、多个N+扩散区103、多个P+扩散区104、绝缘介质层105、热氧化层106、低K介质层107、阴极金属层108以及阳极金属层109。

绝缘介质层105设置于P型材料101的正面，N型掺杂区102设置于P型材料101中，且N型掺杂区102与绝缘介质层105相接，N+扩散区103以及P+扩散区104均设置于P型材料101中，且至少一个N+扩散区103以及P+扩散区104位于N型掺杂区102中，P型材料101上设置有两个凹槽，每个凹槽表面均覆盖有热氧化层106。低K介质层107的上部嵌于绝缘介质层105中，且低K介质层107的下部嵌于热氧化层106中。N型掺杂区102、多个N+扩散区103以及多个P+扩散区104均位于两个低K介质层107之间。阴极金属层108设置于绝缘介质层105远离P型材料101的一面上，阴极金属层108与嵌于绝缘介质层105中的一个低K介质层107相接，且阴极金属层108穿过绝缘介质层105与位于N型掺杂区102中的N+扩散区103以及P+扩散区104相接。阳极金属层109设置于绝缘介质层105远离P型材料101的一面上，阳极金属层109与嵌于绝缘介质层105中的另一个低K介质层107相接，且阳极金属层109与位于N型掺杂区102之外的至少一个N+扩散区103以及至少一个P+扩散区104相接。

在本实施例中，该低电容的ESD保护器件中各个部件的具体数量以及位置如图4所示，此处不再赘述。

当阳极金属层109接高电位且阴极金属层108接低电位时，特性表现为二极管的正向导通特性；当阴极金属层108接高电位且阳极金属层109接低电位时，特性表现为SCR的深回扫特性。

本发明可以在芯片面积不变的情况下优化焊盘下方结构，在金属层下方采用凹槽+热氧化层+低K介质的结构，避免了常规加厚介质层所带来的接触孔填充空洞等问题。

实施例2

本发明实施例提供一种低电容的ESD保护器件的制作方法，包括：

步骤1：如图5所示，在P型材料101的正面生长预氧化层110，正面是指焊盘至P型材料101的方向。

步骤2：如图6所示，从P型材料101的正面光刻注入磷，扩散后形成N型掺杂区102。

步骤3：如图7所示，从P型材料101的正面光刻注入浓硼，退火后形成多个P+扩散区104，从P型材料101的正面光刻注入浓磷，退火后形成多个N+扩散区103，N型掺杂区102存在至少一个N+扩散区103以及P+扩散区104。

步骤4：如图8所示，在预氧化层110上淀积介质层，使预氧化层110以及介质层共同在P型材料101的正面形成绝缘介质层105。

步骤5：如图9所示，从正面刻蚀绝缘介质层105以及P型材料101，并在P型材料101上形成凹槽。

步骤6：如图10所示，在凹槽表面生长SiO₂，形成热氧化层106。

步骤7：如图11所示，在凹槽内淀积低K介质，形成低K介质层107。

步骤8：如图12所示，在绝缘介质层105刻蚀接触孔，金属溅射并光刻形成阴极金属层108及阳极金属层109，阴极金属层108通过第一接触孔与N型掺杂区102内的一个N+扩散区103以及一个P+扩散区104接触，阳极金属层109通过第二接触孔与N型掺杂区102外的一个N+扩散区103以及一个P+扩散区104接触。

本实施例中低电容的ESD保护器件为单向结构，通过版图布局的更改，可以实现多路单向、多路双向以及一路双向等功能，均属于本发明的实施范围内。

在一种可能的实施方式中，P型材料101的晶向为<100>，晶圆表面缺陷少，电阻率为100~500Ω.cm，掺杂浓度只有常规材料的0.1%~1%左右，可以使结电容Ct最小化。预氧化层110的厚度为300-1000Å，在本实施例中优选为500Å。

在一种可能的实施方式中，N型掺杂区102的磷注入剂量为3E14-1E15cm^-2，能量为90-150KeV，磷剂量优选5E14m^-2，能量优选为120KeV。

在一种可能的实施方式中，P+扩散区104的硼注入剂量为3E15-6E15cm^-2，能量为60-120KeV，剂量优选5E15m^-2，能量优选为90KeV。N+扩散区103的磷注入剂量为5E15-1E16cm^-2，能量为80-120KeV，剂量优选8E15m^-2，能量优选为100KeV。

N+扩散区103以及P+扩散区104的退火温度为800-900℃，优选850℃，退火时间为20-50min，优选35min。

在一种可能的实施方式中，绝缘介质层105由四乙氧基硅烷(TEOS)致密形成，其厚度为14000-18000Å，优选16000Å。

在一种可能的实施方式中，凹槽的深度为3~6μm，优选5μm。

在一种可能的实施方式中，热氧化层106的厚度为2000~4000Å，优选3000Å，太厚会造成其他应力问题，影响可靠性。

在一种可能的实施方式中，低K介质层107的厚度为6~8μm，对凹槽完全填充后进行表面CMP(Chemical Mechanical Polishing，化学机械抛光)处理，直至表面漏出绝缘介质层105，且绝缘介质层105的保留厚度为11000~13000Å，优选12000 Å。保留的TEOS过厚会造成金属填充过程中的空洞增加，影响器件可靠性。

在一种可能的实施方式中，金属溅射并光刻形成阴极金属层108及阳极金属层109之前，淀积一层TI/TIN，在减小接触电阻的同时可以有效避免金属过热的失效。

溅射的金属为铝、铝铜或铝硅铜，金属的厚度为3-5μm，温度为320-410℃，溅射时间为15-30min。

在一种可能的实施方式中，调整击穿电压可以通过N型掺杂区102的磷注入剂量及其与P+扩散区104的间距来得到3.3V~42V应用范围的击穿电压。

在一种可能的实施方式中，图13为本实施例提供的双向结构，根据本发明所述器件结构，通过对器件结构进行左右对称并串联得到。其中，两侧P型扩散层103的间距大于50μm，防止横向寄生器件的开启，金属层111为浮空电极，不外接电位。器件本身串联，可以实现双向ESD功能。

值得说明的是：本发明主要在于通过优化焊盘区下方的结构来得到极低的金属板寄生电容Cp，故具有此种方式优化电容特性的器件，针对器件结构做出的改变，包含但不局限于单双向的二极管、三极管及SCR结构的ESD保护器件，均属与本发明的保护范畴。

本发明可以在芯片面积不变的基础上优化焊盘下方的结构，在金属层下方采用凹槽+热氧化层+低K介质的工艺，避免了常规加厚介质层所带来的接触孔填充空洞等问题，并且热氧化层设置为热生长SiO₂，具有高致命性及高可靠性，而低K介质具有较低的介电常数，可以极大地降低焊盘区的寄生电容Cp ，满足了高可靠性以及低电容的器件特性要求。

本发明采用的凹槽+热氧化层+低K介质组合，具有优异的低电容特性，现有技术绝缘介质SiO₂的介电常数为3.9，其介质层厚度按1μm计算得到的电容为0.68pF，本发明提供的热氧化层+低K介质的组合介电常数为3，总介质层厚度按4μm计算，则其归一化电容为0.19；若采用新型超低K介质，将介质层的总介电常数降低至2，介质层厚度为6μm，则其归一化电容为0.085；因此可以将寄生电容Cp降为现有技术的20%以下。以现有单向产品为例，其结电容Ct为0.3pF，其单层金属布局下的寄生电容Cp约为0.32pF，若将寄生电容Cp电容降为原有的20%，则其总电容Cj=0.36pF，若是以本申请所述结构作为双向设计，则双向电容为单向电容的50%，即为0.18pF，满足现在最新的USB4.0、USB3.2、Thunderbolt4及HDMI2.1等超高速传输ESD的保护需求。

本发明适用性极为广泛，可以广泛适用于横向ESD器件，将原本占比30~50%的寄生电容Cp降至20%以下。

以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低电容的ESD保护器件，其特征在于，包括P型材料（101）、N型掺杂区（102）、多个N+扩散区（103）、多个P+扩散区（104）、绝缘介质层（105）、热氧化层（106）、低K介质层（107）、阴极金属层（108）以及阳极金属层（109）；

所述绝缘介质层（105）设置于P型材料（101）的正面，所述N型掺杂区（102）设置于P型材料（101）中，且所述N型掺杂区（102）与绝缘介质层（105）相接，所述N+扩散区（103）以及P+扩散区（104）均设置于P型材料（101）中，且至少一个N+扩散区（103）以及P+扩散区（104）位于N型掺杂区（102）中，所述P型材料（101）上设置有两个凹槽，每个凹槽表面均覆盖有热氧化层（106）；所述低K介质层（107）的上部嵌于绝缘介质层（105）中，且低K介质层（107）的下部嵌于热氧化层（106）中；所述N型掺杂区（102）、多个N+扩散区（103）以及多个P+扩散区（104）均位于两个低K介质层（107）之间；所述阴极金属层（108）设置于绝缘介质层（105）远离P型材料（101）的一面上，所述阴极金属层（108）与嵌于绝缘介质层（105）中的一个低K介质层（107）相接，且所述阴极金属层（108）穿过绝缘介质层（105）与位于N型掺杂区（102）中的N+扩散区（103）以及P+扩散区（104）相接；所述阳极金属层（109）设置于绝缘介质层（105）远离P型材料（101）的一面上，所述阳极金属层（109）与嵌于绝缘介质层（105）中的另一个低K介质层（107）相接，且所述阳极金属层（109）与位于N型掺杂区（102）之外的至少一个N+扩散区（103）以及至少一个P+扩散区（104）相接。

2.一种低电容的ESD保护器件的制作方法，其特征在于，包括：

在P型材料（101）的正面生长预氧化层（110），并从P型材料（101）的正面光刻注入磷，扩散后形成N型掺杂区（102）；

从N型掺杂区（102）的上方向P型材料（101）的正面光刻注入一次浓硼，并在非N型掺杂区（102）的上方向P型材料（101）的正面光刻注入至少一次浓硼，退火后形成多个P+扩散区（104）；

从N型掺杂区（102）的上方向P型材料（101）的正面光刻注入一次浓磷，并在非N型掺杂区（102）的上方向P型材料（101）的正面光刻注入至少一次浓磷，退火后形成多个N+扩散区（103）；

在预氧化层（110）上淀积介质层，使预氧化层（110）以及介质层共同在P型材料（101）的正面形成绝缘介质层（105），并从正面刻蚀绝缘介质层（105）以及P型材料（101），在P型材料（101）上形成两个凹槽，所述N型掺杂区（102）、N+扩散区（103）以及P+扩散区（104）均设置于两个凹槽之间；

在凹槽表面生长SiO₂，形成热氧化层（106），并在覆盖有热氧化层（106）的凹槽内淀积低K介质，形成低K介质层（107）；

在绝缘介质层（105）刻蚀多个接触孔，在绝缘介质层（105）金属溅射并光刻阴极金属层（108）及阳极金属层（109）；其中，所述阴极金属层（108）与一个低K介质层（107）接触，且所述阴极金属层（108）通过第一接触孔与N型掺杂区（102）内的N+扩散区（103）接触，所述阴极金属层（108）通过第二接触孔与N型掺杂区（102）内的P+扩散区（104）接触；所述阳极金属层（109）与另一个低K介质层（107）接触，且所述阳极金属层（109）通过第三接触孔与N型掺杂区（102）外的一个N+扩散区（103）接触，所述阳极金属层（109）通过第四接触孔与N型掺杂区（102）外的一个P+扩散区（104）接触。

3.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述P型材料（101）的晶向为<100>，电阻率为100~500Ω.cm；所述预氧化层（110）的厚度为300-1000Å。

4.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述N型掺杂区（102）的磷注入剂量为3E14-1E15cm^-2，能量为90-150KeV。

5.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述P+扩散区（104）的硼注入剂量为3E15-6E15cm^-2，能量为60-120KeV；所述N+扩散区（103）的磷注入剂量为5E15-1E16cm^-2，能量为80-120KeV；

所述N+扩散区（103）以及P+扩散区（104）的退火温度为800-900℃，退火时间为20-50min。

6.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述绝缘介质层（105）由四乙氧基硅烷致密形成，其厚度为14000-18000Å。

7.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述凹槽的深度为3~6μm。

8.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述热氧化层（106）的厚度为2000~4000Å。

9.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述低K介质层（107）的厚度为6~8μm，对凹槽完全填充后进行表面CMP处理，直至表面漏出绝缘介质层（105），且绝缘介质层（105）的保留厚度为11000~13000Å。

10.根据权利要求2所述的低电容的ESD保护器件的制作方法，其特征在于，所述金属溅射并光刻形成阴极金属层（108）及阳极金属层（109）之前，淀积一层TI/TIN；

溅射的金属为铝、铝铜或铝硅铜，金属的厚度为3-5μm，温度为320-410℃，溅射时间为15-30min。

Images