CN115831932A - 测试结构及测试方法 - Google Patents
测试结构及测试方法 Download PDFInfo
- Publication number
- CN115831932A CN115831932A CN202211650830.XA CN202211650830A CN115831932A CN 115831932 A CN115831932 A CN 115831932A CN 202211650830 A CN202211650830 A CN 202211650830A CN 115831932 A CN115831932 A CN 115831932A
- Authority
- CN
- China
- Prior art keywords
- metal
- electromigration
- line
- metal interconnection
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 101
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 423
- 239000002184 metal Substances 0.000 claims abstract description 423
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910021645 metal ion Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005686 electrostatic field Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种测试结构及测试方法，所述测试结构包括：衬底；器件结构，形成于衬底上；第一金属互连线、第二金属互连线和第一焊盘，第一金属互连线与器件结构电连接，所述第二金属互连线与所述第一焊盘电连接，第一金属互连线与第二金属互连线之间断开；电迁移金属线，电迁移金属线位于第一金属互连线与第二金属互连线之间，以使得电迁移金属线在发生电迁移时，电迁移金属线分别与第一金属互连线和第二金属互连线电连接。本发明的技术方案能够在有效避免游离的正电荷和负电荷对器件结构造成损伤的同时，还能使得测试能够正常进行。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种测试结构及测试方法。
背景技术
在沉积和刻蚀等工艺过程中，会向晶圆表面进行等离子体轰击，导致在晶圆表面产生游离的正电荷和负电荷，而这些游离电荷会通过晶圆表面的导体导到用于进行可靠性和WAT测试的测试结构中的器件结构中，例如当器件结构为MOS晶体管时，游离电荷会被导到MOS晶体管中的栅极层和栅氧层处而导致栅氧层受损，从而影响半导体器件的性能。
其中，为了避免器件结构受损，目前是在测试结构中增加与器件结构并联的保护二极管来导走游离电荷。但是，保护二极管对游离电荷的导通能力有限，若保护二极管的面积小，会导致无法将所有的游离电荷导走；并且，当测试结构中增加了与器件结构并联的保护二极管时，为了能够后续对半导体器件正常进行测试，需要特别选择保护二极管的极性(例如当器件结构为MOS晶体管时，为了正常进行反型测试，NMOS必须选择N/P二极管而不能选择P/N二极管，PMOS必须选择P/N二极管而不能选择N/P二极管)，但是，由于特定极性的保护二极管仅对某种特定电荷的导通能力较好，而对另一种电荷的导通能力较差(例如P/N二极管对正电荷的导通能力好，而对负电荷的导通能力差)，进而导致保护二极管对器件结构的保护效果不好。
因此，需要对测试结构进行改进，以解决上述问题。
发明内容
本发明的目的在于提供一种测试结构及测试方法，能够在有效避免游离的正电荷和负电荷对器件结构造成损伤的同时，还能使得测试能够正常进行。
为实现上述目的，本发明提供了一种测试结构，包括：
衬底；
器件结构，形成于所述衬底上；
第一金属互连线、第二金属互连线和第一焊盘，所述第一金属互连线与所述器件结构电连接，所述第二金属互连线与所述第一焊盘电连接，所述第一金属互连线与所述第二金属互连线之间断开；
电迁移金属线，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，以使得所述电迁移金属线在发生电迁移时，所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
可选地，所述测试结构还包括：
第三金属互连线、第二焊盘和第三焊盘，所述电迁移金属线的两端分别通过所述第三金属互连线与所述第二焊盘和所述第三焊盘电连接。
可选地，所述第一金属互连线与所述器件结构之间、所述第二金属互连线与所述第一焊盘之间、所述电迁移金属线的两端与所述第三金属互连线之间以及所述第三金属互连线与所述第二焊盘和所述第三焊盘之间均通过导电插塞电连接。
可选地，所述电迁移金属线比所述第三金属互连线更容易发生电迁移。
可选地，所述电迁移金属线的纵向截面积小于所述第三金属互连线的纵向截面积；或者，所述电迁移金属线的材质比所述第三金属互连线的材质更容易发生电迁移。
可选地，所述电迁移金属线的两端与所述导电插塞之间形成有金属扩散阻挡层。
可选地，所述第一金属互连线和所述第二金属互连线靠近所述电迁移金属线的一端向所述电迁移金属线的两端方向上延伸。
可选地，所述器件结构为MOS晶体管，所述MOS晶体管包括依次形成于所述衬底上的栅氧层和所述栅极层，所述MOS晶体管为NMOS晶体管或PMOS晶体管；所述器件结构为电容结构，所述电容结构由所述衬底、栅氧层和控制栅层组成，或者，所述电容结构包括依次形成于所述衬底上的氧化层、浮栅层、栅间介质层和控制栅层。
本发明还提供一种测试方法，包括：
提供一晶圆，所述晶圆包含测试结构，所述测试结构包含衬底、器件结构、第一金属互连线、第二金属互连线和电迁移金属线，所述器件结构形成于所述衬底上，所述第一金属互连线与所述器件结构电连接，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，所述第一金属互连线、所述第二金属互连线和所述电迁移金属线之间相互断开；
执行生产工艺，所述生产工艺在所述晶圆表面产生游离的正电荷和负电荷，游离的正电荷和负电荷未通过所述第二金属互连线导入所述第一金属互连线中，进而未导向所述器件结构中；
向所述电迁移金属线中施加电流，以使得所述电迁移金属线发生电迁移，进而使得所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
可选地，在向所述电迁移金属线中施加电流之前，所述测试方法还包括：
形成与所述电迁移金属线两端电连接的第三金属互连线；
形成第一焊盘、第二焊盘和第三焊盘，所述第二金属互连线与所述第一焊盘电连接，所述电迁移金属线的两端分别通过所述第三金属互连线与所述第二焊盘和所述第三焊盘电连接，以使得通过所述第二焊盘和所述第三焊盘向所述电迁移金属线中施加电流。
可选地，向所述电迁移金属线中施加电流，以使得所述电迁移金属线中的电流密度的范围为0.3MA/cm2～10MA/cm2。
可选地，所述测试方法还包括：
对所述器件结构执行测试。
可选地，所述生产工艺包括沉积工艺或刻蚀工艺。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的测试结构，由于在执行生产工艺之前，与器件结构电连接的第一金属互连线和与第一焊盘电连接的第二金属互连线之间处于断开状态，使得在执行生产工艺过程中产生的游离的正电荷和负电荷无法通过所述第二金属互连线导入所述第一金属互连线中，进而无法导入所述器件结构中，从而能够有效避免游离的正电荷和负电荷对所述器件结构造成损伤；并且，由于所述测试结构包含电迁移金属线，且所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，使得在执行测试之前，所述电迁移金属线在电迁移的作用下能够分别与所述第一金属互连线和所述第二金属互连线实现电连接，即所述第一金属互连线与所述第二金属互连线之间实现电连接，从而使得后续的测试能够正常进行。
2、本发明的测试方法，由于在执行生产工艺之前，所述测试结构中与所述器件结构电连接的所述第一金属互连线和所述第二金属互连线之间处于断开状态，使得在执行生产工艺过程中产生的游离的正电荷和负电荷无法通过所述第二金属互连线导入所述第一金属互连线中，进而无法导入所述器件结构中，从而能够有效避免游离的正电荷和负电荷对所述器件结构造成损伤；并且，由于所述测试结构包含所述电迁移金属线，且所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，使得在执行测试之前，向所述电迁移金属线中施加电流时，能够使得所述电迁移金属线发生电迁移，进而使得所述电迁移金属线在电迁移的作用下分别与所述第一金属互连线和所述第二金属互连线实现电连接，即所述第一金属互连线与所述第二金属互连线之间实现电连接，从而使得后续能够正常对所述器件结构施加电压，即后续的测试能够正常进行。
附图说明
图1是本发明一实施例的测试结构的俯视示意图；
图2是本发明一实施例的施加电流后的测试结构的俯视示意图；
图3a是图1所示的测试结构沿AA’方向的剖视示意图；
图3b是图2所示的施加电流后的测试结构沿BB’方向的剖视示意图；
图4是本发明一实施例的测试方法的流程图。
其中，附图1～图4的附图标记说明如下：
11-有源区；12-栅极层；131-第一金属互连线；132-第二金属互连线；133-第一焊盘；141-电迁移金属线；142-第三金属互连线；143-第二焊盘；144-第三焊盘；15-导电插塞；16-介质层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的测试结构及测试方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种测试结构，包括：衬底；器件结构，形成于所述衬底上；第一金属互连线、第二金属互连线和第一焊盘，所述第一金属互连线与所述器件结构电连接，所述第二金属互连线与所述第一焊盘电连接，所述第一金属互连线与所述第二金属互连线之间断开；电迁移金属线，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，以使得所述电迁移金属线在发生电迁移时，所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
下面参阅图1～图3b详细描述本实施例提供的测试结构。
所述器件结构形成于所述衬底上。所述器件结构可以为MOS晶体管或电容结构。
以所述器件结构为MOS晶体管为例，如图1和图2所示，所述衬底中形成有浅沟槽隔离结构(未图示)，所述浅沟槽隔离结构围成的区域为有源区11，所述MOS晶体管包含依次形成于所述有源区11上的栅氧层(未图示)和栅极层12，所述栅极层12从所述有源区11上延伸至所述浅沟槽隔离结构上；且所述MOS晶体管还包含形成于所述栅极层12两侧的有源区11中的源极区(未图示)和漏极区(未图示)。
所述MOS晶体管可以为NMOS晶体管或PMOS晶体管，所述测试结构中可以仅包含NMOS晶体管或PMOS晶体管，或者同时包含NMOS晶体管和PMOS晶体管。
所述电容结构(未图示)由衬底、栅氧层和控制栅层组成。在一些实施实施例中，所述电容结构也可以为PIP(Poly-insulator-poly)电容等，包括依次形成于所述衬底上的氧化层、浮栅层、栅间介质层和控制栅层。
如图1所示，所述第一金属互连线131与所述器件结构电连接，所述第二金属互连线132与第一焊盘133电连接，所述第一金属互连线131与所述第二金属互连线132之间断开。
当所述器件结构为MOS晶体管时，所述第一金属互连线131与所述栅极层12电连接；当所述器件结构为电容结构时，所述第一金属互连线131与所述控制栅层电连接。
所述电迁移金属线141的两端分别通过第三金属互连线142与第二焊盘143和第三焊盘144电连接；所述电迁移金属线141位于所述第一金属互连线131与所述第二金属互连线132之间，即所述电迁移金属线141、所述第一金属互连线131和所述第二金属互连线132位于同一层。如图1和图3a所示，在所述电迁移金属线141发生电迁移之前，所述电迁移金属线141与所述第一金属互连线131和所述第二金属互连线132之间均未连接。
当通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加电流时，电流从阳极流向阴极，若所述电迁移金属线141中的电流密度足够大，使得电子在静电场的驱动下由阴极向阳极高速运动，形成电子风，金属离子在电子风的驱动下从阴极向阳极定向扩散，从而发生电迁移，进而使得金属离子累积在所述电迁移金属线141靠近阳极一端，从而使得累积的金属离子向所述电迁移金属线141靠近阳极一端的两侧扩散而使得宽度逐渐增大，并且，由于所述电迁移金属线141与其两侧的所述第一金属互连线131和所述第二金属互连线132之间的距离均很近，进而使得所述电迁移金属线141靠近阳极一端的宽度增大的部分能够很容易增大至分别与两侧的所述第一金属互连线131和所述第二金属互连线132接触，从而使得所述第一金属互连线131与所述第二金属互连线132之间实现电连接。
如图2和图3b所示，当向所述第二焊盘143施加正电压，且向所述第三焊盘144施加负电压或所述第三焊盘144接地时，所述第二焊盘143作为阳极，所述第三焊盘144作为阴极，所述电迁移金属线141的顶部发生了电迁移，使得所述电迁移金属线141靠近所述第二焊盘143一端的顶部累积的金属离子分别向所述第一金属互连线131和所述第二金属互连线132的方向发生迁移而宽度增大形成了A1区域，从而使得所述电迁移金属线141通过A1区域实现了与所述第一金属互连线131和所述第二金属互连线132的电连接，进而实现了所述第一金属互连线131与所述第二金属互连线132之间的电连接。
需要说明的是，在其他实施例中，也可以向所述第三焊盘144施加正电压，且向所述第二焊盘143施加负电压或所述第二焊盘143接地，此时，所述第三焊盘144作为阳极，所述第二焊盘143作为阴极，所述电迁移金属线141的顶部发生电迁移使得A1区域形成于所述电迁移金属线141靠近所述第三焊盘144一端的顶部。
优选地，所述第一金属互连线131和所述第二金属互连线132靠近所述电迁移金属线141的一端向所述电迁移金属线141的两端方向上延伸，以使得位于所述第一金属互连线131靠近所述电迁移金属线141的一端与所述第二金属互连线132靠近所述电迁移金属线141的一端之间的所述电迁移金属线141的长度增大，进而使得确保所述电迁移金属线141靠近阳极一端的宽度增大的部分能够分别与两侧的所述第一金属互连线131和所述第二金属互连线132接触。其中，以图1和图2所示的实施例为例，所述第一金属互连线131和所述第二金属互连线132的形状均可以为T形，T形的“—”部分靠近所述电迁移金属线141，T形的“|”部分远离所述电迁移金属线141。
并且，由于电迁移使得所述电迁移金属线141靠近阳极一端的宽度增大，因此，当所述电迁移金属线141的长度与两侧的所述第一金属互连线131和所述第二金属互连线132的长度差异较大时，为了确保所述电迁移金属线141靠近阳极一端的宽度增大部分能够与两侧的所述第一金属互连线131和所述第二金属互连线132连通，所述第一金属互连线131和所述第二金属互连线132优选形成于更靠近阳极一端。其中，以图1和图2所示的实施例为例，所述第一金属互连线131和所述第二金属互连线132优选形成于更靠近所述第二焊盘143以及与所述第二焊盘143连接的第三金属互连线142。
需要说明的是，在其他实施例中，也可以将所述第一金属互连线131和所述第二金属互连线132的长度增大至接近所述电迁移金属线141的长度，此时，所述第一金属互连线131和所述第二金属互连线132可以位于阳极与阴极之间区域的中间，或者也可以更靠近阳极或更靠近阴极。
并且，所述第一金属互连线131与所述器件结构之间、所述第二金属互连线132与所述第一焊盘133之间、所述电迁移金属线141的两端与所述第三金属互连线142之间以及所述第三金属互连线142与所述第二焊盘143和所述第三焊盘144之间均通过至少一层的导电插塞15和/或至少一层的金属互连线(未图示)实现电连接，各层的所述导电插塞15与各层的所述金属互连线之间交替连接。
并且，所述电迁移金属线141比所述第三金属互连线142更容易发生电迁移，以避免电迁移发生在所述第三金属互连线142中。其中，可以使所述电迁移金属线141的纵向截面积小于所述第三金属互连线142的纵向截面积，或者，所述电迁移金属线141的材质比所述第三金属互连线142的材质更容易发生电迁移。
当所述电迁移金属线141的纵向截面积小于所述第三金属互连线142的纵向截面积时，所述电迁移金属线141在平行于所述衬底表面方向上的宽度小于所述第三金属互连线142在平行于所述衬底表面方向上的宽度，和/或，所述电迁移金属线141在垂直于所述衬底表面方向上的厚度小于所述第三金属互连线142在垂直于所述衬底表面方向上的厚度。
当所述电迁移金属线141的材质比所述第三金属互连线142的材质更容易发生电迁移时，所述电迁移金属线141的材质可以为铝或铜等，所述第三金属互连线142的材质可以为铜或钨等，铝、铜和钨发生电迁移的能力依次减小。
并且，所述电迁移金属线141两端上的导电插塞15(即所述电迁移金属线141两端与所述第三金属互连线142之间的导电插塞15)与所述电迁移金属线141之间形成有金属扩散阻挡层(未图示)，以避免所述导电插塞15发生电迁移；并且，可以在电迁移金属线141两端上形成多个导电插塞15，以通过增加所述导电插塞15的数量来减小每个所述导电插塞15中的电流密度，进而进一步避免所述导电插塞15发生电迁移。
从上述内容可知，在本发明的测试结构中，由于在执行生产工艺之前，与所述器件结构电连接的所述第一金属互连线131和与所述第一焊盘133电连接的所述第二金属互连线132之间处于断开状态，使得在执行生产工艺过程中产生的游离的正电荷和负电荷无法通过所述第二金属互连线132导入所述第一金属互连线131中，进而无法导入所述器件结构中，从而能够有效避免游离的正电荷和负电荷对所述器件结构造成损伤；并且，由于所述测试结构包含所述电迁移金属线141、所述第三金属互连线142、所述第二焊盘143和所述第三焊盘144，且所述电迁移金属线141的两端分别通过第三金属互连线142与所述第二焊盘143和所述第三焊盘144电连接，所述电迁移金属线141位于所述第一金属互连线131与所述第二金属互连线132之间，使得在执行测试之前，通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加预定数值的电流时，能够使得所述电迁移金属线141发生电迁移，进而使得所述电迁移金属线141在电迁移的作用下分别与所述第一金属互连线131和所述第二金属互连线132实现电连接，即所述第一金属互连线131与所述第二金属互连线132之间实现电连接，所述第一焊盘133通过所述第一金属互连线131和所述第二金属互连线132与所述器件结构实现电连接，从而使得后续能够通过第一焊盘133正常对所述器件结构施加电压，即后续的测试能够正常进行。
并且，本发明的测试结构中无需形成保护二极管即可对所述器件结构实现很好的保护，使得所述测试结构得到简化，节省了成本；并且，由于所述测试结构中未包含保护二极管，因此，不会存在保护二极管对反型测试等测试造成影响的问题。
综上所述，本发明提供一种测试结构，包括：衬底；器件结构，形成于所述衬底上；第一金属互连线、第二金属互连线和第一焊盘，所述第一金属互连线与所述器件结构电连接，所述第二金属互连线与所述第一焊盘电连接，所述第一金属互连线与所述第二金属互连线之间断开；电迁移金属线，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，以使得在发生电迁移时，所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。本发明提供的测试结构能够在有效避免游离的正电荷和负电荷对器件结构造成损伤的同时，还能使得测试能够正常进行。
基于同一发明构思，本发明一实施例提供了一种测试方法，参阅图4，从图4中可看出，所述测试方法包括：
步骤S1，提供一晶圆，所述晶圆包含测试结构，所述测试结构包含衬底、器件结构、第一金属互连线、第二金属互连线和电迁移金属线，所述器件结构形成于所述衬底上，所述第一金属互连线与所述器件结构电连接，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，所述第一金属互连线、所述第二金属互连线和所述电迁移金属线之间相互断开；
步骤S2，执行生产工艺，所述生产工艺在所述晶圆表面产生游离的正电荷和负电荷，游离的正电荷和负电荷未通过所述第二金属互连线导入所述第一金属互连线中，进而未导向所述器件结构中；
步骤S3，向所述电迁移金属线中施加电流，以使得所述电迁移金属线发生电迁移，进而使得所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
下面参阅图1～图3b对本实施例提供的测试方法进行详细说明。
按照步骤S1，提供一晶圆，所述晶圆包含测试结构，所述测试结构包含衬底、器件结构、第一金属互连线131、第二金属互连线132和电迁移金属线141，所述器件结构形成于所述衬底上，所述第一金属互连线131与所述器件结构电连接，所述电迁移金属线141位于所述第一金属互连线131与所述第二金属互连线132之间。
如图1和图3a所示，所述第一金属互连线131与所述第二金属互连线132之间断开，所述电迁移金属线141位于所述第一金属互连线131与所述第二金属互连线132之间，所述电迁移金属线141与所述第一金属互连线131和所述第二金属互连线132之间也均未连接。
所述测试结构参阅上述对本发明的所述测试结构的详细描述，在此不再赘述。需要说明的是，此时，所述第三金属互连线142、所述第一焊盘133、所述第二焊盘143和所述第三焊盘144还未形成。
所述测试结构可以位于所述晶圆的切割道中，所述切割道位于芯片区的外围，沿着切割道切割之后可以获得芯片。所述测试结构未占用芯片区的面积，以避免影响芯片区的布线设计，进而避免影响芯片的性能以及增加生产成本。
所述晶圆包括所述衬底和形成于所述衬底上的介质层16，所述MOS晶体管中的所述栅氧层和所述栅极层12或所述电容结构中的栅氧层和栅极层或所述电容结构中的氧化层、浮栅层、栅间介质层和控制栅层均形成于所述介质层16中，且所述第一金属互连线131、所述第二金属互连线132、所述电迁移金属线141以及后续形成的所述第三金属互连线142和所述导电插塞15也形成于所述介质层16中。所述介质层16可以暴露出所述第二金属互连线132上连接的金属互连线(未图示)和所述第三金属互连线142上连接的金属互连线(未图示)，以使得后续形成的所述第一焊盘133、所述第二焊盘143和所述第三焊盘144分别通过暴露出来的金属互连线对应与所述第二金属互连线132和所述第三金属互连线142电连接。需要说明的是，仅图3a～图3b中示意出了介质层16，图1～图2中未示意出介质层16。
按照步骤S2，执行生产工艺，所述生产工艺在所述晶圆表面产生游离的正电荷和负电荷。
其中，所述生产工艺可以包括沉积工艺或刻蚀工艺，进一步地，所述沉积工艺可以为高密度等离子体增强化学气相沉积工艺，所述刻蚀工艺可以为等离子体刻蚀工艺，使得在生产过程中向所述晶圆表面进行等离子体轰击，导致在所述晶圆表面产生游离的正电荷和负电荷。
当所述器件结构为MOS晶体管时，游离的正电荷和负电荷若导到所述器件结构中，会导致所述栅氧层受损，进而导致栅氧漏电增加以及开启电压增大等问题；当所述器件结构为电容结构时，游离的正电荷和负电荷若导到所述器件结构中，会导致栅氧层或所述栅间介质层受损，进而导致漏电增加、抗击穿能力变弱以及寿命减小等问题。
游离的正电荷和负电荷导入至所述第二金属互连线132中之后，由于所述第一金属互连线131与所述第二金属互连线132之间断开，使得游离的正电荷和负电荷无法通过所述第二金属互连线132导入所述第一金属互连线131中，进而无法导入所述器件结构中，进而能够有效避免导致所述器件结构产生上述问题，使得所述器件结构能够得到很好的保护。
在后续向所述电迁移金属线141中施加电流之前，所述测试方法还包括：
形成与所述电迁移金属线141两端电连接的第三金属互连线142；其中，所述第三金属互连线142可以在执行所述生产工艺之前或之后形成；
在执行所述生产工艺之后，形成第一焊盘133、第二焊盘143和第三焊盘144。所述第一焊盘133、所述第二焊盘143和所述第三焊盘144形成于所述介质层16的表面。
所述第二金属互连线132与所述第一焊盘133电连接，所述电迁移金属线141的两端分别通过第三金属互连线142与所述第二焊盘143和所述第三焊盘144电连接。
步骤S3，通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加电流，以使得所述电迁移金属线141发生电迁移，进而使得所述电迁移金属线141分别与所述第一金属互连线131和所述第二金属互连线132电连接(如图2所示)。
当通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加电流时，电流从阳极流向阴极，若所述电迁移金属线141中的电流密度足够大，使得电子在静电场的驱动下由阴极向阳极高速运动，形成电子风，金属离子在电子风的驱动下从阴极向阳极定向扩散，从而发生电迁移，进而使得金属离子累积在所述电迁移金属线141靠近阳极一端，从而使得累积的金属离子向所述电迁移金属线141靠近阳极一端的两侧扩散而使得宽度逐渐增大，并且，由于所述电迁移金属线141与其两侧的所述第一金属互连线131和所述第二金属互连线132之间的距离均很近，进而使得所述电迁移金属线141靠近阳极一端的宽度增大的部分能够很容易增大至分别与两侧的所述第一金属互连线131和所述第二金属互连线132接触，从而使得所述第一金属互连线131与所述第二金属互连线132之间实现电连接。
如图2和图3b所示，当向所述第二焊盘143施加正电压，且向所述第三焊盘144施加负电压或所述第三焊盘144接地时，所述第二焊盘143作为阳极，所述第三焊盘144作为阴极，所述电迁移金属线141的顶部发生了电迁移，使得所述电迁移金属线141靠近所述第二焊盘143一端的顶部累积的金属离子分别向所述第一金属互连线131和所述第二金属互连线132的方向发生扩散迁移而宽度增大形成了A1区域，从而使得所述电迁移金属线141通过A1区域实现了与所述第一金属互连线131和所述第二金属互连线132的电连接，进而实现了所述第一金属互连线131与所述第二金属互连线132之间的电连接。
需要说明的是，在其他实施例中，也可以向所述第三焊盘144施加正电压，且向所述第二焊盘143施加负电压或所述第二焊盘143接地，此时，所述第三焊盘144作为阳极，所述第二焊盘143作为阴极，所述电迁移金属线141的顶部发生电迁移使得A1区域形成于所述电迁移金属线141靠近所述第三焊盘144一端的顶部。
优选的，通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加电流，以使得所述电迁移金属线141中的电流密度的范围为0.3MA/cm2～10MA/cm2。
所述测试方法还包括：对所述器件结构执行测试。
当所述器件结构为MOS晶体管时，测试项目可以包含反型测试和累积测试等，以评估栅氧层的质量；当所述器件结构为电容结构时，需要对栅氧层或所述栅间介质层的质量做评估测试，以得到所述半导体器件的击穿时间等可靠性性能。
其中，当所述MOS晶体管为NMOS晶体管时，反型测试是通过所述第一焊盘133对所述栅极层12施加正电压且所述源极区和所述衬底接地，以使得形成N沟道，进而测试获得饱和电流、热电子载流效应和开启电阻等电性参数；累积测试是通过所述第一焊盘133对所述栅极层12施加负电压且所述源极区和所述衬底接地，以使得空穴聚集在所述衬底与所述栅氧层的交界处，进而获得击穿电压等参数。当所述MOS晶体管为PMOS晶体管时，反型测试是通过所述第一焊盘133对所述栅极层12施加负电压且所述源极区和所述衬底接地，累积测试是通过所述第一焊盘133对所述栅极层12施加正电压且所述源极区和所述衬底接地，测试获得的参数与上述相同。
当所述器件结构为电容结构时，以电容结构为PIP电容为例，通过所述第一焊盘133向所述控制栅层施加正电压且向所述浮栅层施加负电压，以及通过所述第一焊盘133向所述控制栅层施加负电压且向所述浮栅层施加正电压，以在施加不同方向的电压的情况下对所述栅间介质层的质量进行评估，获得击穿时间等可靠性性能参数。
从上述内容可知，在本发明的测试方法中，由于在执行生产工艺之前，所述测试结构中与所述器件结构电连接的所述第一金属互连线131和与所述第一焊盘133电连接的所述第二金属互连线132之间处于断开状态，使得在执行生产工艺过程中产生的游离的正电荷和负电荷无法通过所述第二金属互连线132导入所述第一金属互连线131中，进而无法导入所述器件结构中，从而能够有效避免游离的正电荷和负电荷对所述器件结构造成损伤；并且，由于所述测试结构包含所述电迁移金属线141、所述第三金属互连线142、所述第二焊盘143和所述第三焊盘144，且所述电迁移金属线141的两端分别通过第三金属互连线142与所述第二焊盘143和所述第三焊盘144电连接，所述电迁移金属线141位于所述第一金属互连线131与所述第二金属互连线132之间，使得在执行测试之前，通过所述第二焊盘143和所述第三焊盘144向所述电迁移金属线141中施加预定数值的电流时，能够使得所述电迁移金属线141发生电迁移，进而使得所述电迁移金属线141在电迁移的作用下分别与所述第一金属互连线131和所述第二金属互连线132实现电连接，即所述第一金属互连线131与所述第二金属互连线132之间实现电连接，所述第一焊盘133通过所述第一金属互连线131和所述第二金属互连线132与所述器件结构实现电连接，从而使得后续能够通过第一焊盘133正常对所述器件结构施加电压，即后续的测试能够正常进行。
并且，本发明的测试结构中无需形成保护二极管即可对所述器件结构实现很好的保护，使得所述测试结构得到简化，节省了成本；并且，由于所述测试结构中未包含保护二极管，因此，不会存在保护二极管对反型测试等测试造成影响的问题。
综上所述，本发明提供一种移测试方法，包括：提供一晶圆，所述晶圆包含测试结构，所述测试结构包含衬底、器件结构、第一金属互连线、第二金属互连线和电迁移金属线，所述器件结构形成于所述衬底上，所述第一金属互连线与所述器件结构电连接，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，所述第一金属互连线、所述第二金属互连线和所述电迁移金属线之间相互断开；执行生产工艺，所述生产工艺在所述晶圆表面产生游离的正电荷和负电荷，游离的正电荷和负电荷未通过所述第二金属互连线导入所述第一金属互连线中，进而未导向所述器件结构中；向所述电迁移金属线中施加电流，以使得所述电迁移金属线发生电迁移，进而使得所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。本发明提供的测试方法能够在有效避免游离的正电荷和负电荷对器件结构造成损伤的同时，还能使得测试能够正常进行。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种测试结构，其特征在于，包括：
衬底；
器件结构，形成于所述衬底上；
第一金属互连线、第二金属互连线和第一焊盘，所述第一金属互连线与所述器件结构电连接，所述第二金属互连线与所述第一焊盘电连接，所述第一金属互连线与所述第二金属互连线之间断开；
电迁移金属线，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，以使得所述电迁移金属线在发生电迁移时，所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
2.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：
第三金属互连线、第二焊盘和第三焊盘，所述电迁移金属线的两端分别通过所述第三金属互连线与所述第二焊盘和所述第三焊盘电连接。
3.如权利要求2所述的测试结构，其特征在于，所述第一金属互连线与所述器件结构之间、所述第二金属互连线与所述第一焊盘之间、所述电迁移金属线的两端与所述第三金属互连线之间以及所述第三金属互连线与所述第二焊盘和所述第三焊盘之间均通过导电插塞电连接。
4.如权利要求2所述的测试结构，其特征在于，所述电迁移金属线比所述第三金属互连线更容易发生电迁移。
5.如权利要求4所述的测试结构，其特征在于，所述电迁移金属线的纵向截面积小于所述第三金属互连线的纵向截面积；或者，所述电迁移金属线的材质比所述第三金属互连线的材质更容易发生电迁移。
6.如权利要求3所述的测试结构，其特征在于，所述电迁移金属线的两端与所述导电插塞之间形成有金属扩散阻挡层。
7.如权利要求1所述的测试结构，其特征在于，所述第一金属互连线和所述第二金属互连线靠近所述电迁移金属线的一端向所述电迁移金属线的两端方向上延伸。
8.如权利要求1～7中任一项所述的测试结构，其特征在于，所述器件结构为MOS晶体管，所述MOS晶体管包括依次形成于所述衬底上的栅氧层和所述栅极层，所述MOS晶体管为NMOS晶体管或PMOS晶体管；所述器件结构为电容结构，所述电容结构由所述衬底、栅氧层和控制栅层组成，或者，所述电容结构包括依次形成于所述衬底上的氧化层、浮栅层、栅间介质层和控制栅层。
9.一种测试方法，其特征在于，包括：
提供一晶圆，所述晶圆包含测试结构，所述测试结构包含衬底、器件结构、第一金属互连线、第二金属互连线和电迁移金属线，所述器件结构形成于所述衬底上，所述第一金属互连线与所述器件结构电连接，所述电迁移金属线位于所述第一金属互连线与所述第二金属互连线之间，所述第一金属互连线、所述第二金属互连线和所述电迁移金属线之间相互断开；
执行生产工艺，所述生产工艺在所述晶圆表面产生游离的正电荷和负电荷，游离的正电荷和负电荷未通过所述第二金属互连线导入所述第一金属互连线中，进而未导向所述器件结构中；
向所述电迁移金属线中施加电流，以使得所述电迁移金属线发生电迁移，进而使得所述电迁移金属线分别与所述第一金属互连线和所述第二金属互连线电连接。
10.如权利要求9所述的测试方法，其特征在于，在向所述电迁移金属线中施加电流之前，所述测试方法还包括：
形成与所述电迁移金属线两端电连接的第三金属互连线；
形成第一焊盘、第二焊盘和第三焊盘，所述第二金属互连线与所述第一焊盘电连接，所述电迁移金属线的两端分别通过所述第三金属互连线与所述第二焊盘和所述第三焊盘电连接，以使得通过所述第二焊盘和所述第三焊盘向所述电迁移金属线中施加电流。
11.如权利要求9所述的测试方法，其特征在于，向所述电迁移金属线中施加电流，以使得所述电迁移金属线中的电流密度的范围为0.3MA/cm2～10MA/cm2。
12.如权利要求9所述的测试方法，其特征在于，所述测试方法还包括：
对所述器件结构执行测试。
13.如权利要求9所述的测试方法，其特征在于，所述生产工艺包括沉积工艺或刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211650830.XA CN115831932A (zh) | 2022-12-21 | 2022-12-21 | 测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211650830.XA CN115831932A (zh) | 2022-12-21 | 2022-12-21 | 测试结构及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115831932A true CN115831932A (zh) | 2023-03-21 |
Family
ID=85517471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211650830.XA Pending CN115831932A (zh) | 2022-12-21 | 2022-12-21 | 测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115831932A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339815A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 |
| CN105118798A (zh) * | 2015-08-26 | 2015-12-02 | 上海华力微电子有限公司 | 电迁移测试结构及测试方法 |
| CN108428639A (zh) * | 2018-04-03 | 2018-08-21 | 武汉新芯集成电路制造有限公司 | 一种实现集成电路连线开路至短路转变的方法 |
-
2022
- 2022-12-21 CN CN202211650830.XA patent/CN115831932A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339815A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 |
| CN105118798A (zh) * | 2015-08-26 | 2015-12-02 | 上海华力微电子有限公司 | 电迁移测试结构及测试方法 |
| CN108428639A (zh) * | 2018-04-03 | 2018-08-21 | 武汉新芯集成电路制造有限公司 | 一种实现集成电路连线开路至短路转变的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8436430B2 (en) | Diodes with embedded dummy gate electrodes | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| US7432556B2 (en) | Semiconductor device with dummy conductors | |
| WO1996015554A1 (en) | Transistor structure with specific gate and pad areas | |
| CN111354723B (zh) | 半导体器件 | |
| KR101819057B1 (ko) | 반도체 소자 | |
| CN112164693B (zh) | 三维存储器器件及其制造方法 | |
| JP3273001B2 (ja) | 半導体記憶装置とその製造方法 | |
| CN115831932A (zh) | 测试结构及测试方法 | |
| US20080203436A1 (en) | Semiconductor device and layout method of decoupling capacitor thereof | |
| US20030006412A1 (en) | Semiconductor device, semiconductor test structure and method for fabricating a semiconductor device | |
| CN101770964B (zh) | 形成钝化层窗口工艺中引入电荷的测试方法 | |
| US20070176798A1 (en) | Semiconductor device including a high voltage device | |
| CN116130461A (zh) | 测试结构及测试方法 | |
| CN108122892B (zh) | 静电放电保护结构及其形成方法和工作方法 | |
| JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 | |
| JP3795798B2 (ja) | 半導体記憶装置 | |
| US6028005A (en) | Methods for reducing electric fields during the fabrication of integrated circuit devices | |
| KR100933837B1 (ko) | 반도체 소자의 제조방법 | |
| CN113437047B (zh) | 半导体器件的测试结构及其制作方法以及存储器 | |
| JPH09312387A (ja) | 半導体装置 | |
| CN111883514B (zh) | 测试结构，晶圆及测试结构的制作方法 | |
| CN115621251A (zh) | 一种半导体测试结构及其制造方法 | |
| JPH09283753A (ja) | 半導体装置及びその診断方法 | |
| KR100259581B1 (ko) | 테스트 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |