CN115810613A - 穿硅通孔裂纹检测电路、检测方法及存储器 - Google Patents

Abstract

本申请实施例公开了一种穿硅通孔裂纹检测电路、检测方法及存储器。其中，所述穿硅通孔裂纹检测电路包括：裂纹检测线，围绕所述穿硅通孔设置；所述穿硅通孔贯穿M个互连的金属层；所述裂纹检测线的数量包括M‑1个，M‑1个裂纹检测线分别位于所述M个金属层中除顶部金属层外的每层；所述M为大于1的正整数；第一触点，位于所述顶部金属层，且通过所述M个互连的金属层与所述M‑1个裂纹检测线中的至少一个裂纹检测线连接的第一位置上；以及第二触点，位于所述顶部金属层，且与所述M‑1个裂纹检测线连接的第二位置上；其中，根据所述第一触点及所述第二触点之间的电阻，确定所述穿硅通孔周围是否存在裂纹。

Description

穿硅通孔裂纹检测电路、检测方法及存储器

技术领域

本申请涉及半导体技术领域，尤其涉及一种穿硅通孔裂纹检测电路、检测方法及存储器。

背景技术

随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于穿硅通孔技术(Through SiliconVia，TSV)的垂直互连叠层封装方式，以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。但是，大尺寸的TSV所产生的裂纹会对半导体器件性能产生影响。

因此，相关技术中，亟待一种能够有效测量穿硅通孔周围是否存在裂纹的检测电路及检测方法。

申请内容

为解决相关技术问题，本申请实施例提出一种穿硅通孔裂纹检测电路、检测方法及存储器。

本申请实施例提供了一种穿硅通孔裂纹检测电路，包括：

裂纹检测线，围绕所述穿硅通孔设置；所述穿硅通孔贯穿M个互连的金属层；所述裂纹检测线的数量包括M-1个，M-1个裂纹检测线分别位于所述M个金属层中除顶部金属层外的每层；所述M为大于1的正整数；

第一触点，位于所述顶部金属层，且通过所述M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线连接的第一位置上；以及

第二触点，位于所述顶部金属层，且与所述M-1个裂纹检测线连接的第二位置上；其中，根据所述第一触点及所述第二触点之间的电阻，确定所述穿硅通孔周围是否存在裂纹。

上述方案中，所述M≥3；所述M-1个裂纹检测线中的每个以串联的方式连接。

上述方案中，所述M个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接；

所述穿硅通孔裂纹检测电路还包括连接部件；所述M-1个裂纹检测线均存在缺口，所述M-1个裂纹检测线中的相邻的第i个裂纹检测线的尾端与所述第i+1个裂纹检测线的首端通过所述连接部件相连，以使所述M-1个裂纹检测线中的每个以串联的方式连接；所述i为正整数，且1≤i≤M-2。

上述方案中，所述M-1个裂纹检测线的截面形状均为正多边形；所述M-1个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合。

上述方案中，所述M-1个裂纹检测线所在的M-1个正多边形在预设平面的投影重叠或不重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

上述方案中，所述M-1个裂纹检测线的截面形状均为正方形，且M-1个正方形在预设平面的投影重叠。

上述方案中，所述M-1个裂纹检测线的截面形状均为八边形，且M-1个八边形在预设平面的投影重叠。

上述方案中，所述M-1个裂纹检测线的截面形状均为正方形，且所述M-1个正方形中任意两个在预设平面的投影均存在N度的错移；所述N＝360°/(M-1)。

上述方案中，所述裂纹检测线的材料与相应金属层的材料相同。

上述方案中，所述穿硅通孔包括模拟穿硅通孔。

本申请实施例还提供了一种存储器，包括：

衬底；

覆盖所述衬底的功能层；

位于所述功能层中的存储阵列；

位于所述功能层上的M个互连的金属层；M个互连的金属层中顶部的金属层用于与外部器件连接；所述M为大于1的正整数；

贯穿所述衬底及所述M个互连的金属层的穿硅通孔；

本申请实施例提供的所述的穿硅通孔裂纹检测电路。

上述方案中，所述M＝4；4个互连的金属层的材料从底部到顶部依次为钨、铜、铜、铝；3个裂纹检测线的材料从底部到顶部依次为钨、铜、铜。

上述方案中，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为八边形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个八边形在预设平面的投影重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

上述方案中，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为正方形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个正方形中任意两个在预设平面的投影均存在120°的错移；所述预设平面与所述穿硅通孔的延伸方向垂直。

上述方案中，所述穿硅通孔包括模拟穿硅通孔；

所述衬底上形成有多个存储芯片区域以及位于所述多个存储芯片区域之间的切割道；

所述模拟穿硅通孔及穿硅通孔裂纹检测电路均设置在所述切割道内。

上述方案中，所述存储器包括动态随机存取存储器。

本申请实施例又提供了一种穿硅通孔裂纹检测方法，应用于测试本申请实施例提供的所述的穿硅通孔裂纹检测电路，所述检测方法包括：

向所述穿硅通孔裂纹检测电路的第一触点提供电流；

测量所述第一触点和所述第二触点之间的电压差；

通过所述电压差，确定第一触点和所述第二触点之间的电阻；

当所述电阻大于预设阈值时，确定所述穿硅通孔周围存在裂纹。

本申请实施例提供了一种穿硅通孔裂纹检测电路、检测方法及存储器。其中，所述穿硅通孔裂纹检测电路包括：裂纹检测线，围绕所述穿硅通孔设置；所述穿硅通孔贯穿M个互连的金属层；所述裂纹检测线的数量包括M-1个，M-1个裂纹检测线分别位于所述M个金属层中除顶部金属层外的每层；所述M为大于1的正整数；第一触点，位于所述顶部金属层，且通过所述M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线连接的第一位置上；以及第二触点，位于所述顶部金属层，且与所述M-1个裂纹检测线连接的第二位置上；其中，根据所述第一触点及所述第二触点之间的电阻，确定所述穿硅通孔周围是否存在裂纹。本申请实施例中通过在金属层中设置围绕穿硅通孔的裂纹检测线，并在顶部金属层上设置第一触点及第二触点，且第一触点通过M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线连接，第二触点与M-1个裂纹检测线连接，可以理解的是，当穿硅通孔出现裂纹，裂纹扩展到围绕穿硅通孔设置的裂纹检测线上时，该裂纹测试线处的电阻会发生变化，从而第一触点和第二触点间的电阻也会发生变化。基于此，根据第一触点及第二触点之间的电阻，能够确定所述穿硅通孔周围是否存在裂纹，即本申请实施例提供的穿硅通孔裂纹检测电路能够实现对存在裂纹与否的有效判断。

附图说明

图1为本申请实施例提供的穿硅通孔旁向外开的裂缝与向内开的裂缝的能量释放率与裂缝长度的关系曲线示意图；

图2为本申请实施例提供的一种穿硅通孔裂纹检测电路的组成示意图；

图3a为本申请实施例提供的一种穿硅通孔裂纹检测电路的结构示意图；

图3b为本申请实施例提供的一种穿硅通孔裂纹检测电路的剖面示意图；

图4为本申请实施例提供的一种穿硅通孔裂纹检测电路的等效电路示意图；

图5为本申请实施例提供的另一种穿硅通孔裂纹检测电路的结构示意图；

图6为本申请实施例提供的又一种穿硅通孔裂纹检测电路的结构示意图；

图7为本申请实施例提供的一种穿硅通孔裂纹检测方法的实现过程示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

图1为本申请实施例提供的穿硅通孔旁向外开的裂纹及向内开的裂纹的能量释放率与裂纹长度的关系曲线示意图。实际应用中，可以通过穿硅通孔裂纹检测电路检测穿硅通孔周围是否存在裂纹。

本申请实施例提供了一种穿硅通孔裂纹检测电路，图2为本申请实施例提供的一种穿硅通孔裂纹检测电路的结构组成示意图。如图2所示，所述穿硅通孔裂纹检测电路20包括：

裂纹检测线201，围绕所述穿硅通孔设置；所述穿硅通孔贯穿M个互连的金属层；所述裂纹检测线的数量包括M-1个，M-1个裂纹检测线分别位于所述M个金属层中除顶部金属层外的每层；所述M为大于1的正整数；

第一触点202，位于所述顶部金属层，且通过所述M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线连接的第一位置上；以及

第二触点203，位于所述顶部金属层，且与所述M-1个裂纹检测线连接的第二位置上；其中，根据所述第一触点及所述第二触点之间的电阻，确定所述穿硅通孔周围是否存在裂纹。

本申请实施例中的裂纹检测电路主要用于检测穿硅通孔旁是否存在裂纹，本申请实施中的穿硅通孔裂纹检测电路可以设置于真实的穿硅通孔旁边，也可以设置于位于切割道中的模拟穿硅通孔旁边。

这里，所述穿硅通孔贯穿多个互连的金属层。需要说明的是，所述多个互连的金属层中的每个金属层并不是连成一片的金属层，而是具有很多分散的金属线形成的层。所述互连的金属层可以理解为多个金属层中存在电连接在一起的金属线。

这里，所述裂纹检测线，设置在金属层中，可以与金属层中金属线的材质相同。所述裂纹检测线需要围绕所述穿硅通孔设置，所述裂纹检测线围绕所述穿硅通孔设置的距离应该根据经验值进行确定。裂纹检测线的形状可以不做限制。所述裂纹检测线可以是封闭的形状，也可以是不封闭的形状。裂纹检测线的数量比金属层的数量少1个，即除顶部金属层之外的其它每个金属层中均设置一个裂纹检测线。

这里，所述第一触点和第二触点位于顶面金属层上不同的位置处，并且所述第一触点通过所述M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线电连接；所述第二触点与所述M-1个裂纹检测线电连接。

本申请实施例中，所述第二触点与多个裂纹检测的连接方式可以存在多种情况，如多个裂纹检测线中的每个以串联或者并联的方式连接，然后与第二触点连接。

可以理解的是，当穿硅通孔周围出现裂纹时，裂纹扩展到某些裂纹检测线上，裂纹将这些裂纹检测线分割，这些裂纹检测线的电阻在被裂纹分割前后发生变化。在本申请实施例中，通过第一触点与第二触点，可以将多个裂纹检测线中的至少一个裂纹检测线以电阻的方式连接到测试电路中，从而通过第一触点和第二触点能够检测到裂纹检测线的电阻是否发生变化，进而判断出穿硅通孔周围是否存在裂纹。

同时，本申请实施例的穿硅通孔裂纹检测电路中设计了多层裂纹检测线，当存在一个裂纹检测线的电阻变化时，本申请实施例的穿硅通孔裂纹检测电路均可识别，从而判断裂纹的情况，因此本申请实施提供的穿硅通孔裂纹检测电路具有较高的灵敏度。

在一些实施例中，所述M≥3；所述M-1个裂纹检测线中的每个以串联的方式连接。

这里，多个裂纹检测线中的每个以串联的方式连接，然后与第二触点连接。以串联的方式进行连接的一种实现方式是：多个所述M-1个裂纹检测线中的每个均存在缺口，且任意相邻的两个裂纹裂纹检测线在缺口处首位相连；以串联的方式进行连接的另一种实现方式是：多个所述M-1个裂纹检测线中的每个是封闭的，且任一裂纹裂纹检测线与其它相邻的两个裂纹检测线在不同的位置处相连。相较于后一种实现方式，前一种实现串联连接方式，在裂纹造成电阻变化时，电阻的变化更加明显。

基于此，在一些实施例中，所述M个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接；

所述穿硅通孔裂纹检测电路还包括连接部件；所述M-1个裂纹检测线均存在缺口，所述M-1个裂纹检测线中的相邻的第i个裂纹检测线的尾端与所述第i+1个裂纹检测线的首端通过所述连接部件相连，以使所述M-1个裂纹检测线中的每个以串联的方式连接；所述i为正整数，且1≤i≤M-2。

图3a为本申请实施例提供的一种穿硅通孔裂纹检测电路的结构示意图，需要说明的是，图3a中左边为穿硅通孔裂纹检测电路的俯视示意图，图3a中右边为与左边穿硅通孔裂纹检测电路对应的立体示意图。图3b为与图3a对应的穿硅通孔裂纹检测电路的剖面示意图。

示例性的，如图3a所示，所述M＝4，即存在有4个金属层：M0、M1、M2、M3，并且M3为顶部金属层，所述M0、M1、M2中分别设置有一个裂纹检测线；第一触点通过4个互连的金属层与位于所述底部金属层M0中的裂纹检测线的首端连接；三个裂纹检测线均设置有缺口，M0中的裂纹检测线的尾端与M1中的裂纹检测线的首端相连，M1中的裂纹检测线的尾端与M2中的裂纹检测线的首端相连；M2中的裂纹检测线的尾端通过顶端金属层与所述第二触点连接。需要说明的是，这里的首端和尾端分别为裂纹检测线缺口的不同端。

实际应用中，当所述连接部件需要连接的两个裂纹检测线(即两层金属层)的距离较近，如M1与M2时，所述连接部件可以包括填充在通孔(Via)中的导电柱，如铜柱；当所述连接部件需要连接的两个裂纹检测线(即两层金属层)的距离较远，如M0与M1，M2与M3时，所述连接部件可以包括接触(Contact)，所述接触的的导电材料可以为钨。

需要说明的是，图3a中为了展示各穿硅通孔裂纹检测线的缺口，将缺口的尺寸以较大的尺寸进行了显示，应该理解的是，实际应用中，各裂纹检测线的缺口尺寸很小，该缺口尺寸只要能将与相邻的两层裂纹检测线连接的连接部件区分开即可。

图4为本申请实施例提供的一种穿硅通孔裂纹检测电路的等效电路示意图。图4中的R0可以看做M0金属层中裂纹检测线对应的电阻，R1可以看做M1金属层中裂纹检测线对应的电阻，R2可以看做M2金属层中裂纹检测线对应的电阻。

实际应用中，本申请实施例的所述裂纹检测线的形状不限，当所述M-1个裂纹检测线的截面形状均为正多边形，且M-1个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合时，更有利于生产制造流程的简化和统一。

基于此，在一些实施例中，所述M-1个裂纹检测线的截面形状均为正多边形；所述M-1个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合。

这里，所述M-1个裂纹检测线的截面形状可以包括正三角形、正方形、正五边形、正六边形等。在一些实施例中，所述M-1个裂纹检测线的截面形状还可以包括圆。

实际应用中，本申请实施例的所述M-1个裂纹检测线之间的相对位置关系不受限制。

在一些实施例子中，所述M-1个裂纹检测线所在的M-1个正多边形在预设平面的投影重叠或不重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

这里，所述M-1个裂纹检测线所在的M-1个正多边形在预设平面的投影可以重叠(如图3a中示出的情况)；所述M-1个裂纹检测线所在的M-1个正多边形在预设平面的投影也可以不重叠，即M-1个裂纹检测线之间存在错移。

在一些实施例中，所述M-1个裂纹检测线的截面形状均为正方形，且M-1个正方形在预设平面的投影重叠。

这里，裂纹检测线的截面形状为正方形，且在预设平面的投影重叠的方案仍可以参照图3a示出的示例进行理解。

可以看出，在上述方案中，以串连的方式将所有裂纹检测线均连接在测量点第一触点和第二触点之间，如此，任一层的裂纹检测线的阻抗发生变化，通过第一触点和第二触点均能够简单、方便的测量出，相较于仅设置一层裂纹检测线，或者测量点以并联的方式接入到裂纹检测线上，上述方案可以测量的裂纹的厚度范围更广，且在出现裂纹时，测量到的电阻值的变化更大。

在上述裂纹检测线的截面形状为正方形，且在预设平面的投影重叠的方案中，在M0、M1和M2中形成的裂纹测量线均为围绕TSV对齐设置的正方形，而穿硅通如图3a所示，穿硅通孔到正方形的四条边的距离(L1)比到正方形四角的距离(L2)近，基于此，在进行裂纹测试时，当裂纹产生在对角位置时，若裂纹延伸不够长，可能无法测量到，即对角位置产生的裂纹难以真实反映。

基于上述情况，本申请下面提供的实施例中，将M0、M1和M2中形成的裂纹测量线改进为对齐设置八边形或者改进为错动设置的正方形，使得穿硅通孔到八个方向或十二个方向上的距离均较近，从而降低对角位置产生的裂纹被漏测的可能性，即提升裂纹测量的灵敏度。

可以理解的是，实际应用中，所述M-1个裂纹检测线的截面的投影形状可以为对齐的正多边形，并且边数越多，穿硅通孔到更多个方向上的距离均较近，从而可以降低对角位置产生的裂纹被漏测的可能性。然而实际应用中，随着边数的增加，会使曝光工艺复杂度极大提升。因此，实际应用中，可以根据实际情况权衡选择正多边形的边数。

在一些实施例中，所述M-1个裂纹检测线的截面形状均为八边形，且M-1个八边形在预设平面的投影重叠。

图5为本申请实施例提供的另一种穿硅通孔裂纹检测电路的穿硅通孔示意图，需要说明的是，图5中左边为穿硅通孔裂纹检测电路的俯视示意图，图5中右边为与左边穿硅通孔裂纹检测电路对应的立体示意图。

示例性的，如图5所示，所述M＝4，即存在有4个金属层：M0、M1、M2、M3，并且M3为顶部金属层，所述M0、M1、M2中分别设置有一个裂纹检测线，3个裂纹检测线的截面形状均为八边形，且3个裂纹检测线的在预设平面的投影重叠；第一触点通过4个互连的金属层与位于所述底部金属层M0中的裂纹检测线的首端连接；三个裂纹检测线均设置有缺口，M0中的裂纹检测线的尾端与M1中的裂纹检测线的首端相连，M1中的裂纹检测线的尾端与M2中的裂纹检测线的首端相连；M2中的裂纹检测线的尾端通过顶端金属层与所述第二触点连接。需要说明的是，这里的首端和尾端分别为裂纹检测线缺口的不同端。

可以理解的是，该实施中通过改变裂纹检测线的截面形状即采用八边形布线优化检测线距穿硅通孔距离分布，使其在八个方向都能较好体现裂纹作用；同时，当裂纹检测线截面所在的八边形能正好被前一实施例中裂纹检测线截面所在的正方形包覆，则相较于正方形，八边形能够进一步减小裂纹检测线拐点位置距穿硅通孔距离，使裂纹检测线能较好体现拐点方向裂纹作用。

可以理解的是，实际应用中，所述M-1个裂纹检测线的截面的投影形状可以为不对齐(错移)多边形，并且不同裂纹检测之间的线错移的角度可以相同也可以不同。

在一些实施例中，所述M-1个裂纹检测线的截面形状均为正方形，且所述M-1个正方形中任意两个在预设平面的投影均存在N度的错移；所述N＝360°/(M-1)。

图6为本申请实施例提供的又一种穿硅通孔裂纹检测电路的结构示意图，需要说明的是，图6中左边为穿硅通孔裂纹检测电路的俯视示意图，图6中右边为与左边穿硅通孔裂纹检测电路对应的立体示意图。

示例性的，如图6所示，所述M＝4，即存在有4个金属层：M0、M1、M2、M3，并且M3为顶部金属层，所述M0、M1、M2中分别设置有一个裂纹检测线，3个裂纹检测线的截面形状均为正边形，且3个裂纹检测线的在预设平面的投影均存在120度的错移；第一触点通过4个互连的金属层与位于所述底部金属层M0中的裂纹检测线的首端连接；三个裂纹检测线均设置有缺口，M0中的裂纹检测线的尾端与M1中的裂纹检测线的首端相连，M1中的裂纹检测线的尾端与M2中的裂纹检测线的首端相连；M2中的裂纹检测线的尾端通过顶端金属层与所述第二触点连接。需要说明的是，这里的首端和尾端分别为裂纹检测线缺口的不同端。

需要说明的是，针对图6中示出的错动设置的方形方案，M0、M1和M2每一层种的裂纹测量线仍为方形，但考虑到实际应用中穿硅通孔很大，M0、M1、M2之间的距离不会特别大，当穿硅通孔周围产生裂纹时，该裂纹在沿穿硅通孔延伸的方向上很大可能扩展到多个金属层中的裂纹检测线上。也就是说，该裂纹可能处于某一金属层中的裂纹检测线的对角上，但该裂纹同时扩展到了与该金属层相邻的上、下金属层中的裂纹检测线的边上，此时，即使该裂纹不能扩展到该金属层裂纹检测线的对角，只要该裂纹可以扩展到相邻的上、下金属层中的裂纹检测线的边上也能被检测出来。基于此，将处于不同金属层中的裂纹检测线进行错动设置也能够提高裂纹测量的灵敏度。

需要说明的是，图3a、图3b、图4、图5、图6中的P1即为放置在第一触点上的探针，所述P2即为放置在第二触点上的探针。

可以理解的是，该实施中不改变裂纹检测线的截面形状即仍采用正方形，而仅改变每层裂纹检测线的布线方向，从而优化裂纹检测线距穿硅通孔距离分布，从而在使其在十二个方向都能较好体现裂纹作用。

基于上述穿硅通孔裂纹检测电路，本申请实施例还提供一种穿硅通孔裂纹检测方法，该检测应用于测试本申请实施例提供的所述的穿硅通孔裂纹检测电路，如图7所示，所述检测方法包括：

步骤701：向所述穿硅通孔裂纹检测电路的第一触点提供电流；

步骤702：测量所述第一触点和所述第二触点之间的电压差；

步骤703：通过所述电压差，确定第一触点和所述第二触点之间的电阻；

步骤704：当所述电阻大于预设阈值时，确定所述穿硅通孔周围存在裂纹。

实际应用中，在前述的穿硅通孔裂纹检测电路设计确定后，当穿硅通孔周围无裂纹时，第一触点和第二触点间的电阻处于某个范围；当穿硅通孔周围存在裂纹时，裂纹扩展所到的裂纹检测线断裂，这些裂纹检测线的电阻变大，最终通过第一触点和第二触点测量得到的电阻变大。

这里，所述预设阈值可以根据实际的穿硅通孔裂纹检测电路进行调整。

基于上述穿硅通孔裂纹检测电路，本申请实施例还提供一种存储器，包括：

衬底；

覆盖所述衬底的功能层；

位于所述功能层中的存储阵列；

位于所述功能层上的M个互连的金属层；M个互连的金属层中顶部的金属层用于与外部器件连接；所述M为大于1的正整数；

贯穿所述衬底及所述M个互连的金属层的穿硅通孔；以及

本申请实施例提供的所述的穿硅通孔裂纹检测电路。

这里，所述功能层可以理解为衬底上用于形成存储器存储阵列或者保证存储阵列正常工作的各种薄膜层。

在一些实施例中，所述M＝4；4个互连的金属层的材料从底部到顶部依次为钨、铜、铜、铝；3个裂纹检测线的材料从底部到顶部依次为钨、铜、铜。

在一些实施例中，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为八边形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个八边形在预设平面的投影重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

在一些实施例中，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为正方形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个正方形中任意两个在预设平面的投影均存在120°的错移；所述预设平面与所述穿硅通孔的延伸方向垂直。

在一些实施例中，所述穿硅通孔包括模拟穿硅通孔；

所述衬底上形成有多个存储芯片区域以及位于所述多个存储芯片区域之间的切割道；

所述模拟穿硅通孔及穿硅通孔裂纹检测电路均设置在所述切割道内。

这里，所述穿硅通孔包括模拟穿硅通孔，所述模拟穿硅通孔及作为测试电路一种的穿硅通孔裂纹检测电路均设置在切割道内，以降低对存储器的其它正常工作电路的影响。

在一些实施例中，所述存储器包括动态随机存取存储器。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种穿硅通孔裂纹检测电路，其特征在于，包括：

裂纹检测线，围绕所述穿硅通孔设置；所述穿硅通孔贯穿M个互连的金属层；所述裂纹检测线的数量包括M-1个，M-1个裂纹检测线分别位于所述M个金属层中除顶部金属层外的每层；所述M为大于1的正整数；

第一触点，位于所述顶部金属层，且通过所述M个互连的金属层与所述M-1个裂纹检测线中的至少一个裂纹检测线连接的第一位置上；以及

第二触点，位于所述顶部金属层，且与所述M-1个裂纹检测线连接的第二位置上；其中，根据所述第一触点及所述第二触点之间的电阻，确定所述穿硅通孔周围是否存在裂纹。

2.根据权利要求1所述的穿硅通孔裂纹检测电路，其特征在于，所述M≥3；所述M-1个裂纹检测线中的每个以串联的方式连接。

3.根据权利要求2所述的穿硅通孔裂纹检测电路，其特征在于，所述M个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接；

所述穿硅通孔裂纹检测电路还包括连接部件；所述M-1个裂纹检测线均存在缺口，所述M-1个裂纹检测线中的相邻的第i个裂纹检测线的尾端与所述第i+1个裂纹检测线的首端通过所述连接部件相连，以使所述M-1个裂纹检测线中的每个以串联的方式连接；所述i为正整数，且1≤i≤M-2。

4.根据权利要求1所述的穿硅通孔裂纹检测电路，其特征在于，所述M-1个裂纹检测线的截面形状均为正多边形；所述M-1个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合。

5.根据权利要求4所述的穿硅通孔裂纹检测电路，其特征在于，所述M-1个裂纹检测线所在的M-1个正多边形在预设平面的投影重叠或不重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

6.根据权利要求5所述的穿硅通孔裂纹检测电路，其特征在于，所述M-1个裂纹检测线的截面形状均为正方形，且M-1个正方形在预设平面的投影重叠。

7.根据权利要求5所述的穿硅通孔裂纹检测电路，其特征在于，所述M-1个裂纹检测线的截面形状均为八边形，且M-1个八边形在预设平面的投影重叠。

8.根据权利要求5所述的穿硅通孔裂纹检测电路，其特征在于，所述M-1个裂纹检测线的截面形状均为正方形，且所述M-1个正方形中任意两个在预设平面的投影均存在N度的错移；所述N＝360°/(M-1)。

9.根据权利要求1所述的穿硅通孔裂纹检测电路，其特征在于，所述裂纹检测线的材料与相应金属层的材料相同。

10.根据权利要求1所述的穿硅通孔裂纹检测电路，其特征在于，所述穿硅通孔包括模拟穿硅通孔。

11.一种存储器，其特征在于，包括：

衬底；

覆盖所述衬底的功能层；

位于所述功能层中的存储阵列；

位于所述功能层上的M个互连的金属层；M个互连的金属层中顶部的金属层用于与外部器件连接；所述M为大于1的正整数；

贯穿所述衬底及所述M个互连的金属层的穿硅通孔；

如权利要求1至10任一项所述的穿硅通孔裂纹检测电路。

12.根据权利要求11所述的存储器，其特征在于，所述M＝4；4个互连的金属层的材料从底部到顶部依次为钨、铜、铜、铝；3个裂纹检测线的材料从底部到顶部依次为钨、铜、铜。

13.根据权利要求12所述的存储器，其特征在于，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为八边形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个八边形在预设平面的投影重叠；所述预设平面与所述穿硅通孔的延伸方向垂直。

14.根据权利要求12所述的存储器，其特征在于，所述4个金属层中底部金属层与位于所述底部金属层中的裂纹检测线连接，所述3个裂纹检测线中的每个以串联的方式连接；所述3个裂纹检测线的截面形状均为正方形；所述3个裂纹检测线的对称中心均与所述穿硅通孔的对称中心重合；3个正方形中任意两个在预设平面的投影均存在120°的错移；所述预设平面与所述穿硅通孔的延伸方向垂直。

15.根据权利要求11所述的存储器，其特征在于，所述穿硅通孔包括模拟穿硅通孔；

所述衬底上形成有多个存储芯片区域以及位于所述多个存储芯片区域之间的切割道；

所述模拟穿硅通孔及穿硅通孔裂纹检测电路均设置在所述切割道内。

16.根据权利要求11所述的存储器，其特征在于，所述存储器包括动态随机存取存储器。

17.一种穿硅通孔裂纹检测方法，其特征在于，应用于测试如权利要求1至10任一项所述的穿硅通孔裂纹检测电路，所述检测方法包括：

向所述穿硅通孔裂纹检测电路的第一触点提供电流；

测量所述第一触点和所述第二触点之间的电压差；

通过所述电压差，确定第一触点和所述第二触点之间的电阻；

当所述电阻大于预设阈值时，确定所述穿硅通孔周围存在裂纹。

Images