CN115810608A - 半导体封装衬底、制造其的方法和半导体封装 - Google Patents

半导体封装衬底、制造其的方法和半导体封装 Download PDF

Info

Publication number
CN115810608A
CN115810608A CN202211088601.3A CN202211088601A CN115810608A CN 115810608 A CN115810608 A CN 115810608A CN 202211088601 A CN202211088601 A CN 202211088601A CN 115810608 A CN115810608 A CN 115810608A
Authority
CN
China
Prior art keywords
resin
trench
semiconductor package
groove
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211088601.3A
Other languages
English (en)
Inventor
尹东陈
姜圣日
裵仁燮
徐奭圭
片东英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Haesung DS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haesung DS Co Ltd filed Critical Haesung DS Co Ltd
Publication of CN115810608A publication Critical patent/CN115810608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

本公开提供一种半导体封装衬底、制造半导体封装衬底的方法以及半导体封装。根据本公开的一个实施例，半导体封装衬底包含：基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，包含电路图案和导电材料；第一树脂，布置在第一沟槽中；以及第二树脂，布置在第二沟槽和第三沟槽中，其中第二沟槽暴露第一树脂的至少一部分。

Description

半导体封装衬底、制造其的方法和半导体封装
相关申请案的交叉引用
本申请案基于且主张2021年9月15日在韩国知识产权局中提交的第10-2021-0123112号韩国专利申请案的优先权，所述申请案的公开内容以全文引用的方式并入本文中。
技术领域
本公开的实施例涉及一种半导体封装衬底、制造所述半导体封装衬底的方法以及半导体封装。
背景技术
半导体装置封装在待使用的半导体封装衬底上，且用于封装的半导体封装衬底包含微电路图案和/或输入/输出(I/O)端子。随着实现半导体装置的高性能和/或高集成和使用半导体装置的电子装置的小型化和/或高性能，半导体封装衬底的微电路图案的线宽和复杂性变窄且增加。
近年来，已引入通过用绝缘材料填充导电基底衬底来制造半导体封装衬底的方法以简化半导体封装衬底的制造工艺。
发明内容
本公开的实施例提供通过简单工艺制造的具有极佳可靠性的半导体封装衬底和半导体封装，以及制造半导体封装衬底的方法。
由本公开实现的目标不限于上文所描述的目标，且本领域的技术人员从本公开的描述将清楚地理解未描述的其它目标。
额外方面将在以下描述中部分地阐述，且部分地将从描述中显而易见，或可通过实践所呈现的本公开的实施例而获悉。
根据本公开的一个方面，半导体封装衬底包含：基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，包含电路图案和导电材料；第一树脂，布置在第一沟槽中；以及第二树脂，布置在第二沟槽和第三沟槽中，其中第二沟槽暴露第一树脂的至少一部分。
在一个实施例中，半导体封装衬底可更包含布置在基底衬底的上部表面上且其上安裝有半导体芯片的安装部分，其中第三沟槽可布置为相较于第二沟槽据安装部分更远，且第三沟槽的宽度可大于第二沟槽的宽度。
在一个实施例中，第一树脂和第二树脂可设置为相同类型的树脂。
在一个实施例中，半导体封装衬底可更包含布置在基底衬底的上部表面中的第四沟槽，其中第四沟槽可沿着切割线布置。
在一个实施例中，第二树脂可布置在第四沟槽中。
根据本公开的另一方面，制造半导体封装衬底的方法包含：在由导电材料形成的基底衬底的下部表面中形成第一沟槽；用第一树脂填充第一沟槽；在基底衬底的上部表面中形成第二沟槽和第三沟槽；以及用第二树脂填充第二沟槽和第三沟槽，其中第二沟槽形成为暴露第一树脂的至少一部分。
在一个实施例中，基底衬底的上部表面可包含其上安裝有半导体芯片的安装部分，第三沟槽可布置为相较于第二沟槽距安装部分更远，且第三沟槽的宽度可大于第二沟槽的宽度。
在一个实施例中，第一树脂和第二树脂可由相同类型的树脂形成。
在一个实施例中，第四沟槽可进一步布置在基底衬底的上部表面中，且第四沟槽可沿着切割线布置。
在一个实施例中，第五沟槽可布置在基底衬底的下部表面中，且第五沟槽可与第四沟槽重叠。
根据本公开的另一方面，半导体封装包含基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，具有形成于基底衬底中的电路图案，且由导电材料形成；第一树脂，布置在第一沟槽中；第二树脂，布置在第二沟槽和第三沟槽中；半导体芯片，布置在基底衬底的上部表面上；以及罩盖，配置成覆盖半导体芯片且包含接合到基底衬底的接合部分，其中接合部分接合到布置在第三沟槽中的第二树脂。
在一个实施例中，半导体封装可更包含布置在接合部分与第二树脂之间的粘合部件。
在一个实施例中，第三沟槽的宽度可大于第二沟槽的宽度。
在一个实施例中，第一树脂和第二树脂可由相同类型的树脂形成。
在一个实施例中，半导体封装可更包含设置在基底衬底的边缘中的第四沟槽，其中第二树脂可布置在第四沟槽中。
附图说明
通过以下结合附图进行的描述，本公开的某些实施例的上述和其它方面、特征以及优点将更加显而易见，其中：
图1为根据本公开的实施例的半导体封装衬底的示意性横截面图；
图2为根据本公开的实施例的半导体封装的示意性横截面图；
图3到图8为依序示出根据本公开的实施例的制造半导体封装衬底的方法的横截面图；
图9为根据本公开的实施例的半导体封装衬底的示意性横截面图；
图10为根据本公开的实施例的半导体封装衬底的示意性横截面图；且
图11示出示意性地示出在半导体芯片安装在图9的半导体封装衬底上之后形成半导体封装的工艺的横截面图。
附图标号说明
10：半导体封装；
100、101：半导体封装衬底；
110：基底衬底；
110a：下部表面；
110b：上部表面；
111：第一沟槽；
112：第二沟槽；
113：第三沟槽；
114：第四沟槽；
115：第五沟槽；
120：第一树脂；
130：第二树脂；
200：半导体芯片；
250：导线；
300：罩盖；
310：接合部分；
320：粘合部件；
CL：切割线；
MP：安装部分。
具体实施方式
现将对实施例进行详细参考，所述实施例的实例在附图中示出，其中在全文中类似附图标号指代类似元件。在这方面，本实施例可具有不同形式且不应被解释为限于本文中所阐述的描述。因此，实施例仅通过参考附图在下文中进行描述以解释本说明书的各方面。如本文所使用，术语“和/或”包含相关联列举项中的一或多个的任何和全部组合。例如“中的至少一个”等表述当在元件列表之前时修饰元件的整个列表而不是修饰列表的个别元件。
本实施例可以各种方式变换，且因此，特定实施例在附图中示出且在具体实施方式中详细描述。通过结合附图参考下文所描述的细节，将清楚本实施例的影响和特征以及实现所述影响和特征的方法。然而，本实施例不限于下文所描述的实施例且可以各种形式实施。
在下文中，将参考附图详细地描述以下实施例，且当参考附图描述时，相同或对应组件给予相同附图标号，且省略其冗余描述。
在以下实施例中，例如第一和第二的术语用于区分一个组件与另一组件的目的而非限制。
在以下实施例中，除非上下文另有明确规定，否则单数表达包含复数表达。
在以下实施例中，例如包含或具有等术语意味着存在说明书中所描述的特征或组件，且预先不包含将添加的一或多个其它特征或组件的可能性。
在以下实施例中，当描述例如膜、区、组件等部分在另一部分上(或上方)或在另一部分下(在下方)时，这不仅包含所述部分直接在另一部分上方或下方的情况，而且还包含其间存在另一膜、另一区、另一组件等的情况。将参考附图描述上文和下文的标准。
在附图中，为了方便描述，组件的大小可被放大或减小。举例来说，为了方便描述而随机示出附图中所示出的每一组件的大小和厚度，且因此，以下实施例不限于图示。
图1为根据本公开的实施例的半导体封装衬底的示意性横截面图。
参考图1，在根据本公开的实施例的半导体封装衬底100中，第一树脂120和第二树脂130(其中的每一个由绝缘材料形成)分别填充在由导电材料形成的基底衬底110的下部表面110a和上部表面110b中。
此处，基底衬底110的上部表面110b可指代当通过使用半导体封装衬底100制造半导体封装时其上设置有半导体芯片的一侧，且下部表面110a可指代上部表面110b的相对侧。
基底衬底110形成半导体封装衬底100的一部分，且在处理之后，可形成电路图案，例如其上安裝有半导体芯片的安装部分MP、布线图案和连接到外部的端子部分。
基底衬底110可由导电材料形成，且可具有平板形状。基底衬底110可由单一材料(例如，Cu或Fe)形成，且可由各种材料，例如铜合金(例如Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn)、铁合金(例如，Fe-Ni或Fe-Ni-Co)等形成。另外，可商购的引线框架材料还可用作基底衬底110的材料。
第一沟槽111可设置在基底衬底110的下部表面110a中，且第二沟槽112和第三沟槽113可设置在基底衬底110的上部表面110b中。基底衬底110的其中不形成第一沟槽111到第三沟槽113且不设置第一树脂120和第二树脂130的所暴露部分可充当用于电连接到半导体芯片或外部电路板的端子。
第一沟槽111可指示在从基底衬底110的下部表面110a到其上部表面110b的方向上形成的凹槽。第一沟槽111不穿透基底衬底110，且因此，第一沟槽111的深度可小于基底衬底110的厚度。
第一树脂120可布置在第一沟槽111中。也就是说，第一树脂120可填充第一沟槽111的内部。第一树脂120与基底衬底110一起形成半导体封装衬底100。第一树脂120可保护基底衬底110且维持基底衬底110的强度。
第一树脂120可包含热塑性树脂或热固性树脂。在一些实施例中，第一树脂120可包含约80％到约90％或更多的二氧化硅以减少热膨胀。还可通过使用包含树脂组分的液体树脂材料或固体带进行第一树脂120的填充。
第二沟槽112和第三沟槽113可为在从基底衬底110的上部表面110b到其下部表面110a的方向上形成的凹槽。第二沟槽112可部分地暴露第一树脂120。另外，第三沟槽113可不暴露第一树脂120。
其上安装有半导体芯片的安装部分MP可布置在基底衬底110的上部表面110b上。第二沟槽112可布置成接近安装部分MP，且第三沟槽113可布置为相较于第二沟槽112距安装部分MP更远。第三沟槽113的宽度和/或深度可大于第二沟槽112的宽度和/或深度。此处，宽度可指示当在平面图中观察沟槽时横穿的最短距离。
第二树脂130可布置在第二沟槽112和第三沟槽113中。也就是说，第二树脂130可填充第二沟槽112和第三沟槽113的内侧。第二树脂130与基底衬底110一起形成半导体封装衬底100。第二树脂130可保护基底衬底110且维持基底衬底110的强度。
填充在第二沟槽112中的第二树脂130可布置在电路图案之间，且可将电路图案彼此电绝缘。可形成第二沟槽112以使得第一树脂120部分地暴露。因此，形成在基底衬底110上的电路图案可彼此绝缘。填充第二沟槽112的内部的第二树脂130可与第一树脂120接触。
填充在第三沟槽113中的第二树脂130可连接到用于稍后保护半导体芯片以增加粘附性的罩盖。
第二树脂130可由与第一树脂120相同的材料形成。举例来说，第二树脂130可包含热塑性树脂或热固性树脂。在一些实施例中，第二树脂130可包含约80％到约90％或更多的二氧化硅以减少热膨胀。还可通过使用包含树脂组分的液体树脂材料或固体带进行第二树脂130的填充。
当第一树脂120和第二树脂130由相同种类的树脂形成时，半导体封装衬底100的两个表面的热膨胀系数不存在差异，因为布置在基底衬底110的两个表面上的树脂是相同类型，且因此可更有效地防止半导体封装衬底100的变形。
图2为示出其中半导体芯片安装在图1的半导体封装衬底100上的半导体封装10的横截面图。在图2中，与图1中相同的附图标号表示相同部件，且省略其冗余描述。
参考图2，半导体封装10包含安装在半导体封装衬底100上的半导体芯片200和覆盖半导体芯片200的罩盖300。罩盖300可包含接合到半导体封装衬底100的接合部分310。
半导体封装衬底100的基底衬底110包含下部表面110a中的第一沟槽111，且第一树脂120可填充第一沟槽111。另外，基底衬底110可包含上部表面110b中的第二沟槽112和第三沟槽113，且第二树脂130可填充第二沟槽112和第三沟槽113。
半导体芯片200可安装在设置在基底衬底110的上部表面110b上的安装部分MP上。在此情况下，其上安裝有半导体芯片200的部分可称为管芯垫。半导体芯片200可通过导线250连接到基底衬底110的导线区。导线250的一端可接合到半导体芯片200，且导线250的另一端可连接到基底衬底110的上部表面110b的引线区。
罩盖300可保护半导体芯片200免受外部空气(例如，水分)影响和机械冲击，且可阻挡电磁波。罩盖300可由金属形成。
罩盖300可形成为具有围绕半导体芯片200的上部表面和侧表面的形状。罩盖300可包含其中容纳半导体芯片200的容纳部分和接合到半导体封装衬底100的接合部分310。罩盖300的接合部分310可布置成对应于半导体封装衬底100的第三沟槽113。接合部分310可接合到布置在第三沟槽113中的第二树脂130。
在一些实施例中，粘合部件320可进一步布置在接合部分310与第二树脂130之间。粘合部件320可由环氧树脂形成。
根据本申请案的基底衬底110可由导电材料形成，且因此，当基底衬底110通过粘合部件320接合到罩盖300时，粘合力可为较弱的。
在本实施例中，罩盖300的接合部分310布置成对应于第三沟槽113，且罩盖300的接合部分310通过粘合部件320接合到布置在第三沟槽113中的第二树脂130，且因此，罩盖300可稳定地接合到基底衬底110。
另外，根据本实施例，半导体封装衬底100包含基底衬底110，所述基底衬底110具有分别填充有第一树脂120和第二树脂130的下部侧和上部侧，以防止半导体封装衬底100因热膨胀和热收缩而变形，且因此半导体芯片200可稳定地安装。
另外，在另一实施例中，对应于罩盖300的接合部分310的区可不设置有第三沟槽113，且可设置有对应于接合部分310的呈固体带形式的第二树脂130。
图3到图8为依序示出根据本公开的实施例的制造半导体封装衬底100的工艺的示意性横截面图。
首先，如图3中所示出，制备基底衬底110。基底衬底110可由导电材料形成。基底衬底110可包含Cu、Cu合金(例如，Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn)、Fe、Fe合金(例如，Fe-Ni或Fe-Ni-Co)等。基底衬底110包含其上待安装半导体芯片的上部表面110b和作为上部表面110b的相对表面的下部表面110a。在一些实施例中，基底衬底110的厚度可为约0.1毫米到约0.3毫米。
接下来，基底衬底110的下部表面110a经处理以形成图4中所示出的第一沟槽111。此处，沟槽意味着基底衬底110未完全穿透。
蚀刻方法可用作处理基底衬底110的下部表面110a的方法。在一个实施例中，湿式蚀刻可用作蚀刻方法。在刻蚀方法的特定实例中，由感光材料形成的干膜抗蚀剂布置在基底衬底110的下部表面110a上，干膜抗蚀剂暴露且显影，且因此，抗蚀剂图案由干膜抗蚀剂形成。接下来，可通过使用喷射方法用例如氯化铜或氯化铁等蚀刻溶液蚀刻基底衬底110来形成第一沟槽111。
第一沟槽111的深度可为基底衬底110的厚度的约50％到约90％。在一些实施例中，第一沟槽111的深度可为约70微米到约200微米。可在后续工艺中考虑半导体封装衬底的处置容易度和上部表面110b的图案化的处理条件来调整第一沟槽111的深度。
接下来，如图5中所示出，第一沟槽111涂布有第一树脂120。
如果第一树脂120由不导电的绝缘材料形成，那么它是足够的。举例来说，第一树脂120可包含通过热处理聚合和固化的热固性树脂。第一树脂120可包含液体树脂。替代地，第一树脂120可用包含树脂组分的固体带形成。在一个实施例中，第一树脂120可在涂布第一沟槽111之后通过固化工艺固化。固化工艺可通过烘箱或红外加热器执行。
如图5中所示出，第一树脂120可包含布置在第一沟槽111中的部分和部分地覆盖下部表面110a的部分。在此情况下，如图6中所示出，基底衬底110的下部表面110a可通过激光工艺、刷涂工艺、抛光工艺、刻蚀工艺等暴露。因此，第一树脂120可仅在第一沟槽111内部。
在用第一树脂120填充第一沟槽111之前，可执行使第一沟槽111的内表面粗糙化的粗糙工艺。通过此，基底衬底110与第一树脂120之间的接合力可增加。为了使基底衬底110的第一沟槽111的内表面粗糙化，可使用等离子体处理、UV处理或基于过硫酸盐的溶液，且在此情况下，基底衬底110的第一沟槽111的内表面的粗糙度可为150纳米或大于150纳米(rms)。
随后，如图7中所示出，基底衬底110的上部表面110b经处理以形成第二沟槽112和第三沟槽113。
蚀刻方法可用作处理基底衬底110的上部表面110b的方法。在一个实施例中，湿式蚀刻可用作蚀刻方法。在刻蚀方法的特定实例中，由感光材料形成的干膜抗蚀剂布置在基底衬底110的上部表面110b上，干膜抗蚀剂暴露且显影，且因此，抗蚀剂图案由干膜抗蚀剂形成。接下来，可通过使用喷射方法用例如氯化铜或氯化铁等蚀刻溶液蚀刻基底衬底110来形成第二沟槽112和第三沟槽113。
在一些实施例中，第二沟槽112的宽度和深度可不同于第三沟槽113的宽度和深度。举例来说，第三沟槽113的宽度和深度可大于第二沟槽112的宽度和深度。可考虑待布置成稍后对应于第三沟槽113的罩盖300(参考图2)的接合部分的大小来确定第三沟槽113的宽度和深度。
另外，可形成第二沟槽112的一部分，使得第一树脂120暴露在基底衬底110上方。因此，彼此绝缘的电路图案可形成在基底衬底110的上部表面上。可在将布置罩盖300的接合部分的地方形成第三沟槽113。第三沟槽113可布置成围绕半导体芯片200的安装部分MP(参考图2)。第三沟槽113可布置在第二沟槽112的外部。
接下来，如图8中所示出，可用第二树脂130涂布和填充第二沟槽112和第三沟槽113。
如果第二树脂130由不导电的绝缘材料形成，那么它是足够的。举例来说，第二树脂130可包含通过热处理聚合和固化的热固性树脂。第二树脂130可包含液体树脂。替代地，第二树脂130可用包含树脂组分的固体带形成。在一个实施例中，第二树脂130可在涂布第二沟槽112和第三沟槽113之后通过固化工艺固化。固化工艺可通过烘箱或红外加热器执行。
第二树脂130可包含布置在第二沟槽112和第三沟槽113中的部分和部分地覆盖上部表面110b的部分。在此情况下，基底衬底110的上部表面110b可通过激光工艺、刷涂工艺、抛光工艺、刻蚀工艺等暴露。因此，第二树脂130可仅在第二沟槽112和第三沟槽113内部。
在用第二树脂130填充第二沟槽112和第三沟槽113之前，可执行使第二沟槽112和第三沟槽113的内表面粗糙化的粗糙化工艺。通过此，基底衬底110与第二树脂130之间的接合力可增加。等离子体处理、UV处理或基于过硫酸盐的溶液可用于粗糙工艺，且在此情况下，基底衬底110的第二沟槽112和第三沟槽113的内表面的粗糙度可为150纳米或大于150纳米(rms)。
另外，基底衬底110的未由第一树脂120和第二树脂130覆盖的暴露部分可充当用于电连接到半导体芯片或外部电路板的端子。因此，可对基底衬底110的暴露部分执行额外工艺。举例来说，基底衬底110的下部表面110a和上部表面110b的至少一部分可用Au、Pd等镀敷，或可对其执行有机可焊性防腐剂(organic solderability preservative；OSP)涂层以增加后续工艺中的焊料粘附性。
图3到图8部分地示出具有平板形状的半导体封装衬底100，但本公开的实施例还可适用于通过其将半导体封装衬底100卷绕成卷轴型的制造方法。
图9和图10为示意性地示出根据本公开的实施例的半导体封装衬底101的横截面图。在图9和图10中，与图1中相同的附图标号表示相同部件，且省略其冗余描述。
参考图9，半导体封装衬底101可包含彼此连接的多个半导体封装衬底100。半导体封装衬底101可通过整体地形成多个半导体封装衬底100配置，且随后半导体封装衬底101可通过沿着切割线CL切割而分离成半导体封装衬底100。
根据本实施例的半导体封装衬底101可更包含在基底衬底110的上部表面110b中的第四沟槽114以对应于切割线CL。第四沟槽114可包含在从基底衬底110的上部表面110b到其下部表面110a的方向上形成的凹槽。
在一个实施例中，第四沟槽114可涂布有第二树脂130。因此，可显著减小切割工艺中使用的锯切刀片的磨损。
另外，第五沟槽115可设置在基底衬底110的下部表面110a中以对应于切割线CL。第五沟槽115可包含在从基底衬底110的下部表面110a到其上部表面110b的方向上形成的凹槽。第五沟槽115可布置成与第四沟槽114重叠。
第一树脂120可布置在第五沟槽115中，如图9中所示出，或第一树脂120可不布置在第五沟槽115中，如图10中所示出。因此，存在基底衬底110中的切割部分的厚度较小，使得切割可容易地执行的优点。
图11示出示意性地示出在半导体芯片安装在图9的半导体封装衬底101上之后形成半导体封装的工艺的横截面图。
参考图11，首先，将多个半导体芯片200安装在半导体封装衬底101上，且执行线接合。接下来，覆盖多个半导体芯片200中的每一个的罩盖300附接到半导体封装衬底101。
罩盖300包含接合部分310，且接合部分310布置成对应于半导体封装衬底101的第三沟槽113。第二树脂130可布置在第三沟槽113中。粘合部件320可布置在接合部分310与第二树脂130之间。
另外，切割线CL布置在多个半导体芯片200之间或罩盖300之间。第四沟槽114可设置成对应于切割线CL，且第四沟槽114可用第二树脂130填充。
在将罩盖300附接到半导体封装衬底101之后，沿着切割线CL切割半导体封装衬底101以划分成多个半导体封装10，且因此，可完成半导体封装10的制造。
如上文所描述，根据本公开的实施例的半导体封装衬底和半导体封装各自包含具有填充有树脂的两侧的基底衬底，且因此，可显著减小热变形。
另外，根据本公开的实施例的半导体封装衬底和半导体封装各自包含接合到罩盖和其中布置有树脂的部分，且因此，罩盖的粘合力可增加。
当然，本公开的范围不受这些影响的限制。
应理解，本文中所描述的实施例应认为仅具有描述性意义，而非出于限制性目的。每一实施例内的特征或方面的描述通常应认为可用于其它实施例中的其它类似特征或方面。尽管已参考附图描述一或多个实施例，但本领域的普通技术人员应了解，在不脱离由以下权利要求定义的本公开的精神和范围的情况下，可在其中对形式和细节进行各种改变。

Claims (15)

1.一种半导体封装衬底，包括：
基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，所述基底衬底包含电路图案和导电材料；
第一树脂，布置在所述第一沟槽中；以及
第二树脂，布置在所述第二沟槽和所述第三沟槽中，
其中所述第二沟槽暴露所述第一树脂的至少一部分。
2.根据权利要求1所述的半导体封装衬底，还包括安装部分，所述安装部分布置在所述基底衬底的所述上部表面上，且半导体芯片安装在所述安装部分上，
其中所述第三沟槽布置为相较于所述第二沟槽距所述安装部分更远，且所述第三沟槽的宽度大于所述第二沟槽的宽度。
3.根据权利要求1所述的半导体封装衬底，其中所述第一树脂和所述第二树脂设置为相同类型的树脂。
4.根据权利要求1所述的半导体封装衬底，还包括第四沟槽，所述第四沟槽布置在所述基底衬底的所述上部表面中，
其中所述第四沟槽沿着切割线布置。
5.根据权利要求4所述的半导体封装衬底，其中所述第二树脂布置在所述第四沟槽中。
6.一种制造半导体封装衬底的方法，所述方法包括：
在由导电材料形成的基底衬底的下部表面中形成第一沟槽；
用第一树脂填充所述第一沟槽；
在所述基底衬底的上部表面中形成第二沟槽和第三沟槽；以及
用第二树脂填充所述第二沟槽和所述第三沟槽，
其中所述第二沟槽形成为暴露所述第一树脂的至少一部分。
7.根据权利要求6所述的制造半导体封装衬底的方法，其中
所述基底衬底的所述上部表面包含其上安裝有半导体芯片的安装部分，
所述第三沟槽布置为相较于所述第二沟槽距所述安装部分更远，以及
所述第三沟槽的宽度大于所述第二沟槽的宽度。
8.根据权利要求6所述的制造半导体封装衬底的方法，其中所述第一树脂和所述第二树脂由相同类型的树脂形成。
9.根据权利要求6所述的制造半导体封装衬底的方法，其中第四沟槽进一步布置在所述基底衬底的所述上部表面中，且所述第四沟槽沿着切割线布置。
10.根据权利要求9所述的制造半导体封装衬底的方法，其中第五沟槽布置在所述基底衬底的所述下部表面中，且所述第五沟槽与所述第四沟槽重叠。
11.一种半导体封装，包括：
基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，所述基底衬底具有形成于所述基底衬底中的电路图案，且所述基底衬底由导电材料形成；
第一树脂，布置在所述第一沟槽中；
第二树脂，布置在所述第二沟槽和所述第三沟槽中；
半导体芯片，布置在所述基底衬底的所述上部表面上；以及
罩盖，配置成覆盖所述半导体芯片且包含接合到所述基底衬底的接合部分，
其中所述接合部分接合到布置在所述第三沟槽中的所述第二树脂。
12.根据权利要求11所述的半导体封装，还包括粘合部件，所述粘合部件布置在所述接合部分与所述第二树脂之间。
13.根据权利要求11所述的半导体封装，其中所述第三沟槽的宽度大于所述第二沟槽的宽度。
14.根据权利要求11所述的半导体封装，其中所述第一树脂和所述第二树脂由相同类型的树脂形成。
15.根据权利要求11所述的半导体封装，还包括第四沟槽，所述第四沟槽设置在所述基底衬底的边缘中，
其中所述第二树脂布置在所述第四沟槽中。
CN202211088601.3A 2021-09-15 2022-09-07 半导体封装衬底、制造其的方法和半导体封装 Pending CN115810608A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210123112A KR102531703B1 (ko) 2021-09-15 2021-09-15 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지
KR10-2021-0123112 2021-09-15

Publications (1)

Publication Number Publication Date
CN115810608A true CN115810608A (zh) 2023-03-17

Family

ID=85478034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211088601.3A Pending CN115810608A (zh) 2021-09-15 2022-09-07 半导体封装衬底、制造其的方法和半导体封装

Country Status (4)

Country Link
US (1) US20230080101A1 (zh)
KR (1) KR102531703B1 (zh)
CN (1) CN115810608A (zh)
TW (1) TWI830321B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP6617955B2 (ja) 2014-09-16 2019-12-11 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101999594B1 (ko) * 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법

Also Published As

Publication number Publication date
KR20230040028A (ko) 2023-03-22
KR102531703B1 (ko) 2023-05-12
TWI830321B (zh) 2024-01-21
TW202314990A (zh) 2023-04-01
US20230080101A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US7511365B2 (en) Thermal enhanced low profile package structure
EP1952440B1 (en) Metal cuboid semiconductor device and method
US6025650A (en) Semiconductor device including a frame terminal
US5652461A (en) Semiconductor device with a convex heat sink
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2006060128A (ja) 半導体装置
KR101253401B1 (ko) 본딩용 패드의 제조 방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
CN111987078A (zh) 半导体装置及制造半导体装置的方法
KR20020084889A (ko) 반도체장치
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
TWI830321B (zh) 半導體封裝基板、製造其的方法和半導體封裝
JPH10247715A (ja) 半導体装置及びその製造方法
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
JP2813587B2 (ja) 半導体装置およびその製造方法
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR100308393B1 (ko) 반도체패키지및그제조방법
KR101120925B1 (ko) 볼 그리드 어레이 기판 및 반도체 칩 패키지 제조방법
JP2009158824A (ja) 半導体装置およびその製造方法
KR20110065696A (ko) 반도체 패키지 및 이의 제조 방법
JPH01128895A (ja) 半導体ｉｃ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination