CN115810591A - 散热垫、包括其的半导体芯片和制造半导体芯片的方法 - Google Patents

散热垫、包括其的半导体芯片和制造半导体芯片的方法 Download PDF

Info

Publication number
CN115810591A
CN115810591A CN202210501876.9A CN202210501876A CN115810591A CN 115810591 A CN115810591 A CN 115810591A CN 202210501876 A CN202210501876 A CN 202210501876A CN 115810591 A CN115810591 A CN 115810591A
Authority
CN
China
Prior art keywords
insulating layer
heat
semiconductor chip
semiconductor substrate
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210501876.9A
Other languages
English (en)
Inventor
崔智旻
李全一
李钟旼
李周益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115810591A publication Critical patent/CN115810591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了半导体芯片的散热垫、包括散热垫的半导体芯片和制造半导体芯片的方法，所述散热垫包括：散热芯，位于半导体基底的下表面处的沟槽中，散热芯被构造为接收从竖直延伸穿过半导体基底的贯穿硅过孔(TSV)产生的热；散热头，连接到散热芯并且从半导体基底的下表面突出，散热头被构造为使散热芯中的热散发；第一绝缘层，位于沟槽的内表面与散热芯之间；以及第二绝缘层，位于第一绝缘层与散热芯之间。

Description

散热垫、包括其的半导体芯片和制造半导体芯片的方法
本申请要求于2021年9月14日在韩国知识产权局(KIPO)提交的第10-2021-0122236号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
实施例涉及散热垫(thermal pad)、包括散热垫的半导体芯片以及制造半导体芯片的方法。
背景技术
在包括多个堆叠的半导体芯片的半导体封装件中，半导体芯片可以经由贯穿硅过孔(TSV，也称为硅通孔)彼此电连接。TSV可以竖直延伸穿过半导体芯片，以与其他半导体芯片的其他TSV电接触。
发明内容
实施例可以通过提供半导体芯片的散热垫来实现，所述散热垫包括：散热芯，位于半导体基底的下表面处的沟槽中，散热芯被构造为接收从竖直延伸穿过半导体基底的贯穿硅过孔(TSV)产生的热；散热头，连接到散热芯并且从半导体基底的下表面突出，散热头被构造为使散热芯中的热散发；第一绝缘层，位于沟槽的内表面与散热芯之间；以及第二绝缘层，位于第一绝缘层与散热芯之间。
实施例可以通过提供半导体芯片来实现，所述半导体芯片包括：半导体基底，包括位于半导体基底的下表面处的沟槽；贯穿硅过孔(TSV)，竖直延伸穿过半导体基底；散热芯，位于沟槽中，散热芯被构造为接收从TSV产生的热；散热头，连接到散热芯并且从半导体基底的下表面突出，散热头被构造为使散热芯中的热散发；第一绝缘层，位于沟槽的内表面与散热芯之间；以及第二绝缘层，位于第一绝缘层与散热芯之间。
实施例可以通过提供制造半导体芯片的方法来实现，所述方法包括：提供在其中包括贯穿硅过孔(TSV)的半导体基底；在半导体基底的下表面处且与TSV相邻地形成沟槽；在半导体基底的下表面和沟槽的内表面上顺序地形成第一绝缘层和第二绝缘层；在第二绝缘层上形成导电层，以用导电层填充沟槽；去除导电层的一部分，直到使第二绝缘层的位于半导体基底的下表面处的部分暴露，以在沟槽中形成散热芯；在散热芯和TSV上形成种子层；以及从种子层形成连接到散热芯的散热头和连接到TSV的头部。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将是清楚的，在附图中：
图1是根据示例实施例的半导体芯片的剖视图；
图2是图1中的半导体芯片的仰视图；
图3是图1中的部分“A”的放大剖视图；
图4至图10是制造图3中的半导体芯片的方法中的阶段的剖视图；
图11是根据示例实施例的半导体芯片的剖视图；
图12是根据示例实施例的半导体芯片的剖视图；
图13是图12中的部分“B”的放大剖视图；
图14和图15是制造图13中的半导体芯片的方法中的阶段的剖视图；
图16是根据示例实施例的半导体芯片的剖视图；
图17是包括图1中的半导体芯片的多芯片封装件的剖视图；并且
图18是包括图12中的半导体芯片的多芯片封装件的剖视图。
具体实施方式
图1是根据示例实施例的半导体芯片的剖视图，图2是图1中的半导体芯片的仰视图，并且图3是图1中的部分“A”的放大剖视图。
参照图1至图3，根据实施例的半导体芯片100可以包括半导体基底110、多个TSV120和多个散热垫(thermal pad，也称为“导热垫”)200。多个半导体芯片100可以堆叠。堆叠的半导体芯片100可以经由TSV 120和导电凸块彼此电连接。
在实施方式中，半导体基底110可以包括例如硅基底。电路可以形成在半导体基底110中。半导体基底110可以在其中包括多个沟槽112。沟槽112可以在竖直方向上从半导体基底110的下表面向上(例如，向内)延伸。
TSV 120可以将堆叠的半导体芯片100彼此电连接。每个TSV 120可以竖直延伸穿过半导体基底110。每个TSV 120可以具有通过半导体基底110的上表面暴露或在半导体基底110的上表面处暴露的上端。每个TSV 120可以具有通过半导体基底110的下表面暴露或在半导体基底110的下表面处暴露的下端。每个TSV 120可以被绝缘层122围绕。在实施方式中，绝缘层122可以围绕(例如，环绕)TSV 120的侧表面、上端和下端。在实施方式中，绝缘层122可以围绕TSV 120的整个外表面。在实施方式中，绝缘层122可以包括例如氧化物。
在实施方式中，每个TSV 120可以包括头部124和位于头部124上的种子层230。头部124可以位于TSV 120的下端上。头部124可以从半导体基底110的下表面突出(例如，向外突出)。在实施方式中，头部124的侧表面和下表面可以暴露。在实施方式中，头部124可以具有比TSV 120的宽度宽的宽度。在实施方式中，头部124的宽度可以基本等于或小于TSV 120的宽度。TSV 120可以包括导电材料(例如，金属)。在实施方式中，TSV 120可以包括例如铜。
种子层230可以位于TSV 120的下端与头部124之间。可以通过对种子层230执行的镀覆工艺来形成头部124。在实施方式中，种子层230(例如，TSV 120上的种子层230)可以具有与头部124的宽度基本相同的宽度。
电信号可以通过TSV 120传输，这会从TSV 120或者在TSV 120中产生热。为了使来自TSV 120的热快速散发，散热垫200可以与每个TSV 120相邻。在实施方式中，相对较大量的热会从TSV 120的下端或在TSV 120的下端处产生，并且散热垫200可以与TSV 120的下端相邻。在实施方式中，每个散热垫200可以包括散热芯(thermal core，也称为“导热芯”)210、散热头(thermalhead，也称为“导热头”)212、第一绝缘层220、第二绝缘层222、第三绝缘层224和种子层230。
散热芯210可以位于沟槽112中。散热芯210可以充分填充或完全填充沟槽112。在实施方式中，散热芯210的形状可以根据沟槽112的形状而改变。散热芯210可以接收从TSV120产生的热。在实施方式中，沟槽112可以位于半导体基底110的下表面的与TSV 120的下端相邻的部分中或位于半导体基底110的下表面的与TSV 120的下端相邻的部分处。在实施方式中，散热芯210可以包括金属(例如，铜)。散热芯210可以穿过半导体基底110的下表面而进入到半导体基底110中，或者在半导体基底110的下表面处穿入半导体基底110，使得散热芯210可以定位为与TSV 120的下端相邻。在实施方式中，从TSV 120的下端产生的热可以快速传递到散热芯210。
散热头212可以位于散热芯210的下端处。散热头212可以从半导体基底110的下表面突出(例如，向外突出)。在实施方式中，散热头212的侧表面和下表面可以暴露。散热头212可以被配置为使散热芯210中的或来自散热芯210的热快速散发。在实施方式中，散热头212可以具有比散热芯210的宽度宽的宽度。在实施方式中，散热头212的宽度可以不大于散热芯210的宽度。在实施方式中，散热头212可以包括与散热芯210的材料基本相同的材料。在实施方式中，散热头212可以包括金属(例如，铜)。在实施方式中，散热头212可以包括与散热芯210的材料不同的材料。
种子层230可以位于散热芯210与散热头212之间。可以通过对种子层230执行的镀覆工艺来形成散热头212。在实施方式中，散热芯210上的种子层230可以具有与散热头212的宽度基本相同的宽度。在实施方式中，可以与形成TSV 120上的种子层230一起形成散热垫200的种子层230。
第一绝缘层220可以具有相对薄的厚度。第一绝缘层220可以位于半导体基底110的下表面上和沟槽112的内表面上。在实施方式中，第一绝缘层220可以位于沟槽112的侧表面和底表面上。在实施方式中，第一绝缘层220可以位于沟槽112的内表面与散热芯210之间，以使散热芯210与半导体基底110电隔离。散热垫200可以是不被施加有电信号的虚设垫。在实施方式中，位于半导体基底110的下表面上的第一绝缘层220可以围绕在TSV 120的下端周围的绝缘层122。在实施方式中，第一绝缘层220可以包括绝缘材料(例如，氧化物)。
第二绝缘层222可以具有相对薄的厚度。第二绝缘层222可以位于第一绝缘层220上。在实施方式中，沟槽112中的第二绝缘层222可以位于第一绝缘层220与散热芯210之间。位于半导体基底110的下表面上的第二绝缘层222也可以围绕在TSV 120的下端周围的绝缘层122。在实施方式中，第二绝缘层222可以包括绝缘材料(例如，氮化硅)。
在实施方式中，第一绝缘层220可以增强第二绝缘层222与半导体基底110之间的粘附力。在实施方式中，第二绝缘层222可以在下面描述的用于制造图3中的半导体芯片100的平坦化工艺中用作停止层。
图4至图10是制造图3中的半导体芯片的方法中的阶段的剖视图。图4至图10示出了对具有向上取向的下表面的半导体基底110执行的工艺。因此，在下文中，半导体基底110的下表面可以被称为半导体基底110的上表面。
参照图4，可以部分地去除半导体基底110的上表面以减小半导体基底110的厚度。在实施方式中，TSV 120的上端可以通过半导体基底110的上表面或在半导体基底110的上表面处暴露。
参照图5，可以在半导体基底110的上表面上形成光致抗蚀剂图案250。光致抗蚀剂图案250可以具有使半导体基底110的表面的与TSV 120相邻的部分暴露的开口252。
可以使用光致抗蚀剂图案250作为蚀刻掩模来蚀刻半导体基底110的表面，以在半导体基底110中形成沟槽112。
然后，参照图6，可以去除光致抗蚀剂图案250。在实施方式中，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案250。
参照图7，可以在半导体基底110的上表面上形成第一绝缘层220。在实施方式中，可以在半导体基底110的上表面上、TSV 120的上端上和沟槽112的内表面上形成第一绝缘层220。在实施方式中，第一绝缘层220可以包括例如氧化物。
可以在第一绝缘层220上形成第二绝缘层222。在实施方式中，可以在沟槽112中在第一绝缘层220上形成第二绝缘层222。在实施方式中，第二绝缘层222可以包括例如氮化硅。
可以在第二绝缘层222上形成第三绝缘层224。在实施方式中，可以在沟槽112中在第二绝缘层222上形成第三绝缘层224。在实施方式中，第三绝缘层224可以包括例如氧化物。
参照图8，可以在第三绝缘层224上形成导电层214。在实施方式中，可以用导电层214填充沟槽112的剩余部分。在实施方式中，导电层214可以包括例如铜。
参照图9，可以去除导电层214的部分，直到可以使半导体基底110的上表面上的第二绝缘层222暴露。在实施方式中，可以执行平坦化工艺。第二绝缘层222可以用作平坦化工艺的停止层。在实施方式中，平坦化工艺可以包括例如化学机械抛光(CMP)工艺。
可以通过平坦化工艺去除TSV 120的从半导体基底110的表面突出的端部的部分以及围绕TSV 120的端部的第三绝缘层224、第二绝缘层222和第一绝缘层220的部分。在实施方式中，可以完全去除第三绝缘层224的位于半导体基底110的表面上的部分。在实施方式中，仅第一绝缘层220和第二绝缘层222可以保留在半导体基底110的表面上。在实施方式中，可以使TSV 120的端部暴露。
在实施方式中，可以执行平坦化工艺，直到使半导体基底110的表面上的第二绝缘层222暴露。在实施方式中，可以保留导电层的位于沟槽112中的部分，以在沟槽112中形成散热芯210。可以使散热芯210的表面(例如，上表面)暴露。在实施方式中，还可以保留第三绝缘层224的位于沟槽112中的部分。在实施方式中，可以保留沟槽112中的第一绝缘层220、第二绝缘层222和第三绝缘层224。在实施方式中，第一绝缘层220、第二绝缘层222和第三绝缘层224可以位于散热芯210与沟槽112的内表面之间，使得散热芯210可以由第一绝缘层至第三绝缘层220、222和224支撑。
可以在半导体基底110的表面上形成种子层230。在实施方式中，可以在TSV 120的端部上、散热芯210的表面上和第二绝缘层222的表面上形成种子层230。
参照图10，可以在种子层230上形成光致抗蚀剂图案254。光致抗蚀剂图案254可以具有开口256和258，开口256使种子层230的位于散热芯210的表面上的部分暴露，开口258使种子层230的位于TSV 120的端部上的部分暴露。
可以对种子层230的暴露部分执行镀覆工艺，以形成TSV 120上的头部124和散热垫200的散热头212。然后，可以去除光致抗蚀剂图案254。可以去除种子层230的由TSV 120上的头部124和散热头212暴露的部分，以完成图3中的半导体芯片100。
图11是根据示例实施例的半导体芯片的剖视图。
参照图11，根据实施例的半导体芯片100a可以不包括图3中的半导体芯片100的元件之中的第三绝缘层224。在实施方式中，仅第一绝缘层220和第二绝缘层222可以(与散热芯210一起)包括在沟槽112中。在实施方式中，第二绝缘层222的内表面可以直接接触散热芯210的外表面。
除了不包括用于形成第三绝缘层224的工艺之外，制造半导体芯片100a的方法可以包括与参照图4至图10所示的工艺基本相同的工艺。因此，为简洁起见，在这里可以省略关于制造半导体芯片100a的方法的任何进一步说明。
图12是根据示例实施例的半导体芯片的剖视图，并且图13是图12中的部分“B”的放大剖视图。
除了还包括种子层和第四绝缘层之外，根据实施例的半导体芯片100b可以包括与图3中的半导体芯片100的元件基本相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，在这里可以省略关于相同元件的任何进一步说明。
参照图12和图13，多个半导体芯片100b可以堆叠。堆叠的半导体芯片100b的TSV120可以彼此直接连接。在实施方式中，堆叠的半导体芯片100b可以通过混合键合工艺彼此电连接。
种子层232可以围绕TSV 120上的头部124的侧表面以及TSV 120上的头部124的上表面(例如，在TSV 120与头部124之间的上表面)。在实施方式中，TSV 120上的头部124的仅下表面(例如，外表面)可以暴露。在实施方式中，种子层232可以围绕散热头212的侧表面和散热头212的上表面(例如，在散热头212与散热芯210之间的上表面)。在实施方式中，散热头212的仅下表面(例如，外表面)可以暴露。
第四绝缘层240可以位于半导体基底110的下表面上的第二绝缘层222上，并且可以围绕种子层232。在实施方式中，第四绝缘层240可以围绕种子层232的与TSV 120上的头部124的侧表面接触的部分。在实施方式中，第四绝缘层240可以围绕种子层232的与散热头212的侧表面接触的部分。在实施方式中，第四绝缘层240可以具有与TSV 120的头部124的下表面和散热头212的下表面基本共面的下表面。在实施方式中，TSV 120上的头部124的下表面和散热头212的下表面可以通过第四绝缘层240暴露。
图14和图15是制造图13中的半导体芯片的方法中的阶段的剖视图。
可以执行与参照图4至图8所示的工艺基本相同的工艺。可以去除导电层和第三绝缘层224，直到使第二绝缘层222暴露。
参照图14，可以在第二绝缘层222上形成第四绝缘层240。在实施方式中，第四绝缘层240可以包括例如氧化物。
参照图15，可以蚀刻第四绝缘层240，以形成使TSV 120的表面暴露的开口246和使散热芯210的表面暴露的开口248。
可以在开口246和248的内表面上形成种子层232。在实施方式中，可以在TSV 120的表面、散热芯210的表面以及开口246和248的其他内表面上形成种子层232。
可以对种子层232执行镀覆工艺，以形成TSV 120上的头部124和散热垫200的散热头212，从而完成图13中的半导体芯片100b。
图16是根据示例实施例的半导体芯片的剖视图。
参照图16，根据实施例的半导体芯片100c可以不包括图13中的半导体芯片100b的元件之中的第三绝缘层224。在实施方式中，仅第一绝缘层220和第二绝缘层222可以(例如，与散热芯210一起)包括在沟槽112中。在实施方式中，第二绝缘层222的内表面可以直接接触散热芯210的外表面。
除了不包括用于形成第三绝缘层224的工艺之外，制造半导体芯片100c的方法可以包括与参照图4至图8、图14和图15所示的工艺基本相同的工艺。因此，为了简洁起见，在这里可以省略关于制造半导体芯片100c的方法的任何进一步说明。
图17是包括图1中的半导体芯片的多芯片封装件的剖视图。
参照图17，根据实施例的多芯片封装件300可以包括封装基底310、第一半导体芯片320、第二半导体芯片330、模制构件350和外部端子360。第一半导体芯片320可以位于封装基底310的上表面上。第二半导体芯片330可以堆叠在第一半导体芯片320的上表面上。
第一半导体芯片320和第二半导体芯片330可以具有与图1中的半导体芯片100的结构基本相同的结构。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，在这里可以省略关于相同元件的任何进一步说明。
第一半导体芯片320可以包括第一TSV 322。第一TSV 322可以具有与图1中的TSV120的结构基本相同的结构。第二半导体芯片330可以包括第二TSV 332。第二TSV 332可以具有与图1中的TSV 120的结构基本相同的结构。因此，为简洁起见，在这里可省略关于第一TSV 322和第二TSV 332的任何进一步说明。
第一导电凸块340可以位于封装基底310与第一半导体芯片320之间。在实施方式中，第一导电凸块340可以(例如，通过第一TSV 322上的头部)连接到第一TSV 322的下端。第一导电凸块340可以连接到封装基底310的上表面上的垫。在实施方式中，封装基底310和第一半导体芯片320可以经由第一导电凸块340彼此电连接。
第二导电凸块342可以位于第一半导体芯片320与第二半导体芯片330之间。在实施方式中，第二导电凸块342可以连接到第一TSV 322的端部。第二导电凸块342可以(例如，通过第二TSV 332上的头部)连接到第二TSV 332的端部。在实施方式中，第一半导体芯片320和第二半导体芯片330可以经由第二导电凸块342彼此电连接。
模制构件350可以形成在封装基底310的上表面上以覆盖第一半导体芯片320和第二半导体芯片330。模制构件350可以包括例如环氧模塑化合物(EMC)。
外部端子360可以安装在封装基底310的下表面上。外部端子360可以包括例如焊球。
图18是包括图12中的半导体芯片的多芯片封装件的剖视图。
参照图18，根据实施例的多芯片封装件400可以包括封装基底410、第一半导体芯片420、第二半导体芯片430、模制构件450和外部端子460。第一半导体芯片420可以位于封装基底410的上表面上。第二半导体芯片430可以堆叠在第一半导体芯片420的上表面上。
第一半导体芯片420和第二半导体芯片430可以具有与图12中的半导体芯片100b的结构基本相同的结构。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，在这里可以省略关于相同元件的任何进一步说明。
第一半导体芯片420可以包括第一TSV 422。第一TSV 422可以具有与图12中的TSV120的结构基本相同的结构。第二半导体芯片430可以包括第二TSV 432。第二TSV 432可以具有与图12中的TSV 120的结构基本相同的结构。因此，为了简洁起见，在这里可以省略关于第一TSV 422和第二TSV 432的任何进一步说明。
第一TSV 422上的头部可以直接连接到封装基底410的垫。在实施方式中，第一TSV422上的头部可以通过混合键合工艺直接接触封装基底410的垫。在实施方式中，在封装基底410与第一半导体芯片420之间可以不形成间隙。
第二TSV 432上的头部可以直接连接到第一TSV 422的端部。在实施方式中，第二TSV 432上的头部可以通过混合键合工艺直接接触第一TSV 422的上端。在实施方式中，在第一半导体芯片420与第二半导体芯片430之间可以不形成间隙。
混合键合工艺可以包括悬挂(dangling)工艺和退火工艺。悬挂工艺可以包括使第二半导体芯片430的下表面与第一半导体芯片420的上表面接触，以使第一半导体芯片420和第二半导体芯片430中的硅成分彼此悬挂键合。退火工艺可以包括向第一半导体芯片420和第二半导体芯片430施加热，以使封装基底410的垫、第一TSV 422和第二TSV 432膨胀，从而使封装基底410的垫、第一TSV 422和第二TSV 432彼此共价键合。
模制构件450可以形成在封装基底410的上表面上以覆盖第一半导体芯片420和第二半导体芯片430。模制构件350可以包括环氧模塑化合物(EMC)。
外部端子460可以安装在封装基底410的下表面上。外部端子360可以包括例如焊球。
根据实施例，第一绝缘层和第二绝缘层可以位于沟槽的内表面与散热芯之间，以有助于增强散热垫的结构。因此，散热垫可以有助于有效地散发TSV中的热。
在实施方式中，双重结构或三重结构的绝缘层可以包括在沟槽的内表面与散热芯之间，以有助于增强散热垫的结构。因此，散热垫可以更有效地散发TSV中的热。
通过总结和回顾，热会从TSV产生。热可能使半导体芯片中的电路劣化。
为了使热散发，可以在半导体基底上布置散热垫。散热垫可以位于半导体基底的下表面上。散热垫可能具有弱结构，进而具有低散热能力。
一个或更多个实施例可以提供被构造为用于使延伸穿过半导体芯片的TSV中的热散发的散热垫。
一个或更多个实施例可以提供可以能够有效地散发TSV中的热的散热垫。
根据示例实施例，第一绝缘层和第二绝缘层可以位于沟槽的内表面与散热芯之间，以有助于增强散热垫的结构。因此，散热垫可以有效地散发TSV中的热。
这里已经公开了示例实施例，尽管采用了特定术语，但是它们仅以一般和描述性意义被使用和解释，而不是为了限制的目的。在一些情况下，如自本申请提交之时起对于本领域普通技术人员将清楚的，除非另外具体指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体芯片的散热垫，所述散热垫包括：
散热芯，位于半导体基底的下表面处的沟槽中，散热芯被构造为接收从竖直延伸穿过半导体基底的贯穿硅过孔产生的热；
散热头，连接到散热芯并且从半导体基底的下表面突出，散热头被构造为使散热芯中的热散发；
第一绝缘层，位于沟槽的内表面与散热芯之间；以及
第二绝缘层，位于第一绝缘层与散热芯之间。
2.根据权利要求1所述的散热垫，其中，第一绝缘层和第二绝缘层均延伸至半导体基底的下表面。
3.根据权利要求1所述的散热垫，其中，第一绝缘层包括氧化物。
4.根据权利要求1所述的散热垫，其中，第二绝缘层包括氮化硅。
5.根据权利要求1所述的散热垫，所述散热垫还包括位于第二绝缘层与散热芯之间的第三绝缘层。
6.根据权利要求5所述的散热垫，其中，第三绝缘层包括氧化物。
7.根据权利要求1所述的散热垫，所述散热垫还包括位于散热芯与散热头之间的种子层。
8.一种半导体芯片，所述半导体芯片包括：
半导体基底，包括位于半导体基底的下表面处的沟槽；
贯穿硅过孔，竖直延伸穿过半导体基底；
散热芯，位于沟槽中，散热芯被构造为接收从贯穿硅过孔产生的热；
散热头，连接到散热芯并且从半导体基底的下表面突出，散热头被构造为使散热芯中的热散发；
第一绝缘层，位于沟槽的内表面与散热芯之间；以及
第二绝缘层，位于第一绝缘层与散热芯之间。
9.根据权利要求8所述的半导体芯片，其中，第一绝缘层和第二绝缘层均延伸至半导体基底的下表面。
10.根据权利要求8所述的半导体芯片，所述半导体芯片还包括位于第二绝缘层与散热芯之间的第三绝缘层。
11.根据权利要求8所述的半导体芯片，所述半导体芯片还包括位于散热芯与散热头之间的种子层。
12.根据权利要求11所述的半导体芯片，其中，种子层延伸至散热头的侧表面。
13.根据权利要求8所述的半导体芯片，所述半导体芯片还包括在贯穿硅过孔上从半导体基底的下表面突出的头部。
14.根据权利要求13所述的半导体芯片，所述半导体芯片还包括位于贯穿硅过孔与头部之间的种子层。
15.根据权利要求8所述的半导体芯片，所述半导体芯片还包括位于半导体基底的下表面上且围绕贯穿硅过孔和散热头的第四绝缘层。
16.一种制造半导体芯片的方法，所述方法包括以下步骤：
提供在其中包括贯穿硅过孔的半导体基底；
在半导体基底的下表面处与贯穿硅过孔相邻地形成沟槽；
在半导体基底的下表面和沟槽的内表面上顺序地形成第一绝缘层和第二绝缘层；
在第二绝缘层上形成导电层，以用导电层填充沟槽；
去除导电层的一部分，直到使第二绝缘层的位于半导体基底的下表面处的部分暴露，以在沟槽中形成散热芯；
在散热芯和贯穿硅过孔上形成种子层；以及
从种子层形成连接到散热芯的散热头和连接到贯穿硅过孔的头部。
17.根据权利要求16所述的方法，所述方法还包括在第二绝缘层上形成第三绝缘层。
18.根据权利要求17所述的方法，其中，去除导电层的一部分的步骤包括去除第三绝缘层的位于半导体基底的下表面上的部分。
19.根据权利要求16所述的方法，其中，形成种子层的步骤包括在散热头的侧表面上和头部的侧表面上形成种子层。
20.根据权利要求19所述的方法，所述方法还包括在半导体基底的下表面上形成第四绝缘层，使得第四绝缘层围绕贯穿硅过孔和散热头。
CN202210501876.9A 2021-09-14 2022-05-09 散热垫、包括其的半导体芯片和制造半导体芯片的方法 Pending CN115810591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210122236A KR20230039214A (ko) 2021-09-14 2021-09-14 방열 패드, 이를 포함하는 반도체 칩 및 반도체 칩의 제조 방법
KR10-2021-0122236 2021-09-14

Publications (1)

Publication Number Publication Date
CN115810591A true CN115810591A (zh) 2023-03-17

Family

ID=85479985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210501876.9A Pending CN115810591A (zh) 2021-09-14 2022-05-09 散热垫、包括其的半导体芯片和制造半导体芯片的方法

Country Status (3)

Country Link
US (1) US20230078980A1 (zh)
KR (1) KR20230039214A (zh)
CN (1) CN115810591A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7843064B2 (en) * 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8222139B2 (en) * 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US9530726B2 (en) * 2010-06-28 2016-12-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
KR101916225B1 (ko) * 2012-04-09 2018-11-07 삼성전자 주식회사 Ｔｓｖ를 구비한 반도체 칩 및 그 반도체 칩 제조방법
US9287197B2 (en) * 2013-03-15 2016-03-15 Globalfoundries Singapore Pte. Ltd. Through silicon vias
US9099427B2 (en) * 2013-10-30 2015-08-04 International Business Machines Corporation Thermal energy dissipation using backside thermoelectric devices
US9472483B2 (en) * 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
KR102495587B1 (ko) * 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
US9805977B1 (en) * 2016-06-08 2017-10-31 Globalfoundries Inc. Integrated circuit structure having through-silicon via and method of forming same
US10707151B2 (en) * 2018-11-20 2020-07-07 Nanya Technology Corporation Through silicon via structure and method for manufacturing the same
US11742407B2 (en) * 2019-12-02 2023-08-29 Intel Corporation Multilayer high-k gate dielectric for a high performance logic transistor
US20230187300A1 (en) * 2021-12-13 2023-06-15 Intel Corporation Backside heat dissipation using buried heat rails

Also Published As

Publication number Publication date
US20230078980A1 (en) 2023-03-16
KR20230039214A (ko) 2023-03-21

Similar Documents

Publication Publication Date Title
US11387171B2 (en) Method of packaging a semiconductor die
US10381298B2 (en) Packages with Si-substrate-free interposer and method forming same
US9536862B2 (en) Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
KR20200059516A (ko) 반도체 장치, 반도체 패키지 및 이의 제조 방법
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
US20180315740A1 (en) Semiconductor device package and method for fabricating the same
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
US11901344B2 (en) Manufacturing method of semiconductor package
US11688667B2 (en) Semiconductor package including a pad pattern
CN111146191A (zh) 半导体封装件
CN115206897A (zh) 包括模制层的半导体封装件
CN117594566A (zh) 半导体封装件
US20230078980A1 (en) Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip
CN115708200A (zh) 半导体封装件
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
US11935871B2 (en) Semiconductor package and method of fabricating the same
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20240234375A1 (en) Method of fabricating semiconductor package
KR101225193B1 (ko) 반도체 패키지 및 이의 제조 방법
US20180122721A1 (en) Plug structure of a semiconductor chip and method of manufacturing the same
TW202403989A (zh) 半導體封裝及其形成方法
KR20240080228A (ko) 반도체 패키지 및 그 제조 방법
KR20230048196A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication