CN115810577A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115810577A
CN115810577A CN202111067349.3A CN202111067349A CN115810577A CN 115810577 A CN115810577 A CN 115810577A CN 202111067349 A CN202111067349 A CN 202111067349A CN 115810577 A CN115810577 A CN 115810577A
Authority
CN
China
Prior art keywords
layer
active region
active regions
substrate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111067349.3A
Other languages
English (en)
Inventor
卢经文
王晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111067349.3A priority Critical patent/CN115810577A/zh
Priority to PCT/CN2022/070684 priority patent/WO2023035523A1/zh
Priority to US17/955,630 priority patent/US20230027276A1/en
Publication of CN115810577A publication Critical patent/CN115810577A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；刻蚀所述衬底，形成多个有源区、位于相邻所述有源区之间的沟槽、以及位于所述有源区下方的空气隙；形成至少填充所述沟槽的填充层。本发明有效阻挡了来自于底部的电子对有源区的干扰，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在DRAM等半导体结构中，每个有源区与两条字线交叠(即两条字线穿过同一有源区)，当其中一条字线被激活且被反复刷新(refresh)，会产生如下两方面的影响：一方面，会对穿过同一有源区的另一条字线产生噪声或者干扰；另一方面，在与被激活的字线邻近的有源区被激活或者被刷新之前，若被激活的字线刷新频率过高，会使得与被激活的字线邻近的有源区变得脆弱，出现电荷损失或者漏电问题。上述两方面的影响都会造成与被激活的字线邻近的一个或者多个有源区的数据发生错误，产生所谓的行锤击效应(RowHammer Effect)。
因此，如何减轻行锤击效应，降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有技术的半导体结构易产生行锤击效应的问题，以降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成多个有源区、位于相邻所述有源区之间的沟槽、以及位于所述有源区下方的空气隙；
形成至少填充所述沟槽的填充层。
可选的，形成多个有源区、位于相邻所述有源区之间的沟槽、以及位于所述有源区下方的空气隙的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成多个均沿第一方向延伸的第一初始有源区，且多个所述第一初始有源区沿第二方向平行排布，所述第一方向和所述第二方向均平行于所述衬底的表面，且所述第一方向与所述第二方向相交，相邻所述第一初始有源区之间具有第一凹槽；
刻蚀所述第一初始有源区，形成所述第二凹槽、以及沿所述第一方向延伸的第二初始有源区；
去除所述第二初始有源区的下部，形成有源区以及位于所述有源区下方的空气隙。
可选的，刻蚀所述第一初始有源区之前，还包括如下步骤：
沉积介质材料于所述衬底上，形成填充满所述第一凹槽的第一介质层。
可选的，形成所述第二凹槽、以及沿所述第一方向延伸的第二有源区的具体步骤包括：
刻蚀所述掩模层、所述第一初始有源区和所述第一介质层，形成多个沿垂直于所述衬底的方向贯穿所述掩模层、所述第一初始有源区和所述第一介质层的所述第二凹槽，若干所述第二凹槽将一个所述第一初始有源区分割为多个所述第二有源区。
可选的，在沿所述第二方向上，所述第二凹槽贯穿位于相邻的两个所述第一初始有源区之间的所述第一介质层。
可选的，去除所述有源区下方的部分衬底之前，还包括如下步骤：
沿所述第二凹槽继续向下刻蚀所述衬底，于所述第二凹槽下方形成第三凹槽，多个所述第三凹槽将所述衬底分隔为多个承载部；
形成填充满所述第二凹槽和所述第三凹槽的支撑层。
可选的，所述第三凹槽的深度为所述第二初始有源区深度的1/5～1/4。
可选的，去除所述第二初始有源区的下部的具体步骤包括：
去除部分所述第一介质层，形成位于相邻所述第二初始有源区之间的沟槽，残留的所述第一介质层作为调整层；
形成覆盖所述第二初始有源区表面和所述掩模层表面的第二介质层；
去除所述调整层和位于所述掩模层顶面的所述第二介质层，暴露所述第二初始有源区的下部；
去除暴露的所述第二初始有源区的下部，形成有源区以及位于所述有源区与所述承载部之间的空气隙。
可选的，所述调整层的高度为所述第二初始有源区高度的1/8～1/10。
可选的，形成至少填充所述沟槽的填充层之前，还包括如下步骤：
去除所述掩模层和所述第二介质层。
可选的，形成至少填充所述沟槽的填充层的具体步骤包括：
采用原子层沉积工艺沉积绝缘材料于所述沟槽内，形成所述填充层。
可选的，所述填充层的材料与所述支撑层的材料相同。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底；
多个有源区，位于所述衬底上，相邻的所述有源区之间具有沟槽；
空气隙，位于所述有源区下方；
填充层，填充于所述沟槽内。
可选的，所述空气隙的高度为所述沟槽高度的1/8～1/10。
可选的，每一所述有源区下方均具有一个所述空气隙，且所述有源区与位于其下方的所述空气隙直接接触。
可选的，在沿平行于所述衬底的表面的方向上，所述空气隙的截面尺寸与所述有源区的截面尺寸相同。
可选的，多个所述有源区沿第一方向和第二方向排布形成有源区阵列，所述第一方向和所述第二方向均平行于所述衬底表面，且所述第一方向与所述第二方向相交；所述半导体结构还包括：
支撑层，位于沿所述第一方向平行排布且相邻的两个所述有源区之间，用于隔离相邻的所述有源区。
可选的，所述支撑层的底面低于所述沟槽的底面。
可选的，在沿所述第二方向上，所述支撑层贯穿位于相邻的两个所述有源区之间的所述填充层。
可选的，所述支撑层的材料与所述填充层的材料相同。
可选的，还包括：
多个承载部，位于所述衬底表面，多个所述有源区分别位于多个所述承载部上方，且所述空气隙位于所述有源区与所述承载部之间。
可选的，每一所述支撑层位于相邻的两个所述承载部之间，且与所述承载部直接接触连接。
本发明提供的半导体结构及其形成方法，通过在有源区下方形成空气隙，利用空气具有较低介电常数的特点，有效阻挡了来自于底部的电子对有源区的干扰，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2X是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图；
附图3A-3D是本发明具体实施方式中半导体结构的示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2X是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2X所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供衬底20，如图2A所示。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。
步骤S12，刻蚀所述衬底20，形成多个有源区32、位于相邻所述有源区之间的沟槽33、以及位于所述有源区32下方的空气隙31，如图2R、图2S和图2T所示，图2S是图2R沿AB方向的截面示意图，图2T是图2R沿CD方向的截面示意图。
可选的，形成多个有源区32、位于相邻所述有源区32之间的沟槽33、以及位于所述有源区32下方的空气隙31的具体步骤包括：
形成覆盖所述衬底20的掩模层21，所述掩模层21中具有暴露所述衬底20的开口211，如图2A所示；
沿所述开口211刻蚀所述衬底20，形成多个均沿第一方向D1延伸的第一初始有源区22，且多个所述第一初始有源区22沿第二方向D2平行排布，所述第一方向D1和所述第二方向D2均平行于所述衬底20的表面，且所述第一方向D1与所述第二方向D2相交，相邻所述第一初始有源区22之间具有第一凹槽221，如图2B所示；
刻蚀所述第一初始有源区22，形成所述第二凹槽26、以及沿所述第一方向D1延伸的第二初始有源区25，如图2E和图2F所示，图2F是图2E的俯视结构示意图；
去除所述第二初始有源区25的下部，形成有源区32以及位于所述有源区32下方的空气隙31，如图2R、图2S和图2T所示。
具体来说，可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺沉积多晶硅等材料于所述衬底20表面，形成所述掩模层21，并通过对所述掩模层21的图形化处理，于所述掩模层21中形成多个暴露所述衬底20的开口211。接着，采用干法刻蚀工艺沿所述开口211向下刻蚀所述衬底20至预设深度，形成第一凹槽221。两个相邻的所述第一凹槽221之间形成一个所述第一初始有源区22。多个所述第一凹槽221将所述衬底20分隔为多个所述第一初始有源区22。多个所述第一初始有源区22和多个所述第一凹槽221均沿所述第一方向D1延伸，且多个所述有源区沿与所述第一方向D1相交的第二方向D2平行排布，如图2B所示。所述第一方向D1与所述第二方向D2均平行于所述衬底20表面，且所述第一方向D1与所述第二方向D2倾斜相交或者垂直相交。刻蚀所述衬底20的过程中，可以采用SF6、CF4、Cl2、CHF3、O2、Ar中的一种或者两种以上的气体混合作为刻蚀气体。
可选的，刻蚀所述第一初始有源区22之前，还包括如下步骤：
沉积介质材料于所述衬底20上，形成填充满所述第一凹槽221的第一介质层23，如图2C所示。
具体来说，可以采用低压化学气相沉积工艺(LPCVD)或者原子层沉积工艺，以SiH4或者SiH2Cl2为反应气体沉积氮化硅等材料于所述衬底20上，形成所述第一介质层23。在采用原子层沉积工艺形成所述第一介质层23中，反应气体还可以包括NH3或者包括N2和H2的混合气体。通过化学机械研磨等平坦化处理，使得所述第一介质层23的顶面与所述掩模层21的顶面平齐，如图2C所示。本具体实施方式中的多个是指两个及两个以上。
可选的，形成所述第二凹槽26、以及沿所述第一方向D1延伸的第二初始有源区25的具体步骤包括：
刻蚀所述掩模层21、所述第一初始有源区22和所述第一介质层23，形成多个沿垂直于所述衬底20的方向贯穿所述掩模层21、所述第一初始有源区22和所述第一介质层23的所述第二凹槽26，若干所述第二凹槽26将一个所述第一初始有源区22分割为多个所述第二初始有源区25。
可选的，在沿所述第二方向D2上，所述第二凹槽26贯穿位于相邻的两个所述第一初始有源区22之间的所述第一介质层23。
具体来说，于所述第一介质层23和所述掩模层21上形成光阻层，所述光阻层中具有刻蚀窗口24，如图2D所示。沿所述刻蚀窗口24向下刻蚀所述掩模层21、所述第一初始有源区22和所述第一介质层23，形成沿垂直于所述衬底20表面的方向(例如图2E中的第三方向D3)贯穿所述掩模层21、所述第一初始有源区22和所述第一介质层23的所述第二凹槽26。沿所述第一方向D1排布的多个所述第二凹槽26将一个所述第一初始有源区22分割为沿所述第一方向D1平行排布的多个所述第二初始有源区25。一方面，所述第一介质层23能够避免刻蚀所述第一初始有源区22的过程中出现坍塌，确保半导体制程顺利进行；另一方面，通过选择性刻蚀，所述第一介质层23还能确保所述第二凹槽26的特征尺寸的稳定性，避免所述第二凹槽26出现倾斜。本步骤形成的一个所述第二凹槽26在沿所述第二方向D2上贯穿位于相邻的两个所述第一初始有源区22之间的所述第一介质层23，即所述第二凹槽26在沿所述第二方向D2上贯穿相邻的两个所述第一凹槽221。
可选的，去除所述第二初始有源区25的下部之前，还包括如下步骤：
沿所述第二凹槽26继续向下刻蚀所述衬底20，于所述第二凹槽26下方形成第三凹槽27，多个所述第三凹槽27将所述衬底20分隔为多个承载部271，如图2G所示；
形成填充满所述第二凹槽26和所述第三凹槽27的支撑层28，如图2H、图2I、图2J和图2K所，图2I是图2H的俯视结构示意图，图2J是图2I中AB方向的截面示意图，图2K是图2I中CD方向的截面示意图。
具体来说，在形成所述第二凹槽26之后，可以采用垂直干法刻蚀工艺沿所述第二凹槽26继续向下刻蚀所述衬底20，于所述第二凹槽26下方形成与所述第二凹槽26连通的所述第三凹槽27。所述第三凹槽27将所述衬底20分隔为多个承载部271，所述承载部271用于支撑其上的所述第一介质层23和所述第二初始有源区25，如图2G所示。之后，可以采用原子层沉积工艺沉积，以LTO520(氨基硅烷气体)/O2或N zero/O2作为反应气体，沉积二氧化硅于所述第二凹槽26和所述第三凹槽27内，形成所述支撑层28。由于所述第二凹槽26贯穿位于相邻的两个所述第一初始有源区22之间的所述第一介质层23，使得所述支撑层28连接沿所述第二方向D2排布的两个所述第二初始有源区25，且所述支撑层28的高度大于所述第二初始有源区25的高度，从而有效避免后续工艺实施过程中所述第二初始有源区25出现坍塌。所述支撑层28的底面与所述承载部271的底面平齐。
可选的，所述第三凹槽27的深度为所述第二初始有源区25深度的1/5～1/4。
其中，所述第三凹槽27的深度是指，所述第三凹槽27在沿垂直于所述衬底20的方向(例如图2G中的第三方向D3)上的高度；所述第二初始有源区25的深度是指，所述第二初始有源区25在沿垂直于所述衬底20的方向(例如图2G中的第三方向D3)上的高度。
可选的，去除所述第二初始有源区25的下部的具体步骤包括：
去除部分所述第一介质层23，形成位于相邻所述第二初始有源区25之间的沟槽33，残留的所述第一介质层23作为调整层29，如图2L所示；
形成覆盖所述第二初始有源区25表面和所述掩模层21表面的第二介质层30，如图2M和图2N所示，图2N是图2M沿AB方向的截面示意图；
去除所述调整层29和位于所述掩模层21顶面的所述第二介质层30，暴露所述第二初始有源区25的下部；
去除暴露的所述第二初始有源区25的下部，形成有源区32以及位于所述有源区32与所述承载部271之间的空气隙31，如图2R、图2S和图2T所示。
具体来说，在形成所述支撑层28之后，采用垂直向下刻蚀的方式去除部分高度的所述第一介质层23，残留于所述承载部271表面的所述第一介质层23作为所述调整层29，如图2L所示。通过控制刻蚀过程中的刻蚀时间、刻蚀剂流量等参数，可以调整所述调整层29的高度，所述调整层29的高度决定后续形成的所述空气隙31的高度。
之后，形成覆盖所述第二初始有源区25表面和所述掩模层21表面的第二介质层30。所述第二介质层30的材料可以是但不限于氮化物材料，例如氮化硅。举例来说来说，所述第一介质层23和所述第二介质层30的材料均为氮化硅。形成所述第二介质层30的步骤包括：对所述掩模层21的表面和所述第二初始有源区25的侧壁进行等离子体氮化处理，形成覆盖所述掩模层21表面和所述第二初始有源区25侧壁的所述第二介质层30，如图2M和图2N所示。等离子体氮化处理过程中所采用的反应气体可以为NH3，反应温度可以为600℃～800℃，射频功率为600W～2000W，反应压力为1Pa～10Pa。
接着，沿垂直于所述衬底20表面的方向向下刻蚀所述调整层29和所述第二介质层30。由于所述掩模层21的阻挡，仅去除所述掩模层21顶面的所述第二介质层30，覆盖于所述第二初始有源区25侧面的所述第二介质层30得以保留。所述调整层29则全部被去除，从而使得所述第二初始有源区25的下部暴露，如图2O和图2P所示，图2P是图2O沿AB方向的截面示意图。
然后，采用湿法刻蚀工艺清洗掉所述第二初始有源区25暴露的下部，形成有源区32以及位于所述有源区32下方的空气隙31，如图2Q所示。所述空气隙31位于所述有源区32和所述承载部271之间。接着，湿法清洗掉所述第二介质层30，得到如图2R、图2S和图2T所示的结构。所述空气隙31的形成，使得所述有源区32悬空，避免了来自于相邻有源区中的电子自底部干扰所述有源区32。所述有源区32通过所述支撑层28支撑，因而不会出现坍塌。且所述支撑层28通过所述承载部271支撑，进一步提高了所述支撑层28的稳定性。在湿法清洗所述第二初始有源区25暴露的下部时，由于所述衬底20上表面由于自然氧化生成自然氧化层，因而不会对所述衬底20的其他区域造成腐蚀。
为了进一步提高所述空气隙31阻挡电子迁移的效果，从而避免对所述半导体结构整体的稳定性造成影响，可选的，所述调整层29的高度为所述第二初始有源区25高度的1/8～1/10。
步骤S13，形成至少填充所述沟槽33的填充层34，如图2U、图2V、图2W和图2X所示，图2V是图2U沿AB方向的截面示意图，图2W是图2V沿CD方向的截面示意图，图2X是图2V沿EF方向的截面示意图。
可选的，形成至少填充所述沟槽33的填充层34之前，还包括如下步骤：
去除所述掩模层21和所述第二介质层30。
可选的，形成至少填充所述沟槽33的填充层34的具体步骤包括：
采用原子层沉积工艺沉积绝缘材料于所述沟槽33内，形成所述填充层34。
具体来说，所述填充层34填充满相邻所述有源区32之间的间隙(即所述沟槽33)。所述填充层34的材料可以为但不限于氧化物材料，例如二氧化硅。当所述填充层34的材料为二氧化硅时，可以采用原子层沉积工艺、并以LTO520(氨基硅烷气体)/O2或N zero/O2作为反应气体。
可选的，所述填充层34的材料与所述支撑层28的材料相同。例如，所述填充层34与所述支撑层28的材料均为二氧化硅。
不仅如此，本具体实施方式还提供了一种半导体结构，附图3A-3D是本发明具体实施方式中半导体结构的示意图，图3B是图3A沿AB方向的截面示意图，图3C是图3A沿CD方向的截面示意图，图3D是图3A沿EF方向的截面示意图。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2X所示的半导体结构的形成方法形成。如图2A-图2X和图3A-图3D所示，所述半导体结构，包括：
衬底20；
多个有源区32，位于所述衬底20上，相邻的所述有源区32之间具有沟槽33；
空气隙31，位于所述有源区32下方；
填充层34，填充于所述沟槽33内。
可选的，所述空气隙31的高度为所述沟槽33高度的1/8～1/10。
可选的，每一所述有源区32下方均具有一个所述空气隙31，且所述有源区32与位于其下方的所述空气隙31直接接触。
可选的，在沿平行于所述衬底20的表面的方向上，所述空气隙31的截面尺寸与所述有源区32的截面尺寸相同。
可选的，多个所述有源区32沿第一方向D1和第二方向D2排布形成有源区阵列，所述第一方向D1和所述第二方向D2均平行于所述衬底20表面，且所述第一方向D1与所述第二方向D2相交；所述半导体结构还包括：
支撑层28，位于沿所述第一方向D1平行排布且相邻的两个所述有源区32之间，用于隔离相邻的所述有源区32。
可选的，所述支撑层28的底面低于所述沟槽33的底面。
可选的，在沿所述第二方向D2上，所述支撑层28贯穿位于相邻的两个所述有源区32之间的所述填充层34。
可选的，所述支撑层28的材料与所述填充层34的材料相同。
可选的，所述半导体结构还包括：
多个承载部271，位于所述衬底20表面，多个所述有源区32分别位于多个所述承载部271上方，且所述空气隙31位于所述有源区32与所述承载部271之间。
可选的，每一所述支撑层28位于相邻的两个所述承载部271之间，且与所述承载部271直接接触连接。
具体来说，所述衬底20表面还具有承载部271，所述有源区32位于所述承载部271上方，所述空气隙31位于所述承载部271与所述有源区32之间。每一所述支撑层28位于相邻的两个所述承载部271之间、且与所述承载部271直接接触连接，所述承载部271用于支撑所述支撑层28，进一步提高所述支撑层28的稳定性。
本具体实施方式提供的半导体结构及其形成方法，通过在有源区下方形成空气隙，利用空气具有较低介电常数的特点，有效阻挡了来自于底部的电子对有源区的干扰，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (22)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成多个有源区、位于相邻所述有源区之间的沟槽、以及位于所述有源区下方的空气隙；
形成至少填充所述沟槽的填充层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成多个有源区、位于相邻所述有源区之间的沟槽、以及位于所述有源区下方的空气隙的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成多个均沿第一方向延伸的第一初始有源区，且多个所述第一初始有源区沿第二方向平行排布，所述第一方向和所述第二方向均平行于所述衬底的表面，且所述第一方向与所述第二方向相交，相邻所述第一初始有源区之间具有第一凹槽；
刻蚀所述第一初始有源区，形成所述第二凹槽、以及沿所述第一方向延伸的第二初始有源区；
去除所述第二初始有源区的下部，形成有源区以及位于所述有源区下方的空气隙。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述第一初始有源区之前，还包括如下步骤：
沉积介质材料于所述衬底上，形成填充满所述第一凹槽的第一介质层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第二凹槽、以及沿所述第一方向延伸的第二有源区的具体步骤包括：
刻蚀所述掩模层、所述第一初始有源区和所述第一介质层，形成多个沿垂直于所述衬底的方向贯穿所述掩模层、所述第一初始有源区和所述第一介质层的所述第二凹槽，若干所述第二凹槽将一个所述第一初始有源区分割为多个所述第二有源区。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，在沿所述第二方向上，所述第二凹槽贯穿位于相邻的两个所述第一初始有源区之间的所述第一介质层。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，去除所述有源区下方的部分衬底之前，还包括如下步骤：
沿所述第二凹槽继续向下刻蚀所述衬底，于所述第二凹槽下方形成第三凹槽，多个所述第三凹槽将所述衬底分隔为多个承载部；
形成填充满所述第二凹槽和所述第三凹槽的支撑层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第三凹槽的深度为所述第二初始有源区深度的1/5～1/4。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第二初始有源区的下部的具体步骤包括：
去除部分所述第一介质层，形成位于相邻所述第二初始有源区之间的沟槽，残留的所述第一介质层作为调整层；
形成覆盖所述第二初始有源区表面和所述掩模层表面的第二介质层；
去除所述调整层和位于所述掩模层顶面的所述第二介质层，暴露所述第二初始有源区的下部；
去除暴露的所述第二初始有源区的下部，形成有源区以及位于所述有源区与所述承载部之间的空气隙。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述调整层的高度为所述第二初始有源区高度的1/8～1/10。
10.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成至少填充所述沟槽的填充层之前，还包括如下步骤：
去除所述掩模层和所述第二介质层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成至少填充所述沟槽的填充层的具体步骤包括：
采用原子层沉积工艺沉积绝缘材料于所述沟槽内，形成所述填充层。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述填充层的材料与所述支撑层的材料相同。
13.一种半导体结构，其特征在于，包括：
衬底；
多个有源区，位于所述衬底上，相邻的所述有源区之间具有沟槽；
空气隙，位于所述有源区下方；
填充层，填充于所述沟槽内。
14.根据权利要求13所述的半导体结构，其特征在于，所述空气隙的高度为所述沟槽高度的1/8～1/10。
15.根据权利要求13所述的半导体结构，其特征在于，每一所述有源区下方均具有一个所述空气隙，且所述有源区与位于其下方的所述空气隙直接接触。
16.根据权利要求13所述的半导体结构，其特征在于，在沿平行于所述衬底的表面的方向上，所述空气隙的截面尺寸与所述有源区的截面尺寸相同。
17.根据权利要求16所述的半导体结构，其特征在于，多个所述有源区沿第一方向和第二方向排布形成有源区阵列，所述第一方向和所述第二方向均平行于所述衬底表面，且所述第一方向与所述第二方向相交；所述半导体结构还包括：
支撑层，位于沿所述第一方向平行排布且相邻的两个所述有源区之间，用于隔离相邻的所述有源区。
18.根据权利要求17所述的半导体结构，其特征在于，所述支撑层的底面低于所述沟槽的底面。
19.根据权利要求17所述的半导体结构，其特征在于，在沿所述第二方向上，所述支撑层贯穿位于相邻的两个所述有源区之间的所述填充层。
20.根据权利要求17所述的半导体结构，其特征在于，所述支撑层的材料与所述填充层的材料相同。
21.根据权利要求17所述的半导体结构，其特征在于，还包括：
多个承载部，位于所述衬底表面，多个所述有源区分别位于多个所述承载部上方，且所述空气隙位于所述有源区与所述承载部之间。
22.根据权利要求21所述的半导体结构，其特征在于，每一所述支撑层位于相邻的两个所述承载部之间，且与所述承载部直接接触连接。
CN202111067349.3A 2021-09-13 2021-09-13 半导体结构及其形成方法 Pending CN115810577A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111067349.3A CN115810577A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法
PCT/CN2022/070684 WO2023035523A1 (zh) 2021-09-13 2022-01-07 半导体结构及其形成方法
US17/955,630 US20230027276A1 (en) 2021-09-13 2022-09-29 Semiconductor structure and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111067349.3A CN115810577A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115810577A true CN115810577A (zh) 2023-03-17

Family

ID=85480994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111067349.3A Pending CN115810577A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN115810577A (zh)
WO (1) WO2023035523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098705A1 (zh) * 2022-11-10 2024-05-16 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638211B2 (en) 2009-04-30 2014-01-28 Icontrol Networks, Inc. Configurable controller and interface for home SMA, phone and multimedia

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083562A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 반도체 장치 및 제조 방법
CN105576027A (zh) * 2014-10-17 2016-05-11 中国科学院微电子研究所 半导体衬底、器件及其制造方法
CN104465354B (zh) * 2014-12-24 2017-11-07 上海集成电路研发中心有限公司 全包围栅极结构及其制造方法
CN109285838B (zh) * 2018-08-28 2023-05-02 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098705A1 (zh) * 2022-11-10 2024-05-16 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
WO2023035523A1 (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US6905944B2 (en) Sacrificial collar method for improved deep trench processing
CN112992792B (zh) 半导体结构的制造方法及半导体结构
US6420228B1 (en) Method for the production of a DRAM cell configuration
CN114864501A (zh) 三维存储器及其形成方法
CN115810577A (zh) 半导体结构及其形成方法
CN115188760B (zh) 半导体结构的形成方法
US11770924B2 (en) Semiconductor device
CN113871343A (zh) 半导体结构及其形成方法
CN113707612A (zh) 存储器件及其形成方法
CN112071838A (zh) 存储器及其形成方法
CN114256417A (zh) 电容结构及其形成方法
CN115810578A (zh) 半导体结构及其形成方法
CN113871342A (zh) 半导体结构及其形成方法
US20230027276A1 (en) Semiconductor structure and method for forming same
US6586300B1 (en) Spacer assisted trench top isolation for vertical DRAM's
CN117529105B (zh) 半导体结构及其形成方法
US20040048436A1 (en) Method for manufacturing a buried strap contact in a memory cell
CN117529103B (zh) 半导体结构及其形成方法
CN111816658A (zh) 存储器及其形成方法
US6890815B2 (en) Reduced cap layer erosion for borderless contacts
US11856756B2 (en) Semiconductor structure and manufacturing method thereof
US11871560B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN209785940U (zh) 存储器
CN113496952B (zh) 半导体结构及其制作方法
US20230411412A1 (en) Semiconductor structure and forming method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination