CN115799985A - 一种改善翘曲的vcsel的制备方法 - Google Patents
一种改善翘曲的vcsel的制备方法 Download PDFInfo
- Publication number
- CN115799985A CN115799985A CN202211375724.5A CN202211375724A CN115799985A CN 115799985 A CN115799985 A CN 115799985A CN 202211375724 A CN202211375724 A CN 202211375724A CN 115799985 A CN115799985 A CN 115799985A
- Authority
- CN
- China
- Prior art keywords
- epitaxial wafer
- preparation
- warpage
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 239000012788 optical film Substances 0.000 claims description 47
- 238000005520 cutting process Methods 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000004528 spin coating Methods 0.000 claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000007771 core particle Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种改善翘曲的VCSEL的制备方法，涉及垂直腔面发射激光器技术领域。本发明的一种改善翘曲的VCSEL的制备方法，包括外延片制备、电极制备、氧化、金属互联步骤，在所述外延片制备和电极制备步骤之间还包括翘曲调整步骤，所述翘曲调整步骤具体包括：A1：取制备完成的外延片，测量外延片的翘曲值，然后根据翘曲值计算得到刻蚀深度；A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干应力释放槽，所述应力释放槽的深度为计算得到的刻蚀深度。本发明的一种改善翘曲的VCSEL的制备方法，在外延片制备完成后以翘曲调整步骤替换传统的沉积应力层步骤，能够更好的释放后续制备过程中产生的应力，改善翘曲情况。
Description
技术领域
本发明涉及垂直腔面发射激光器技术领域，尤其涉及一种改善翘曲的VCSEL的制备方法。
背景技术
VCSEL全名垂直共振腔表面放射激光(Vertical Cavity Surface EmittingLaser,VCSEL)，简称面射型激光。由于17年苹果公司将VCSEL引入iphone X，VCSEL也逐渐的火热了起来。VCSEL的主要芯片结构由外延层、衬底组成，而外延层主要由顶层的Cap层、P-DBR、氧化层、量子井、N-DBR、衬底六部分组成，区分不同的区域主要是通过不同的三五族的元素的掺杂浓度之比以及不同的其它元素掺杂形成不同的层。但这样由于各层之间的晶格不匹配，势必会造成晶圆的翘曲。
现有的VCSEL芯片解决外延层翘曲的方法是外延片到达芯片厂后，由于芯片工艺对晶圆平整度的要求很高，因此会先在衬底的背面制备应力膜层，进行翘曲补偿以满足芯片工艺的需求，在最后到达测试站前再研磨掉补偿的应力膜层，这样的生产流程，在应力膜层被研磨掉后，晶圆会变得翘曲，往往会超过100μm，在测试的过程中，极易造成晶圆的碎裂，严重影响后续的测试、切割、AOI的工艺，对制备得到的VCSEL芯片的良率也会产生影响。
发明内容
针对上述问题，本发明的目的在于公开一种改善翘曲的VCSEL的制备方法，在外延片制备完成后以翘曲调整步骤替换传统的沉积应力层步骤，能够更好的释放后续制备过程中产生的应力，改善翘曲情况。
具体的，本发明的一种改善翘曲的VCSEL的制备方法，包括外延片制备、电极制备、氧化、金属互联步骤，在所述外延片制备和电极制备步骤之间还包括翘曲调整步骤，所述翘曲调整步骤具体包括：
A1：取制备完成的外延片，测量外延片的翘曲值，然后根据翘曲值计算得到刻蚀深度；
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干应力释放槽，所述应力释放槽的深度为计算得到的刻蚀深度。
进一步，所述A1步骤中，利用式1进行计算得到刻蚀深度：
y＝0.0944x+1.5363 式1
其中，y为刻蚀深度，μm；
X为翘曲值，μm。
进一步，所述应力释放槽的宽度为20-80μm。
进一步，所述应力释放槽的位置与切割道的位置相对应，通过若干所述应力释放槽定义出芯粒的位置。
进一步，所述制备方法具体为：
外延片制备：取砷化镓衬底，清洗干净后，在砷化镓衬底上依次制备N-DBR、氧化层、量子阱有源层、P-DBR，得到完整结构的外延片；
翘曲调整：在制备得到的外延片正面进行刻蚀得到若干应力释放槽；
电极制备：在经过翘曲调整的外延片的正面，利用干法刻蚀形成电极图形，然后利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环，形成P面欧姆接触；
氧化：在制备好电极环的外延片正面沉积一层光学膜，利用干法刻蚀裸露出氧化层，然后利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，防止继续氧化；
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联；
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽上的光学膜，切割得到芯片。
进一步，所述光学膜材料为氮化硅，所述光学膜的厚度为1600埃。
进一步，切割步骤中，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm。
本发明的有益效果：
1、本发明公开了一种改善翘曲的VCSEL的制备方法，在外延片制备完成后，进行了翘曲调整步骤，通过在外延片的正面开设应力释放槽，不仅省去了传统步骤中应力层的制备步骤，即也省去了芯片结构完成后应力层研磨步骤，在一定程度上减少了生产流程，同时节省了应力膜沉积所需原料，节约了生产成本和生产时间。
2、本发明的一种改善翘曲的VCSEL的制备方法，通过增加的翘曲调整步骤，在后续的生产过程中可以及时的对产生的应力进行释放，在整个生产过程中晶圆的翘曲程度都大大降低，解决了传统生产工艺中，在研磨掉应力层后，晶圆会变得翘曲，大大影响后续测试和生产的问题。
3、本发明的一种改善翘曲的VCSEL的制备方法，将应力释放槽设置在切割道位置，作为后续工序中切割道使用，在进行晶圆的切割时，由于切割机具有极限值，通过应力释放槽的设置，也大大增加了可以切割的晶圆的极限厚度，从而提高了可加工性能。
附图说明
图1是翘曲调整步骤后得到的外延片的结构示意图；
图2是氧化步骤经过干法刻蚀后得到的外延片的结构示意图；
图3是经过金属互联步骤后得到的外延片的结构示意图；
其中，砷化镓衬底1、N-DBR2、量子阱有源层3、氧化层4、P-DBR 5、应力释放槽6、电极环7、第一光学膜层8、第二光学膜层9、P面的金属互联10。
具体实施方式
以下将结合具体实施例对本发明进行详细说明：
本发明的一种改善翘曲的VCSEL的制备方法，如图1-图3所示，包括以下步骤：
外延片制备：取砷化镓衬底1，清洗干净后，以现有的方法在砷化镓衬底1上依次制备N-DBR2、量子阱有源层3、氧化层4、P-DBR 5，得到外延片。
翘曲调整：具体包括以下步骤：
A1：取制备完成的外延片，测量外延片的翘曲值，然后利用式1根据翘曲值计算得到刻蚀深度：
y＝0.0944x+1.5363 式1
其中，y为刻蚀深度，μm；
x为翘曲值，μm；
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干应力释放槽6，其中，应力释放槽6的位置与切割道的位置相对应，通过若干所述应力释放槽6定义出芯粒的位置，应力释放槽6的深度为计算得到的刻蚀深度，其中应力释放槽6的宽度为20-80μm。
经过翘曲调整步骤之后，由于应力释放槽6的存在，能够及时的将后续制备过程中产生的应力消除，而经过翘曲调整步骤之后的外延片，按照现有的的方法进行VCSEL芯片的制备即可，具体还包括以下步骤：
电极制备：在经过翘曲调整的外延片的正面，旋涂光刻胶，然后通过曝光显影后，利用干法刻蚀形成电极图形，然后利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环7，形成P面欧姆接触。
氧化：在制备好电极环的外延片正面沉积一层光学膜，记为第一光学膜层8，填充覆盖电极环与发光孔，保护外延层，并且可以防止切割道刻蚀后DBR层过度氧化，然后旋涂一层正光刻胶，曝光显影后，利用干法刻蚀裸露出氧化层，然后利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，记为第二光学膜层9，光学膜盖住发光孔及侧边的氧化层，防止继续氧化，其中光学膜的材料均为氮化硅，厚度均为1600埃。
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联10。
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽6上的光学膜，切割得到芯片，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm，防止芯片漏电。
以下将对本发明的一种改善翘曲的VCSEL的制备方法进行进一步详细的说明：
实施例一
外延片制备：取6寸的砷化镓衬底，清洗干净后，以现有的方法在砷化镓衬底上依次制备N-DBR、量子阱有源层、氧化层、P-DBR，得到外延片。
翘曲调整：具体包括以下步骤：
A1：取制备完成的外延片，经过测量外延片的翘曲值为90μm，然后利用式1y＝0.0944x+1.5363，根据翘曲值计算得到刻蚀深度y＝0.0944×90+1.5363＝10.0323，进行取整，即刻蚀深度为10μm。
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干刻蚀深度为10μm，宽度为50μm的应力释放槽，其中，应力释放槽的位置与切割道的位置相对应，通过若干应力释放槽定义出芯粒的位置。
电极制备：在经过翘曲调整的外延片的正面，旋涂光刻胶，然后通过曝光显影后，利用干法刻蚀形成电极图形，再利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环，形成P面欧姆接触。
氧化：在制备好电极环的外延片正面沉积一层光学膜，记为第一光学膜层，然后旋涂一层正光刻胶，曝光显影后，利用干法刻蚀裸露出氧化层，再利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，记为第二光学膜层，其中光学膜的材料均为氮化硅，厚度均为1600埃。
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联；然后对制备完成的外延片进行翘曲度的检测，检测得到翘曲度为40μm。
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽上的光学膜，切割得到芯片，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm，防止芯片漏电。
实施例二
外延片制备：取6寸的砷化镓衬底，清洗干净后，以现有的方法在砷化镓衬底上依次制备N-DBR、量子阱有源层、氧化层、P-DBR，得到外延片。
翘曲调整：具体包括以下步骤：
A1：取制备完成的外延片，经过测量外延片的翘曲值为120μm，然后利用式1y＝0.0944x+1.5363，根据翘曲值计算得到刻蚀深度y＝0.0944×120+1.5363＝12.8643，进行取整，即刻蚀深度为13μm。
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干刻蚀深度为13μm，宽度为20μm的应力释放槽，其中，应力释放槽的位置与切割道的位置相对应，通过若干应力释放槽定义出芯粒的位置。
电极制备：在经过翘曲调整的外延片的正面，旋涂光刻胶，然后通过曝光显影后，利用干法刻蚀形成电极图形，再利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环，形成P面欧姆接触。
氧化：在制备好电极环的外延片正面沉积一层光学膜，记为第一光学膜层，然后旋涂一层正光刻胶，曝光显影后，利用干法刻蚀裸露出氧化层，再利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，记为第二光学膜层，其中光学膜的材料均为氮化硅，厚度均为1600埃。
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联；然后对制备完成的外延片进行翘曲度的检测，检测得到翘曲度为30μm。
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽上的光学膜，切割得到芯片，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm，防止芯片漏电。
实施例三
外延片制备：取6寸的砷化镓衬底，清洗干净后，以现有的方法在砷化镓衬底上依次制备N-DBR、量子阱有源层、氧化层、P-DBR，得到外延片。
翘曲调整：具体包括以下步骤：
A1：取制备完成的外延片，经过测量外延片的翘曲值为130μm，然后利用式1y＝0.0944x+1.5363，根据翘曲值计算得到刻蚀深度y＝0.0+44×130+1.5363＝13.8083，进行取整，即刻蚀深度为14μm。
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干刻蚀深度为14μm，宽度为80μm的应力释放槽，其中，应力释放槽的位置与切割道的位置相对应，通过若干应力释放槽定义出芯粒的位置。
电极制备：在经过翘曲调整的外延片的正面，旋涂光刻胶，然后通过曝光显影后，利用干法刻蚀形成电极图形，再利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环，形成P面欧姆接触。
氧化：在制备好电极环的外延片正面沉积一层光学膜，记为第一光学膜层，然后旋涂一层正光刻胶，曝光显影后，利用干法刻蚀裸露出氧化层，再利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，记为第二光学膜层，其中光学膜的材料均为氮化硅，厚度均为1600埃。
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联；然后对制备完成的外延片进行翘曲度的检测，检测得到翘曲度为35μm。
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽上的光学膜，切割得到芯片，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm，防止芯片漏电。
对比例
对比例采用现有的常规的VCSEL芯片的制备方法作为对比，具体包括以下步骤：
外延片的制备与实施例一相同；
生长应力层：取制备得到的外延片，在外延片的背面上生长一层SiNx或SiO2作为应力膜，进行翘曲的补偿，使晶圆平整。
然后对生长了应力层的外延片，进行与实施例一相同的电极制备、氧化、金属互联步骤处理。
测试：将金属互联步骤得到的外延片背面进行研磨去除掉应力层，然后外延片的翘曲值进行检测得出翘曲值为106μm。
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环的光学膜，切割得到芯片。
通过实施例和对比例的数据可以看出，采用本发明的方法能够明显降低芯片结构完成后的翘曲度。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。
Claims (7)
1.一种改善翘曲的VCSEL的制备方法，包括外延片制备、电极制备、氧化、金属互联步骤，其特征在于，在所述外延片制备和电极制备步骤之间还包括翘曲调整步骤，所述翘曲调整步骤具体包括：
A1：取制备完成的外延片，测量外延片的翘曲值，然后根据翘曲值计算得到刻蚀深度；
A2：在外延片的正面利用干法刻蚀，向下刻蚀形成若干应力释放槽，所述应力释放槽的深度为计算得到的刻蚀深度。
2.根据权利要求1所述的一种改善翘曲的VCSEL的制备方法，其特征在于，所述A1步骤中，利用式1进行计算得到刻蚀深度：
y＝0.0944x+1.5363 式1
其中，y为刻蚀深度，μm；
X为翘曲值，μm。
3.根据权利要求2所述的一种改善翘曲的VCSEL的制备方法，其特征在于，所述应力释放槽的宽度为20-80μm。
4.根据权利要求1-3任一权利要求所述的一种改善翘曲的VCSEL的制备方法，其特征在于，所述应力释放槽的位置与切割道的位置相对应，通过若干所述应力释放槽定义出芯粒的位置。
5.根据权利要求4所述的一种改善翘曲的VCSEL的制备方法，其特征在于，所述制备方法具体为：
外延片制备：取砷化镓衬底，清洗干净后，在砷化镓衬底上依次制备N-DBR、氧化层、量子阱有源层、P-DBR，得到完整结构的外延片；
翘曲调整：在制备得到的外延片正面进行刻蚀得到若干应力释放槽；
电极制备：在经过翘曲调整的外延片的正面，利用干法刻蚀形成电极图形，然后利用溅射金属工艺，在电极图形上镀上电极金属材料，得到电极环，形成P面欧姆接触；
氧化：在制备好电极环的外延片正面沉积一层光学膜，利用干法刻蚀裸露出氧化层，然后利用湿法氧化工艺，进行氧化处理，定义出发光区域，然后再沉积一层光学膜，防止继续氧化；
金属互联：旋涂正性光刻胶，曝光显影后，进行金属沉积，实现P面的金属互联；
切割：对外延片背面进行研磨并进行N面金属沉积得到负极，然后利用光刻刻蚀去除掉电极环和应力释放槽上的光学膜，切割得到芯片。
6.根据权利要求5所述的一种改善翘曲的VCSEL的制备方法，其特征在于，所述光学膜材料为氮化硅，所述光学膜的厚度为1600埃。
7.根据权利要求6所述的一种改善翘曲的VCSEL的制备方法，其特征在于，切割步骤中，在对电极环表面的光学膜进行光刻去除时，去除的部分的面积小于电极环的面积，且去除部分的边缘距离电极环的边缘大于1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375724.5A CN115799985A (zh) | 2022-11-04 | 2022-11-04 | 一种改善翘曲的vcsel的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375724.5A CN115799985A (zh) | 2022-11-04 | 2022-11-04 | 一种改善翘曲的vcsel的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115799985A true CN115799985A (zh) | 2023-03-14 |
Family
ID=85435467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211375724.5A Pending CN115799985A (zh) | 2022-11-04 | 2022-11-04 | 一种改善翘曲的vcsel的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115799985A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520462A (zh) * | 2023-06-20 | 2023-08-01 | 杭州海康微影传感科技有限公司 | 一种光窗及其制造方法、红外传感器及光窗晶圆 |
-
2022
- 2022-11-04 CN CN202211375724.5A patent/CN115799985A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520462A (zh) * | 2023-06-20 | 2023-08-01 | 杭州海康微影传感科技有限公司 | 一种光窗及其制造方法、红外传感器及光窗晶圆 |
| CN116520462B (zh) * | 2023-06-20 | 2024-01-05 | 杭州海康微影传感科技有限公司 | 一种光窗及其制造方法、红外传感器及光窗晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5335562B2 (ja) | メサ型フォトダイオード及びその製造方法 | |
| CN103119808B (zh) | 边缘发射的半导体激光二极管及其制造方法 | |
| CN101276995B (zh) | 半导体激光器芯片及其制造方法 | |
| US8692393B2 (en) | Alignment mark design for semiconductor device | |
| CN115799985A (zh) | 一种改善翘曲的vcsel的制备方法 | |
| WO2017212888A1 (ja) | 半導体装置およびその製造方法 | |
| US6620732B1 (en) | Method for controlling critical dimension in a polycrystalline silicon emitter and related structure | |
| KR0171649B1 (ko) | 광전자집적회로 및 그 제조방법 | |
| CN110212043B (zh) | 双台阶光电器件及其制备方法 | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| CN1905153A (zh) | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 | |
| EP2495754A2 (fr) | Procede de fabrication d'un circuit integre base sur la formation de lignes et de tranchees | |
| JP2011155057A (ja) | 半導体デバイスの製造方法および半導体基板 | |
| JPH09181349A (ja) | 半導体デバイスの製造方法 | |
| CN217036320U (zh) | 一种晶圆翘曲调整结构 | |
| EP0402189A1 (fr) | Dispositif optoélectronique sur substrat semi-isolant | |
| KR100422361B1 (ko) | 레이저다이오드의제조방법 | |
| US20220013988A1 (en) | Optoelectronic device and method of manufacture thereof | |
| JP7435917B1 (ja) | 半導体装置の製造方法 | |
| KR100932130B1 (ko) | 반도체소자 제조 방법 | |
| KR100630197B1 (ko) | 플립 칩 본딩을 위한 반도체 광소자의 제작 방법 | |
| KR100226850B1 (ko) | 레이저 다이오드의 식각방법 | |
| CN116759300A (zh) | 半导体结构的制造方法 | |
| CN117174574A (zh) | 半导体结构的制备方法及半导体结构 | |
| US20050053108A1 (en) | Semiconductor laser device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |