CN115775827A - 场效应晶体管器件 - Google Patents

场效应晶体管器件 Download PDF

Info

Publication number
CN115775827A
CN115775827A CN202111039996.3A CN202111039996A CN115775827A CN 115775827 A CN115775827 A CN 115775827A CN 202111039996 A CN202111039996 A CN 202111039996A CN 115775827 A CN115775827 A CN 115775827A
Authority
CN
China
Prior art keywords
channel
region
effect transistor
field effect
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111039996.3A
Other languages
English (en)
Inventor
王明湘
陈乐凯
张冬利
王槐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202111039996.3A priority Critical patent/CN115775827A/zh
Priority to PCT/CN2021/134781 priority patent/WO2023029258A1/zh
Publication of CN115775827A publication Critical patent/CN115775827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种场效应晶体管器件,用于解决现有技术场效应晶体管短沟道效应的问题,其包括:有源层,包括源极区域、漏极区域以及位于源极区域和漏极区域之间的沟道区域;栅极,环绕沟道区域设置;栅绝缘层,设置于栅极和沟道区域之间;其中,当器件开启时,沟道区域内形成有有效沟道以及远离有效沟道的等效源极和/或等效漏极,场效应晶体管器件通过有效沟道、以及等效源极和/或等效漏极连通源极区域和漏极区域以形成工作电流。

Description

场效应晶体管器件
技术领域
本发明属于半导体器件技术领域,具体是关于一种场效应晶体管器件。
背景技术
随着集成电路技术的发展,场效应晶体管的栅长(对应沟道长度)在不断缩小,目前基于亚微米甚至10纳米以下栅长器件的VLSI芯片已经量产。对于这类小尺寸器件,如何应对其短沟道效应是器件技术的重要挑战。短沟道效应使得小尺寸器件的阈值电压和亚阈值特性全面劣化,具体表现为器件阈值电压不再是常数,而是随沟道长度的减小而降低,并随器件漏端电压的增加而降低;器件转移特性的亚阈值摆幅也同时劣化。
目前,改善场效应晶体管器件短沟道效应的一种方法是环栅晶体管 GAAFET,通过设置环绕状的栅极包裹沟道区域,从而增强栅极对于沟道的控制,但是这种形式的晶体管的短沟道效应仍然存在可以改善的空间。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种场效应晶体管器件,其用于解决器件短沟道效应的问题。
为实现上述目的,本发明提供了一种场效应晶体管器件,包括:
有源层,包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域;
栅极,环绕所述沟道区域设置;
栅绝缘层,设置于所述栅极和沟道区域之间;
其中,当器件开启时,所述沟道区域内形成有有效沟道以及远离所述有效沟道的等效源极和/或等效漏极,所述场效应晶体管器件通过所述有效沟道、以及等效源极和/或等效漏极连通所述源极区域和漏极区域以形成工作电流。
一实施例中,所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区;其中,
当所述导电区与所述源极区域连通时,所述导电区构成所述等效源极;和/或,
当所述导电区与所述漏极区域连通时,所述导电区构成所述等效漏极。
一实施例中,所述栅极和所述导电区在参考平面上的垂直投影有交叠,所述栅极可控制所述沟道区域并于其中形成沟道,所述沟道与所述导电区在所述参考平面上垂直投影之间不交叠的部分构成所述有效沟道,其中,所述参考平面为经过所述沟道区域长度方向中心轴线的平面。
一实施例中,当器件开启时,所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导,以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子;优选地,
所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍。
一实施例中,当器件开启时,所述沟道中有效沟道的单位长度电导大于所述沟道中除有效沟道外其余部分的单位长度电导;优选地,
当器件开启时,所述沟道中有效沟道的单位长度电导至少大于所述沟道中除有效沟道外其余部分的单位长度电导的三倍。
一实施例中,所述栅绝缘层中与所述有效沟道对应部分的厚度小于其余部分栅绝缘层的厚度;和/或,
所述栅绝缘层中与所述有效沟道对应部分和其余部分栅绝缘层由不同介电常数的材质制成;和/或,
所述栅极中与所述有效沟道对应部分和其余部分由不同功函数的材质制成。
一实施例中,所述等效源极和/或等效漏极沿所述沟道区域长度方向上的中心轴线延伸。
一实施例中,所述有源层包括沿其轴向或者径向变化的至少两种半导体材料。
一实施例中,所述导电区由所述沟道区域中掺杂引入的载流子形成。
一实施例中,所述沟道区域中设置有绝缘结构,所述导电区由所述绝缘结构中的注入电荷通过静电感应在所述沟道区域临近绝缘结构处生成的载流子构成。
一实施例中,所述沟道区域中设置有半导体结构,所述半导体结构与沟道区域形成异质结构,所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成。
一实施例中,所述有源层被构造成纳米线、纳米片、或纳米环。
与现有技术相比,根据本发明的场效应晶体管器件,能够于沟道区域中形成有效沟道、以及远离有效沟道的等效源极和等效漏极,从而连通源极区域和漏极区域以形成工作电流;这样,与漏极(源极)区域连通的等效漏极 (源极)在结构上远离有效沟道,可以减小漏端电压对有效沟道的影响,抑制了器件的短沟道效应;同时,减小了器件饱和工作时漏端耗尽区内的峰值电场,从而改善了器件的输出特性。
附图说明
图1是根据本申请一实施方式中场效应晶体管器件的结构示意图;
图2是根据本申请一实施方式中场效应晶体管开启时的剖视图;
图3是根据本申请一实施方式中场效应晶体管形成导电区的示意图;
图4至图9是本发明各实施方式场效应晶体管器件的结构示意图;
图10至图14是本发明各实施例中制作导电区的原理示意图;
图15至图16是本发明一实施例中,利用本发明场效应晶体管器件结构的GAA器件与常规GAA器件在不同VD下的转移曲线对比图;
图17至图18是本发明一实施例中,利用本发明场效应晶体管器件结构的GAA器件与常规GAA器件的输出特性对比图;
图19至图20是本发明一实施例中,利用本发明场效应晶体管器件结构的GAA器件与常规GAA器件的分别在线性区和饱和区时转移曲线对比图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
参图1和图2,介绍本申请场效应晶体管器件100的一具体实施方式。在本实施方式中,该场效应晶体管器件100包括有源层10、栅极20、栅绝缘层 30。
有源层10包括源极区域101、漏极区域102以及位于该源极区域101和漏极区域102之间的沟道区域103。栅极20环绕沟道区域103设置,栅绝缘层30位于该栅极20和沟道区域103之间。本实施方式中,栅极20整体上完全地包裹沟道区域103,也即为全环绕式栅极20。
配合图2示出的器件开启时的示意图,场效应晶体管器件100的沟道区域103内此时形成有有效沟道1041以及远离该有效沟道1041的等效源极1051 和等效漏极1052,场效应晶体管器件100通过有效沟道1041、等效源极1051 和等效漏极1052连通源极区域101和漏极区域102以形成工作电流。也即,有效沟道1041、等效源极1051、以及等效漏极1052一起构成了器件开启时工作电流的通路。
本实施方式中,将沟道区域103在源极区域101和漏极区域102之间延伸的长度方向称为沟道区域103的轴向,并且,将与该沟道区域103轴向垂直的平面上的直线延伸方向称为沟道区域103的径向。在此基础上,本申请中提及的有效沟道1041与等效源极1051、等效漏极1052之间的“远离”可以是指在沟道区域103径向上具有间隔,又或是在沟道区域103的径向以及在沟道区域103的轴向上都具有间隔。
在一个典型的场效应晶体管器件100中,有源区10中的源极区域101用于提供器件开启时的载流子,而漏极区域102用于收集源极区域101提供的载流子。对应的,在本申请中,所提到的等效源极1051是指将源极区域101 提供的载流子直接注入有效沟道1041的结构,而等效漏极1052是指从有效沟道1041直接接收载流子并注入漏极区域102的结构。
配合参照图2,本申请中提到的“有效沟道1041”是指器件在开启时,贡献主要载流子通路的沟道。以本实施方式为例,在对栅极20施加栅极偏压以使器件开启时,栅极20下方可以被控制形成有一沟道104,并且该沟道104从结构角度对应连接至源极区域101和漏极区域102。但是从功能角度而言,该沟道104中只有部分能够用于传输工作电路;具体地,若将经过沟道区域103 中心轴线的平面定义为参考平面,则该沟道104中只有与等效源极1051、等效漏极1052在参考平面上的垂直投影间不交叠的部分参与传输工作电流,也因此只有这部分的沟道才会被称为这里的“有效沟道1041”。
等效源极1051和等效漏极1052的设置相当于缩短了沟道104中可以导通工作电流部分的长度,也即有效沟道1041与源极区域101和漏极区域102 之间产生了间隔。并且,与漏极区域102连通的等效漏极1052在结构上远离有效沟道1041,减小了漏端电势对有效沟道1041的影响,而与源极区域101 连通的等效源极1051在结构上远离有效沟道1041,同样减小了漏端电势对有效沟道1041的影响,以改善器件的短沟道效应。
在本申请的实施方式中,等效源极1051和等效漏极1052可以较佳地都沿沟道区域103长度方向上的中心轴线延伸。这样,等效源极1051和等效漏极1052都可以与环绕式的栅极20整体之间具有较为合理的间距,从而使得源端电势和漏端电势对有效沟道1041的影响降到最低。
配合参照图3,在等效源极1051和等效漏极1052的具体制备中,可以通过在沟道区域103形成不连通源极区域101和漏极区域102的导电区A,当导电区A与源极区域101连通时,这部分导电区A即构成等效源极1051;当导电区A与漏极区域102连通时,这部分导电区即构成等效漏极1052。在本实施方式中,导电区A分为两部分,其中的一部分与源极区域101连通,而另一部分与漏极区域102连通,也因此在沟道区域103中同时形成了等效源极1051和等效漏极1052。
当器件开启时,导电区A的电导被设置为大于沟道中除有效沟道1041外其余部分的电导,以使得导电区A和有效沟道1041之间可以互相注入载流子。这样,源极区域101的载流子会被电导更大的等效源极1051所吸引,而不会直接注入沟道104中与源极区域101直接连接的其余部分1042;同样,在有效沟道1041中传输的载流子也会被等效漏极1052所吸引,而不会继续经沟道104中的其余部分1042传输。如图2中虚线箭头示意的载流子流向,在本实施方式器件工作电流的形成中,源极区域101提供的载流子进入等效源极 1051,并由等效源极1051远离源极区域101的一端注入有效沟道1041;流经有效沟道1041的载流子又会在临近等效漏极1052的一端注入等效漏极1052,最终注入漏极区域102。
为了实现这里的等效源极1051、等效漏极1052、以及有效沟道1041之间的载流子注入设置,导电区A的电导可以被设置为至少大于沟道104中除有效沟道1041外其余部分1042电导的三倍。并且,由于载流子在上述的“注入”过程中,会在沟道区域103的径向上流过,因此,本实施方式中导电区A 和有效沟道1041在沟道区域103径向上的间隔根据不同器件的具体设计可以设置为1nm~10μm、或更优选的3nm~1μm、或更优选的5nm~100nm,以保证载流子的正常注入和器件的性能。
需要说明的是,本申请中所提及的“载流子”是指在相应极性沟道/导电区 A中能够自由移动的电荷微粒,通常地,我们将N型沟道中的电子或者P型沟道中的空穴称之为这里的“载流子”,相应地,N型沟道中的空穴或者P型沟道中的电子则不被称之为这里的“载流子”,因此,本申请中有效沟道1041 和导电区A的极性被设置为相同,以使得有效沟道1041和导电区A之间的载流子交互能够最终实质地贡献器件的工作电流。
参图4,介绍本申请场效应晶体管器件200的又一实施方式。
与上述实施方式不同的是,本实施方式中在器件开启时,沟道区域103 内此时未形成等效漏极。场效应晶体管器件200通过有效沟道1041、等效源极1051连通源极区域101和漏极区域102以形成工作电流。
在本实施方式中,相当于只通过等效源极1051的设置减弱了漏端电势对沟道区域103源端附近电势的影响,从而改善器件的短沟道效应。对应地,有效沟道1041直接连接到漏极区域102。
在载流子传输中,源极区域101提供的载流子进入等效源极1051,并由等效源极1051远离源极区域101的一端注入有效沟道1041;流经有效沟道 1041的载流子再注入回漏极区域102。也即,本实施方式中,只有导电区向有效沟道1041单向地注入载流子。
参图5,介绍本申请场效应晶体管器件300的又一实施方式。
与上述实施方式不同的是,本实施方式中在器件开启时,沟道区域103 内此时未形成等效源极1051。场效应晶体管器件300通过有效沟道1041、等效漏极1052连通源极区域101和漏极区域102以形成工作电流。
在本实施方式中,相当于只通过等效漏极1052的设置减弱了漏端电势对有效沟道1041的影响,从而改善器件的短沟道效应。对应地,有效沟道1041 直接连接到源极区域101。
在载流子传输中,源极区域101提供的载流子进入有效沟道1041,并由有效沟道1041远离源极区域101的一端注入等效漏极1052,并再注入回漏极区域102。也即,本实施方式中,只有有效沟道1041单向地向导电区注入载流子。
在上述的实施方式中,已经示出了由栅极20控制形成的沟道104中的一部分构成有效沟道1041的结构。在这样的结构中,为了进一步改善器件的短沟道效应,可以设置沟道104中有效沟道1041的单位长度电导大于沟道104 中除有效沟道1041外其余部分1042的单位长度电导。以下介绍一些相应的实施方式。
参图6,介绍本申请场效应晶体管器件400的又一实施方式。
场效应晶体管器件400包括有源层10,该有源层10包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧,沟道区域103位于该源极区域101和漏极区域102之间。
栅极20环绕沟道区域103设置,且栅极20和沟道区域103之间设置有栅绝缘层30。栅绝缘层30中与有效沟道1041对应部分302的厚度小于其余部分301的厚度。也即,等效源极1051和等效漏极1052对应部分的栅绝缘层被相对地加厚,这样,可以减弱有效沟道1041之外其余部分沟道1042对应栅极20对相应部分沟道1042的调制能力,从而使得相应部分沟道1042的单位长度电导减小。
可配合地,还可以通过调整栅绝缘层30与有效沟道1041对应部分和其余部分栅绝缘层的材质(介电常数)不同,以使沟道中有效沟道1041的单位长度电导大于其余部分的单位长度电导。
参图7,介绍本申请场效应晶体管器件500的又一实施方式。
场效应晶体管器件500包括有源层10,该有源层10包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧,沟道区域103位于该源极区域101和漏极区域102之间。
栅极20环绕沟道区域103设置,且栅极20和沟道区域103之间设置有栅绝缘层30。栅极20中与有效沟道1041对应部分201和其余部分202由不同材质制成,从而使得栅极20中与有效沟道1041对应部分201和剩余部分 202对对应形成的沟道具有不同的调制能力,而实现有效沟道1041的单位长度电导大于沟道104中除有效沟道1041外其余部分1042的单位长度电导。
具体地,如果是N型器件,栅极20中与有效沟道1041对应部分201可以采用较小功函数的金属如铝、铪、钛,或N型掺杂(n+)多晶硅,或调整化合物组分获得的较小功函数的Ru-Hf,WN,HfN,TiN,TaN,TaSiN等作为栅极材料;其余部分202可以采用较大功函数的金属如金、铂,或P型掺杂(P+)多晶硅,或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等等作为栅极20材料。如果是P型器件,栅极20中与有效沟道1041 对应部分201可以采用较大功函数的金属如金、铂,或P型掺杂(P+)多晶硅,或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料;其余部分202可以采用较小功函数的金属如铝、铪、钛,或N型掺杂(n+)多晶硅,或调整化合物组分获得的较小功函数的Ru-Hf,WN,HfN, TiN,TaN,TaSiN等作为栅极材料。
参图8,在一些替换的实施方式中,场效应晶体管器件600还可以只在等效源极1051和等效漏极1052之间沟道区域103的部分表面设置环绕的栅极 20,且该栅极20整体上没有连接等效源极1051和等效漏极1052中的至少之一。这样,即使在栅极20上施加可以使得器件开启的偏压时,栅极20下方也不会形成从结构上连接源极区域101和漏极区域102的沟道(如图8所示,栅极20此时控制形成的沟道104并不连接源极区域101和漏极区域102)。也即栅极20控制在沟道区域103中形成的沟道104都为上述的“有效沟道”。
在以上的实施方式中,主要示意出的有源层都是呈圆柱状,也可被称之为“纳米线”。这种纳米线的截面形状可以根据需要设置为不同,例如图9示意出的方形截面的纳米线(有源层10)。并且,在一些替换的实施方式中,有源层还可以被构造成纳米片或纳米环,并在纳米片或纳米环状有源层的沟道区域中类似地设置等效源极、等效漏极、有效沟道,以实现上述类似的功能,此处不再赘述。
同时,上述实施方式的场效应晶体管器件中,栅极都是环绕并完全包裹沟道区域设置;而在一些其它实施方式中,栅极也可以是不完全地包裹沟道区域,一个典型的实施例为鳍式场效应晶体管(FinFET,Fin Field-Effect Transistor)。
在鳍式场效应晶体管,栅极在三个面上环绕沟道区域,等效源极和等效漏极可以设置在更远离顶面部分栅极的位置处,从而减小源端电势和漏端电势对有效沟道的影响。
以下以一些具体的实施例介绍本申请中导电区的形成方式:
实施例1
导电区A由沟道区域103A中局部掺杂引入的载流子形成。
对应地,参照图10,如果是N型硅基器件100A,可以通过在沟道区域 103A中掺杂施主原子,例如磷、砷等改变沟道区域103A中对应部分的掺杂浓度;参照图11,如果是P型硅基器件100A,可以通过在沟道区域103A中掺杂受主原子,例如硼,改变沟道区域103A中对应部分的掺杂浓度。
实施例2
配合参图12和图13,场效应晶体管器件100B还包括设置于沟道区域 103B中的绝缘结构40B,导电区A由绝缘结构40B中的注入电荷通过静电感应在沟道区域103B中形成。
对应地,参图12,如果是N型器件,可以通过在该绝缘结构40B中注入正电荷,例如H+、空穴实现;参图13,如果是P型器件,可以通过在该绝缘结构40B中注入负电荷,例如F-、Cl-、电子等实现。通过这样的方式,使得绝缘结构40B中形成高密度的固定电荷,并通过静电感应,在沟道区域103B 中生成导电区A的载流子。
在具体的电荷注入过程中,优选地将电荷注入绝缘结构40B中更加临近沟道区域103B的位置,以使得沟道区域103B中形成的导电区A能够储存更多的载流子。当然,在一些其它替换的实施例中,还可以采用“套筒状”的双层绝缘结构,具体包括一外层的电荷俘获层、以及位于电荷俘获层内层的常规绝缘结构,该电荷俘获层可以采用更易存储电荷的材质、或者于其中引入金属或半导体的纳米粒子,以更稳定地存储电荷,从而保证导电区中载流子的稳定可控。
实施例3
参图14,场效应晶体管器件100C包括设置于沟道区域103C中的半导体结构40C,该半导体结构40C与沟道区域103C组成异质结构,导电区A由分布于异质结构中的二维电子气沟道或二维空穴气沟道形成。
具体地,半导体结构40C和沟道区域103C具有不同的带隙宽度,半导体结构40C可以分为分别与源极区域101C和漏极区域102C连接的两部分,从而使得形成的二维电子气沟道不会导通源漏极区域。
当然,在一些替换的实施例中,还可以例如通过对沟道区域103C中的相应部分进行处理以形成二维电子气沟道或二维空穴气沟道,这些本领域技术人员习知的形成二维电子气沟道或二维空穴气沟道的替换实施例都应当属于本申请的保护范围之内。并且,这里所说的半导体结构40C可以为势垒层结构,该势垒层结构可以是含有掺杂或者是本征的。
在上述的各实施方式/实施例中,器件的有源层可以是单一半导体材料构成,也可以是包括沿轴向或者径向变化的至少两种半导体材料以形成复合沟道,从而提升等效源极、等效漏极、以及有效沟道之间的载流子注入效果,和/或降低漏端电势对有效沟道的影响,从而进一步改善器件的短沟道效应。
需要说明的是,这里提及的不同的半导体材料,可以是包括其中元素组分比不同半导体材料。以半导体材料SixGe1-x为例,当其中的x取值不同时,即可认为是这里不同的半导体材料。
以下以GAA器件为例,利用Silvaco TCAD对本发明的晶体管器件和常规(GAA)器件在器件短沟道效应以及器件输出曲线特性方面进行仿真比对。
仿真中涉及的器件具体参数如下:
①沟道区域材料均为Si,圆柱体,半径50nm;
②沟道区P型掺杂浓度为1017cm-3
③栅绝缘层材料均为SiO2,厚度5nm;
④常规GAA器件,沟道长度L=0.1μm;
⑤本发明GAA器件的表观栅长LG=0.2μm;
⑥本发明GAA器件的有效沟道长度Leff=0.1μm;
⑦本发明GAA器件等效源极和等效漏极长度均为50nm;
⑧源极、漏极区域N型掺杂浓度为2×1019cm-3
⑨本发明GAA器件形成等效源漏的沟道背界面处固定正电荷面密度为 1014cm-2
参图15和图16,分别为本发明GAA器件与常规GAA器件不同VD下的转移曲线对比图。从不同VD下的转移曲线上都可以观察到,本发明GAA器件相较于常规GAA器件,短沟道效应有明显改善。VD=3V时,常规GAA器件亚阈值摆幅SS为119.1mV/dec,而本发明GAA器件的亚阈值摆幅为65.8 mV/dec。常规GAA器件由于短沟道效应,VD=3V时器件阈值电压显著减小(VD=3V时阈值电压0.33V相比于VD=0.1V时阈值电压0.71V减小了0.38 V),与之相比,本发明GAA器件阈值电压的变化较小(VD=3V时阈值电压0.73 V相比于VD=0.1V时阈值电压0.77V减小了0.04V)。如图所示,阈值电压使用定电流法提取。
参图17和图18,为本发明GAA器件与常规GAA器件的输出特性对比图。从图中可以看出,无论在VG=2V还是4V时,本发明GAA器件的输出特性曲线都更为平坦,工作范围更宽,输出阻抗更大。输出特性中对应于kink电流显著发生的VD值为Vkink,Vkink越大,则器件漏端耗尽区内的载流子碰撞离化效应越弱,器件越难以发生kink电流效应。以VG=4V为例(图18),常规GAA器件的Vkink=1.40V,输出阻抗为26.5kΩ,而本发明 GAA器件的Vkink为1.70V,输出阻抗为38.1kΩ。说明本发明GAA器件能够有效减小器件工作时的载流子碰撞离化效应,抑制kink电流,提高输出电阻,改善器件的输出特性。
参图19和图20,为本发明GAA器件和常规GAA器件分别在线性区 (VD=0.1V)和饱和区(VD=3V)时转移曲线对比图。在线性区时,本发明 GAA器件在VD=0.1V的开态区跨导46.7μA/V和常规GAA器件的71.9μA/V 相比有所下降(约35%)。在饱和区时,本发明GAA器件在VD=3V的开态区跨导为175.4μA/V和常规GAA器件的184.1μA/V相比几乎相同(仅下降约4.7%)。因此,本申请提供的各实施方式/实施例,在VD较大的饱和区,能够在几乎不牺牲器件原有导通性能的条件下有效改善器件的短沟道效应。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (11)

1.一种场效应晶体管器件,其特征在于,包括:
有源层,包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域;
栅极,环绕所述沟道区域设置;
栅绝缘层,设置于所述栅极和沟道区域之间;
其中,当器件开启时,所述沟道区域内形成有有效沟道以及远离所述有效沟道的等效源极和/或等效漏极,所述场效应晶体管器件通过所述有效沟道、以及等效源极和/或等效漏极连通所述源极区域和漏极区域以形成工作电流。
2.如权利要求1所述的场效应晶体管器件,其特征在于,所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区;其中,
当所述导电区与所述源极区域连通时,所述导电区构成所述等效源极;和/或,
当所述导电区与所述漏极区域连通时,所述导电区构成所述等效漏极。
3.如权利要求2所述的场效应晶体管器件,其特征在于,所述栅极和所述导电区在参考平面上的垂直投影有交叠,所述栅极可控制所述沟道区域并于其中形成沟道,所述沟道与所述导电区在所述参考平面上垂直投影之间不交叠的部分构成所述有效沟道,其中,所述参考平面为经过所述沟道区域长度方向中心轴线的平面。
4.如权利要求3所述的场效应晶体管器件,其特征在于,当器件开启时,所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导,以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子;优选地,
所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍。
5.如权利要求3所述的场效应晶体管器件,其特征在于,当器件开启时,所述沟道中有效沟道的单位长度电导大于所述沟道中除有效沟道外其余部分的单位长度电导;优选地,
当器件开启时,所述沟道中有效沟道的单位长度电导至少大于所述沟道中除有效沟道外其余部分的单位长度电导的三倍。
6.如权利要求5所述的场效应晶体管器件,其特征在于,所述栅绝缘层中与所述有效沟道对应部分的厚度小于其余部分栅绝缘层的厚度;和/或,
所述栅绝缘层中与所述有效沟道对应部分和其余部分栅绝缘层由不同介电常数的材质制成;和/或,
所述栅极中与所述有效沟道对应部分和其余部分由不同功函数的材质制成。
7.如权利要求1所述的场效应晶体管器件,其特征在于,所述等效源极和/或等效漏极沿所述沟道区域长度方向上的中心轴线延伸。
8.如权利要求1至7任一项所述的场效应晶体管器件,其特征在于,所述导电区由所述沟道区域中掺杂引入的载流子形成;和/或,
所述有源层包括沿其轴向或者径向变化的至少两种半导体材料。
9.如权利要求1至7任一项所述的场效应晶体管器件,其特征在于,所述沟道区域中设置有绝缘结构,所述导电区由所述绝缘结构中的注入电荷通过静电感应在所述沟道区域临近绝缘结构处生成的载流子构成。
10.如权利要求1至7任一项所述的场效应晶体管器件,其特征在于,所述沟道区域中设置有半导体结构,所述半导体结构与沟道区域形成异质结构,所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成。
11.如权利要求1至7任一项所述的场效应晶体管器件,其特征在于,所述有源层被构造成纳米线、纳米片、或纳米环。
CN202111039996.3A 2021-09-06 2021-09-06 场效应晶体管器件 Pending CN115775827A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111039996.3A CN115775827A (zh) 2021-09-06 2021-09-06 场效应晶体管器件
PCT/CN2021/134781 WO2023029258A1 (zh) 2021-09-06 2021-12-01 场效应晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111039996.3A CN115775827A (zh) 2021-09-06 2021-09-06 场效应晶体管器件

Publications (1)

Publication Number Publication Date
CN115775827A true CN115775827A (zh) 2023-03-10

Family

ID=85387433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111039996.3A Pending CN115775827A (zh) 2021-09-06 2021-09-06 场效应晶体管器件

Country Status (2)

Country Link
CN (1) CN115775827A (zh)
WO (1) WO2023029258A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151835A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置
JP2002134752A (ja) * 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置
US7385258B2 (en) * 2006-04-25 2008-06-10 International Business Machines Corporation Transistors having v-shape source/drain metal contacts
US8546863B2 (en) * 2007-04-19 2013-10-01 Nxp B.V. Nonvolatile memory cell comprising a nanowire and manufacturing method thereof
CN101710585B (zh) * 2009-12-01 2011-04-27 中国科学院上海微系统与信息技术研究所 混合晶向积累型全包围栅cmos场效应晶体管
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
CN112582471A (zh) * 2019-09-29 2021-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法

Also Published As

Publication number Publication date
WO2023029258A1 (zh) 2023-03-09

Similar Documents

Publication Publication Date Title
JP4108537B2 (ja) 半導体装置
US9224813B2 (en) Cylindrical-shaped nanotube field effect transistor
US20080303095A1 (en) Varying mugfet width to adjust device characteristics
KR20100034694A (ko) 나노전자 소자
CN113363323B (zh) 单栅场效应晶体管器件及调控其驱动电流的方法
WO2022160923A1 (zh) 场效应晶体管器件及改善其短沟道效应和输出特性的方法
Jain et al. Investigation of the scalability of emerging nanotube junctionless FETs using an intrinsic pocket
Kumar et al. Design and analog performance analysis of charge-plasma based cylindrical GAA silicon nanowire tunnel field effect transistor
JPH084138B2 (ja) 半導体装置
CN115775827A (zh) 场效应晶体管器件
JP2897736B2 (ja) 化合物半導体電界効果トランジスタ
WO2024021338A1 (zh) 等效源漏区优化的场效应晶体管器件
Sharma et al. Graded channel architecture: the solution for misaligned DG FD SOI n-MOSFETs
WO2024021337A1 (zh) 具有阻隔区的场效应晶体管器件
WO2024021336A1 (zh) 非均匀掺杂场效应晶体管器件
Kumar et al. FIN junctionless field effect transistor (FIN-JLFET) with ground plane for surpassing parasitic BJT action
KR102451562B1 (ko) 터널링 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
Haque et al. Boosting ON-Current in Tunnel FETs (TFETs): A Review
Babu et al. Analysis of ON Current and Ambipolar Current for Source Pocket Gate-Drain Underlap Double Gate Tunnel Field Effect Transistor
JP6102140B2 (ja) 半導体装置
US7279734B2 (en) MOS transistor
WO2022011679A1 (zh) 无结纳米线场效应晶体管及其制造方法
KR100545193B1 (ko) 모스 트랜지스터
Parida et al. Performance Analysis of Gate Engineered DGMOS-HFET using InP/InGaAs/InP Hetero structure and Effect of Misalignment on their Performance Parameters
CN115036372A (zh) 一种具有三重多晶硅栅联合圆柱形jlt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination