CN115767957A - 一种多层pcb基板的制作方法 - Google Patents

Abstract

本发明公开了一种多层PCB基板的制作方法，包括以下步骤：步骤S1：制作形成板层单元；步骤S2：通过线路图形加厚方法在板层单元加工形成有厚铜式线路图形；步骤S3：形成为多层PCB基板；所述步骤S1包括子步骤S11和子步骤S12：子步骤S11：预备好芯板，并对芯板的各芯板铜层进行加工，制得芯板线路图形；子步骤S12：将制有芯板线路图形的芯板通过第二绝缘粘接层粘接有铜箔层，以制作形成为板层单元。本发明可满足厚铜式线路图形厚度要求的同时，能较大限度减小铜箔层的厚度，从而可减少铜箔层的费用成本，而且，还可减少因去除铜箔层的非线路图形区域而造成铜的消耗量，以达到节省铜资源目的。

Description

一种多层PCB基板的制作方法

技术领域

本发明涉及PCB板制作领域，具体涉及一种多层PCB基板的制作方法。

背景技术

如图1所示，现有的多层PCB基板的制作方法一般包括以下步骤：(1)预备若干个压合板80，各压合板80均包括两铜箔层、以及设置在两铜箔层之间的压合介质层；(2)将各压合板的铜箔层加工制作为线路图形81；(3)将若干个制作有线路图形81的压合板80和半固化片单元依次交替排列并粘接在一起，且顶层和底层的压合板80均通过半固化片单元粘接外置铜层83，以形成为多层PCB基板。而该多层PCB基板经后制程后可加工形成为PCB板。

随着能源、电动汽车等行业应用对PCB板载流能力要求的不断提升，其对多层PCB基板的线路图形的厚度要求也越来越高，从而常采用厚铜式线图图形。其中，行业内普遍将铜厚≥3OZ的线路图形定义为厚铜式线图图形。目前，为了满足厚铜式线图图形的厚度要求，需配置相应厚度的铜箔层，并在相应厚度的铜箔层上采用蚀刻工艺去除非线路图形区域，保留的线路图形区域形成为厚铜式线路图形。但随着铜箔层的厚度增大其价格大幅增大，尤其厚度≥3OZ的铜箔层与厚度为1OZ的铜箔层的价格相差甚大，从而在满足厚铜式线图图形的厚度要求的情况下，往往会造成多层PCB基板的铜箔层费用成本较高，并造成铜资源的大量浪费。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种多层PCB基板的制作方法，其通过采用步骤S1-S3的结合，并通过合理设置步骤S1、S2，可满足厚铜式线图图形的厚度要求的同时，能较大限度减小铜箔层的厚度，可减少铜箔层的费用成本，并可减少铜的消耗量，达到节省铜资源的目的。

本发明的目的采用以下技术方案实现：

一种多层PCB基板的制作方法，包括以下步骤：

步骤S1：制作形成板层单元；

步骤S2：通过线路图形加厚方法在板层单元加工形成有厚度≥3OZ的厚铜式线路图形；

步骤S3：使N个从下至上依次排列并形成有厚铜式线路图形的板层单元以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元均通过第一绝缘粘结层粘接外置铜层，以形成为多层PCB基板；其中，N≥2；

其中，所述步骤S1包括子步骤S11和子步骤S12：

子步骤S11：预备好芯板，并对芯板的各芯板铜层进行加工，制得芯板线路图形；其中，所述芯板包括两芯板铜层、以及设置在两芯板铜层之间的芯板介质层；

子步骤S12：将制有芯板线路图形的芯板通过第二绝缘粘接层粘接有铜箔层，以制作形成为板层单元；其中，所述板层单元的厚度≥0.3mm；

所述线路图形加厚方法采用如下步骤：将板层单元的铜箔层的非线路图形区域去除，并在铜箔层对应线路图形的区域采用图形电镀工艺镀上铜层，以形成厚铜式线路图形。

在子步骤S12中，该制有芯板线路图形的芯板的上下两端均通过第二绝缘粘接层粘接有铜箔层。

在步骤S2中，

在步骤S3中，任意相邻的两板层单元之间通过第三绝缘粘结层粘接。

在步骤S3中，将N个板层单元、N-1个第三绝缘粘结层、两个第一绝缘粘结层、两个外置铜层对应叠置在一起，并经压合使得该N个从下至上依次排列并形成有厚铜式线路图形的板层单元以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元均通过第一绝缘粘结层粘接外置铜层，以形成为多层PCB基板。

所述第一绝缘粘结层、第二绝缘粘接层、第三绝缘粘结层均为半固化片单元。

所述芯板铜层的厚度为0.5OZ-1OZ。

在线路图形加厚方法中，通过蚀刻工艺将板层单元的铜箔层的非线路图形区域去除；所述铜箔层对应线路图形的区域和通过图形电镀工艺镀上的铜层总共厚度为3.5-4OZ。

所述铜箔层的厚度为0.5OZ-1OZ。

在子步骤S11中，预备好芯板后，通过蚀刻工艺将芯板的芯板铜层的非线路图形区域去除，保留的芯板铜层的线路图形区域形成为芯板线路图形。

相比现有技术，本发明的有益效果在于：

本发明提供的一种多层PCB基板的制作方法，其通过采用步骤S1-S3的结合，并通过将步骤S1采用子步骤S11和子步骤S12，以制作形成板层单元，才能在步骤S2中采用图形电镀工艺镀上铜层，而通过图形电镀工艺镀上的铜层补偿高度，可满足厚铜式线路图形厚度要求的同时，能较大限度减小铜箔层的厚度，从而可减少铜箔层的费用成本，而且，还可减少因去除铜箔层的非线路图形区域而造成铜的消耗量，以达到节省铜资源目的。

附图说明

图1为现有的多层PCB基板的制作方法示意图；

图2为本发明的多层PCB基板中的步骤S1的示意图；

图3为本发明的多层PCB基板中的步骤S2的示意图；

图4为本发明的步骤S3中的板层单元、外置铜层、第一绝缘粘结层、第三绝缘粘结层的叠置示意图；

其中，10、板层单元；11、第二绝缘粘接层；20、第一绝缘粘结层；32、外置铜层；40、芯板；41、芯板铜层；42、芯板线路图形；43、芯板介质层；50、铜箔层；51、厚铜式线路图形；61、第三绝缘粘结层。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图2-4所示，一种多层PCB基板的制作方法，包括以下步骤：

步骤S1：制作形成板层单元10；

步骤S2：通过线路图形加厚方法在板层单元10加工形成有厚铜式线路图形51；所述厚铜式线路图形51的厚度≥3OZ；

步骤S3：使N个从下至上依次排列并形成有厚铜式线路图形51的板层单元10以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元10均通过第一绝缘粘结层20粘接外置铜层32，以形成为多层PCB基板；其中，N≥2；

其中，所述步骤S1包括子步骤S11和子步骤S12：

子步骤S11：预备好芯板40，并对芯板40的各芯板铜层41进行加工，制得芯板线路图形42；其中，所述芯板40包括两芯板铜层41、以及设置在两芯板铜层41之间的芯板介质层43；

子步骤S12：将制有芯板线路图形42的芯板40通过第二绝缘粘接层11粘接有铜箔层50，以制作形成为板层单元10；其中，所述板层单元10的厚度≥0.3mm；

所述线路图形加厚方法采用如下步骤：将板层单元10的铜箔层50的非线路图形区域去除，并在铜箔层50对应线路图形的区域采用图形电镀工艺镀上铜层，以形成厚铜式线路图形51。

本发明提供的一种多层PCB基板的制作方法，其通过采用步骤S1-S3的结合，并通过将步骤S1采用子步骤S11和子步骤S12，通过子步骤S11制得芯板线路图形42，通过子步骤S12制作形成为厚度≥0.3mm的板层单元10，才使得步骤S2的图形电镀工艺得以实施，避免直接在铜箔层50上采用图形电镀工艺易因超设备板厚限制能力而造成报废现象，而通过图形电镀工艺镀上的铜层补偿高度，在满足厚铜式线路图形51厚度要求的情况下，能较大限度减小铜箔层50的厚度，从而可减少铜箔层的费用成本，而且，还可减少因去除铜箔层50的非线路图形区域而造成铜的消耗量，以达到节省铜资源目的。

在子步骤S12中，该制有芯板线路图形42的芯板40的上下两端均通过第二绝缘粘接层11粘接有铜箔层50，从而在组合形成的板层单元10的厚度满足≥0.3mm的条件下，可进一步减小铜箔层50的厚度。具体的，在步骤S2中，芯板40上下两端的铜箔层50均通过线路图形加厚方法加工形成厚铜式线路图形51。

在步骤S3中，任意相邻的两板层单元10之间通过第三绝缘粘结层61粘接，使N个从下至上依次排列的板层单元10以相互绝缘的方式粘接在一起。优选的，在步骤S3中，将N个板层单元10、N-1个第三绝缘粘结层61、两个第一绝缘粘结层20、两个外置铜层32对应叠置在一起，并经压合使得该N个从下至上依次排列并形成有厚铜式线路图形51的板层单元10以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元10均通过第一绝缘粘结层20粘接外置铜层32，以形成为多层PCB基板，从而通过叠置、压合以方便于多层PCB基板的形成。其中，前文描述的将N个板层单元10、N-1个第三绝缘粘结层61、两个第一绝缘粘结层20、两个外置铜层32对应叠置在一起，也就是，N个板层单元10、N-1个第三绝缘粘结层61、两个第一绝缘粘结层20、两个外置铜层32叠置的顺序在压合后能够满足“使得该N个从下至上依次排列并形成有厚铜式线路图形51的板层单元10以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元10均通过第一绝缘粘结层20粘接外置铜层32，且任意相邻的两板层单元10之间通过第三绝缘粘结层61粘接”。

其中，在本实施例的步骤S3中，将三个板层单元10、两个第三绝缘粘结层61、两个第一绝缘粘结层20、两个外置铜层32对应叠置在一起，并经压合形成多层PCB基板。当然，除此之外，所述板层单元10的数量还可依据实际需求而设置为其他，只要大于或等于两个即可。

所述第一绝缘粘结层20、第二绝缘粘接层11、第三绝缘粘结层61均为半固化片单元。而通过将第一绝缘粘结层、第三绝缘粘结层61、第二绝缘粘接层11均采用半固化片单元，使得在压合时被粘接对象之间可相互绝缘并粘接在一起的同时，还可降低成本。

在本实施例中，所述半固化片单元包括两张半固化片，当然，除此之外，所述半固化片单元中的半固化片的数量可依据实际需求而设置，但将半固化片单元采用两张半固化片，为本发明的最优实施方式，可满足相应的厚度要求，并确保粘接力。

所述芯板铜层41的厚度为0.5OZ-1OZ，从而通过合理设置芯板铜层41的厚度，可减少铜层费用成本。而作为本发明的最优选的实施方式，所述芯板铜层41的厚度为0.5OZ或者1OZ，以可减少铜层费用成本的同时，并更普遍、通用。

其中，所述芯板介质层43的厚度≥0.05mm。

在线路图形加厚方法中，通过蚀刻工艺将板层单元10的铜箔层50的非线路图形区域去除，从而方便于去除非线路图形。

所述铜箔层50对应线路图形的区域和通过图形电镀工艺镀上的铜层总共厚度h为3.5-4OZ。当然，除此之外，所述铜箔层50对应线路图形的区域和通过图形电镀工艺镀上的铜层总共厚度h还可依据实际需求而设置为其他，只要大于或等于3OZ即可，但将所述铜箔层50对应线路图形的区域和通过图形电镀工艺镀上的铜层总共厚度h设置为3.5-4OZ，为本发明的最优实施方式，可提高载流能力的同时，并可有效控制成本。

所述铜箔层50的厚度为0.5OZ-1OZ，从而通过合理设置铜箔层50的厚度，可方便于与图形电镀工艺镀上的铜层配合满足厚铜式线路图形51厚度要求的同时，还可减少铜箔层费用成本。而作为本发明的最优选的实施方式，所述铜箔层50的厚度为0.5OZ或者1OZ，可减少铜箔层费用成本的同时，并更普遍、通用。

在子步骤S11中，预备好芯板40后，通过蚀刻工艺将芯板40的芯板铜层41的非线路图形区域去除，保留的芯板铜层41的线路图形区域形成为芯板线路图形42。而通过采用上述步骤，可方便于芯板线路图形42的制作形成。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种多层PCB基板的制作方法，其特征在于：包括以下步骤：

步骤S1：制作形成板层单元；

步骤S2：通过线路图形加厚方法在板层单元加工形成有厚度≥3OZ的厚铜式线路图形；

步骤S3：使N个从下至上依次排列并形成有厚铜式线路图形的板层单元以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元均通过第一绝缘粘结层粘接外置铜层，以形成为多层PCB基板；其中，N≥2；

其中，所述步骤S1包括子步骤S11和子步骤S12：

子步骤S11：预备好芯板，并对芯板的各芯板铜层进行加工，制得芯板线路图形；其中，所述芯板包括两芯板铜层、以及设置在两芯板铜层之间的芯板介质层；子步骤S12：将制有芯板线路图形的芯板通过第二绝缘粘接层粘接有铜箔层，以制作形成为板层单元；其中，所述板层单元的厚度≥0.3mm；

所述线路图形加厚方法采用如下步骤：将板层单元的铜箔层的非线路图形区域去除，并在铜箔层对应线路图形的区域采用图形电镀工艺镀上铜层，以形成厚铜式线路图形。

2.如权利要求1所述的多层PCB基板的制作方法，其特征在于：在子步骤S12中，该制有芯板线路图形的芯板的上下两端均通过第二绝缘粘接层粘接有铜箔层。

3.如权利要求2所述的多层PCB基板的制作方法，其特征在于：在步骤S2中，芯板上下两端的铜箔层均通过线路图形加厚方法加工形成厚铜式线路图形。

4.如权利要求1所述的多层PCB基板的制作方法，其特征在于：在步骤S3中，任意相邻的两板层单元之间通过第三绝缘粘结层粘接。

5.如权利要求4所述的多层PCB基板的制作方法，其特征在于：在步骤S3中，将N个板层单元、N-1个第三绝缘粘结层、两个第一绝缘粘结层、两个外置铜层对应叠置在一起，并经压合使得该N个从下至上依次排列并形成有厚铜式线路图形的板层单元以相互绝缘的方式粘接在一起，并使顶层和底层的板层单元均通过第一绝缘粘结层粘接外置铜层，以形成为多层PCB基板。

6.如权利要求1所述的多层PCB基板的制作方法，其特征在于：所述第一绝缘粘结层、第二绝缘粘接层、第三绝缘粘结层均为半固化片单元。

7.如权利要求1所述的多层PCB基板的制作方法，其特征在于：所述芯板铜层的厚度为0.5OZ-1OZ。

8.如权利要求1所述的多层PCB基板的制作方法，其特征在于：在线路图形加厚方法中，通过蚀刻工艺将板层单元的铜箔层的非线路图形区域去除；所述铜箔层对应线路图形的区域和通过图形电镀工艺镀上的铜层总共厚度为3.5-4OZ。

9.如权利要求1或8所述的多层PCB基板的制作方法，其特征在于：所述铜箔层的厚度为0.5OZ-1OZ。

10.如权利要求1所述的多层PCB基板的制作方法，其特征在于：在子步骤S11中，预备好芯板后，通过蚀刻工艺将芯板的芯板铜层的非线路图形区域去除，保留的芯板铜层的线路图形区域形成为芯板线路图形。

Images