CN115734668A - 显示装置、发光元件的制造方法及显示装置的制造方法 - Google Patents

显示装置、发光元件的制造方法及显示装置的制造方法 Download PDF

Info

Publication number
CN115734668A
CN115734668A CN202211047717.2A CN202211047717A CN115734668A CN 115734668 A CN115734668 A CN 115734668A CN 202211047717 A CN202211047717 A CN 202211047717A CN 115734668 A CN115734668 A CN 115734668A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electrode
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211047717.2A
Other languages
English (en)
Inventor
金秀贞
金镇完
李承根
金相助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115734668A publication Critical patent/CN115734668A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本公开涉及显示装置、发光元件的制造方法以及包括由该方法制造的发光元件的显示装置的制造方法。显示装置包括设置在基板上的第一电极和第二电极、设置在第一电极和第二电极上的发光元件、将第一电极和发光元件彼此电连接的第一接触电极、以及将第二电极和发光元件彼此电连接的第二接触电极。发光元件包括第一半导体层、第二半导体层和有源层，其中第一半导体层包括第一类型的半导体，第二半导体层包括第二类型的半导体，有源层设置在第一半导体层和第二半导体层之间。第一半导体层包括掺杂半导体层，掺杂半导体层包括多孔结构。

Description

显示装置、发光元件的制造方法及显示装置的制造方法
相关申请的交叉引用
本申请要求于2021年8月30日在韩国知识产权局提交的第10-2021-0114696号韩国专利申请的优先权和权益，其全部内容通过引用并入本文。
技术领域
本公开涉及显示装置、发光元件的制造方法以及包括由该方法制造的发光元件的显示装置的制造方法。
背景技术
近来，随着对信息显示的关注增加，对显示装置的研究和开发持续进行。
发明内容
实施方式包括显示装置、发光元件的制造方法以及包括由该方法制造的发光元件的显示装置的制造方法，其中可以减小包括在发光元件中的层的应变，并且可以减少缺陷，从而提高发光元件的发光效率。
根据本公开的方面，提供了显示装置，其可以包括：设置在基板上的第一电极和第二电极、设置在第一电极和第二电极上的发光元件、将第一电极和发光元件彼此电连接的第一接触电极、以及将第二电极和发光元件彼此电连接的第二接触电极。发光元件可以包括：第一半导体层，包括第一类型的半导体；第二半导体层，包括第二类型的半导体；以及有源层，设置在第一半导体层和第二半导体层之间。第一半导体层可以包括具有多孔结构的掺杂半导体层。
在掺杂半导体层中可以提供有第一浓度的掺杂剂。第一半导体层还可以包括设置在掺杂半导体层上的缺陷防止层，并且缺陷防止层可以包括低于第一浓度的第二浓度的掺杂剂。
缺陷防止层可以设置在掺杂半导体层和有源层之间。
掺杂半导体层可以设置在缺陷防止层和有源层之间。
第一半导体层还可以包括设置在掺杂半导体层和有源层之间的邻近缺陷防止层，并且邻近缺陷防止层可以包括低于第一浓度的第三浓度的掺杂剂。
第一半导体层还可以包括具有超晶格结构的应变缓解层。
应变缓解层可以具有包括交替地设置的第一缓解层和不同于第一缓解层的第二缓解层的结构。
第一缓解层可以包括InGaN，且第二缓解层可以包括GaN。
缺陷防止层可以设置在掺杂半导体层和应变缓解层之间。
掺杂半导体层可以设置在缺陷防止层和应变缓解层之间。
第一半导体层还可以包括设置在掺杂半导体层和有源层之间的邻近缺陷防止层，邻近缺陷防止层可以包括低于第一浓度的第三浓度的掺杂剂。掺杂半导体层可以设置在缺陷防止层和邻近缺陷防止层之间。邻近缺陷防止层可以设置在掺杂半导体层和应变缓解层之间。
掺杂半导体层的一表面可以与缺陷防止层的一表面接触。
缺陷防止层可以设置在掺杂半导体层和应变缓解层之间。缺陷防止层的另一表面可以与应变缓解层的一表面接触。
可以提供有多个发光元件，并且多个发光元件中的至少一部分可以发射红色光。
掺杂半导体层的掺杂浓度的范围可以是约1015个掺杂原子至约1019个掺杂原子每立方厘米(cm3)。
发光元件可以包括第一端部和第二端部。第一接触电极可以覆盖发光元件的第二端部，且第二接触电极可以覆盖发光元件的第一端部。
根据本公开的另一方面，提供了制造发光元件的方法。该方法可以包括：在堆叠基板上形成未掺杂半导体层；在未掺杂半导体层上形成第一半导体层；在第一半导体层上形成有源层；在有源层上形成第二半导体层；以及通过在堆叠基板的厚度方向上蚀刻第一半导体层、有源层和第二半导体层来提供发光元件。形成第一半导体层可以包括：形成掺杂半导体层。该方法还可以包括：对掺杂半导体层执行电化学蚀刻工艺。
可以在掺杂半导体层中提供第一浓度的掺杂剂。形成第一半导体层还可以包括：在掺杂半导体层上形成具有低于第一浓度的第二浓度的掺杂剂的缺陷防止层。
可以在掺杂半导体层中提供第一浓度的掺杂剂。形成第一半导体层还可以包括：形成具有低于第一浓度的第二浓度的掺杂剂的缺陷防止层。形成缺陷防止层可以在形成掺杂半导体层之前执行。
形成第一半导体层还可以包括：形成具有低于第一浓度的第三浓度的掺杂剂的邻近缺陷防止层。形成邻近缺陷防止层可以在形成掺杂半导体层之后执行。
形成第一半导体层还可以包括：在缺陷防止层上形成具有超晶格结构的应变缓解层。
形成第一半导体层还可以包括在掺杂半导体层上形成具有超晶格结构的应变缓解层。
形成第一半导体层还可以包括：在邻近缺陷防止层上形成具有超晶格结构的应变缓解层。
执行电化学蚀刻工艺可以包括：在掺杂半导体层中形成多孔结构。
形成应变缓解层可以包括：交替地设置第一缓解层和不同于所述第一缓解层的第二缓解层。
掺杂半导体层的掺杂浓度的范围可以是约1015个掺杂原子至约1019个掺杂原子每立方厘米(cm3)。
执行电化学蚀刻工艺可以是在形成有源层之前执行的。
根据本公开的又一方面，提供了制造显示装置的方法。该方法可以包括：在基板上设置第一电极和第二电极；在第一电极和第二电极上形成绝缘层；在基板上提供包括发光元件和溶剂的墨水；在第一电极和第二电极之间形成电场；在发光元件之上形成基础接触电极；以及通过蚀刻基础接触电极来提供第一接触电极和第二接触电极。该发光元件可以包括第一半导体层，该第一半导体层包括掺杂半导体层，该掺杂半导体层包括多孔结构。
发光元件可以包括面对第二电极的第一端部和面对第一电极的第二端部。形成基础接触电极可以包括：使基础接触电极在平面图中与第一端部和第二端部重叠。提供第一接触电极和第二接触电极可以包括：使第一接触电极覆盖发光元件的第二端部，以及使第二接触电极覆盖发光元件的第一端部。
形成电场可以包括：向第一电极提供第一电信号以及向第二电极提供第二电信号，使得发光元件利用基于第一电信号和第二电信号的电场布置在第一电极和第二电极之间。
附图说明
下面将参考附图更全面地描述示例实施方式。
图1和图2是示意性地示出根据本公开的第一实施方式的发光元件的立体图和截面图。
图3和图4是示意性地示出根据本公开的第二实施方式的发光元件的立体图和截面图。
图5和图6是示意性地示出根据本公开的第三实施方式的发光元件的立体图和截面图。
图7是示意性地示出根据本公开的实施方式的显示装置的平面图。
图8是示意性地示出根据本公开的实施方式的像素中所包括的像素电路的电路图。
图9是示意性地示出根据本公开的实施方式的子像素的平面图。
图10是沿图9中所示的线I-I'截取的示意性截面图。
图11至图13是根据本公开的实施方式的像素的示意性截面图。
图14至图19是示意性地示出根据本公开的实施方式的发光元件的制造方法的工艺截面图。
图20至图24是示意性地示出图10中所示的区域EA1的截面图，并且是示意性地示出根据本公开的实施方式的显示装置的制造方法的工艺截面图。
具体实施方式
现在将参考其中示出了实施方式的附图在下文中更全面地描述本公开。然而，本公开可以以不同的形式来体现，并且不应被解释为限于本文中阐述的实施方式。更确切地，提供这些实施方式以使得本公开将是彻底和完整的，并且将本公开的范围充分传达给本领域的技术人员。
除非另有定义或暗示，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，术语，诸如在常用词典中定义的那些术语，应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不会被解释为理想化的或过于形式化的含义，除非在本文明确地如此定义。
提供附属于说明书的附图以解释本公开，且可根据需要夸大和显示附图中所示的形状以帮助理解本公开，且因此本公开不限于附图。
在附图中，为了说明的清楚起见，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或多个介于中间的元件。相同的附图标记始终表示相同的元件。
在本说明书中，当确定与本公开相关的已知配置或功能的详细描述可能模糊本公开的要点时，可以省略其详细描述。
除非上下文另外清楚地指示，否则如本文所用，单数形式“一个”、“一种”和“该”旨在也包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或析取的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，短语“至少一个”出于其含义和解释的目的旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。
术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或者到第二对象的一侧，反之亦然。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、在……之上延伸、覆盖或部分覆盖或本领域普通技术人员将领会和理解的任何其它合适的术语。
应当理解，当在说明书中元件(或区域、层或部分等)被称为在另一元件“上”、“连接到”或“联接到”另一元件时，它可以直接设置在上述的另一元件上、直接连接到或直接联接到上述的另一元件，或者它们之间可以设置有介于中间的元件。应当理解，术语“连接到”或“联接到”可以包括物理连接或联接、或电连接或联接。
如本文所用的“约”或“近似”包括所述值和在本领域普通技术人员考虑所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在所述值的一个或多个标准偏差内，或在所述值的±30％、20％、±10％、±5％内。
本公开大体涉及显示装置、发光元件的制造方法以及包括由该方法制造的发光元件的显示装置的制造方法。
在下文中，将参考附图描述根据本公开的实施方式的显示装置、发光元件的制造方法以及包括由该方法制造的发光元件的显示装置的制造方法。
首先，将参考图1至图6描述根据本公开的实施方式的发光元件LD。图1至图6中示出了根据本公开的实施方式的显示装置DD中所包括的发光元件LD。
图1和图2是示意性地示出根据本公开的第一实施方式的发光元件的立体图和截面图。图3和图4是示意性地示出根据本公开的第二实施方式的发光元件的立体图和截面图。图5和图6是示意性地示出根据本公开的第三实施方式的发光元件的立体图和截面图。
首先，将参考图1和图2描述根据本公开的第一实施方式的发光元件LD。
参照图1和图2，发光元件LD可以包括第一半导体层SEC1、第二半导体层SEC2和插置在第一半导体层SEC1和第二半导体层SEC2之间的有源层AL。发光元件LD还可以包括电极层ELL。
根据实施方式，第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL可以沿着发光元件LD的长度L的方向彼此顺序堆叠。
发光元件LD可以包括第一端部EP1和第二端部EP2。第一半导体层SEC1可以与发光元件LD的第一端部EP1相邻。第二半导体层SEC2和电极层ELL可以与发光元件LD的第二端部EP2相邻。
根据实施方式，发光元件LD可以具有柱形状。柱形状可以是指在其长度L的方向上延伸的形状，诸如圆柱体或多棱柱。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或横截面的宽度)。发光元件LD的截面的形状可以包括杆状形状或棒状形状，但是本公开不限于此。
发光元件LD可以具有纳米级至微米级的尺寸。例如，发光元件LD的直径D(或宽度)和长度L中的每一个可以具有纳米级至微米级的尺寸，但本公开不限于此。
第一半导体层SEC1可以是第一导电类型半导体层。例如，第一半导体层SEC1可以包括N型半导体层。根据实施方式，包括在第一半导体层SEC1中的每个层可以包括N型半导体层。例如，可以在包括在第一半导体层SEC1中的每个层中提供第一导电类型掺杂剂。第一半导体层SEC1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有第一导电类型掺杂剂(诸如Si、Ge或Sn)的N型半导体层。然而，构成第一半导体层SEC1的材料不限于此。第一半导体层SEC1可用各种材料配置。
第一半导体层SEC1可以包括层。例如，第一半导体层SEC1可以包括高掺杂半导体层120、缺陷防止层140和应变缓解层160。然而，在一些实施方式中，第一半导体层SEC1可以不包括应变缓解层160。第一半导体层SEC1可以具有其中高掺杂半导体层120和缺陷防止层140可以彼此顺序堆叠的结构。
高掺杂半导体层120可以与发光元件LD的第一端部EP1相邻设置。高掺杂半导体层120的一表面可以被暴露，并且高掺杂半导体层120的另一表面可以与缺陷防止层140接触。
根据实施方式，高掺杂半导体层120可以掺杂有第一导电类型掺杂剂(例如，Si)。例如，在高掺杂半导体层120中提供的第一导电类型掺杂剂的浓度(例如，第一浓度)可以高于在缺陷防止层140中提供的掺杂剂的浓度(例如，第二浓度)。根据实施方式，在高掺杂半导体层120中提供的第一导电类型掺杂剂的浓度可以是约1015个掺杂原子至约1019个掺杂原子每单位体积(cm3)。
根据实施方式，高掺杂半导体层120可以具有多孔结构。在示例中，可以执行电化学蚀刻工艺，以便在高掺杂半导体层120中形成多孔结构。这将在后面参考图15详细描述。
缺陷防止层140可以设置在高掺杂半导体层120和有源层AL之间。缺陷防止层140可以设置在高掺杂半导体层120和应变缓解层160之间。缺陷防止层140的一表面可以与高掺杂半导体层120接触，并且缺陷防止层140的另一表面可以与应变缓解层160接触。缺陷防止层140可以与高掺杂半导体层120相邻设置，并且因此可以防止在高掺杂半导体层120中出现缺陷。
根据实施方式，缺陷防止层140可以掺杂有少量的第一导电类型掺杂剂(例如，Si)。例如，在缺陷防止层140中提供的第一导电类型掺杂剂的浓度可以至少低于在高掺杂半导体层120中提供的第一导电类型掺杂剂的浓度。根据另一实施方式，缺陷防止层140可以不掺杂有第一导电类型掺杂剂。因此，第一半导体层SEC1可以具有其中在部分层中选择性地提供具有高浓度的掺杂剂的结构。
应变缓解层160可以设置在缺陷防止层140上。应变缓解层160可以设置在缺陷防止层140和有源层AL之间。应变缓解层160的一表面可以与缺陷防止层140接触，并且应变缓解层160的另一表面可以与有源层AL接触。
应变缓解层160可以形成为超晶格结构，以缓解(或减小)可能出现在第一半导体层SEC1的第一半(特别是高掺杂半导体层120)中的应变。
根据实施方式，应变缓解层160可以具有这样的结构，在该结构中，第一缓解层和不同于第一缓解层的第二缓解层可以交替地设置。例如，第一缓解层可以是InGaN，且第二缓解层可以是GaN。然而，本公开不必限于此。
根据本公开，可以在发光元件LD中提供缺陷防止层140和应变缓解层160，以降低内部结构中的应变的强度，同时防止缺陷的发生。因此，可以提高发光元件LD的发光效率。
特别地，在发光元件LD要发射具有高波长的光(例如，红色光)的情况下，可以在有源层AL中提供具有高浓度的In，以便形成带隙。
实验上，在In的浓度提供得高的情况下，晶格常数值可增加，且因此，层之间的晶格失配可能增加。因此，可能发生更大量的应变。然而，根据实施方式，即使在可以提供具有高浓度的In的情况下，也可以减少应变的发生。结果，可以提高发光元件LD的发光效率。
有源层AL可以设置在第一半导体层SEC1上。有源层AL可以设置在第一半导体层SEC1和第二半导体层SEC2之间。
有源层AL可以包括AlGaInP、AlGaP、AlInGaN、InGaN和AlGaN中的至少一种。例如，在有源层AL要输出红色光的情况下，有源层AL可以包括AlGaInP和/或InGaN。在有源层AL要输出绿色光或蓝色光的情况下，有源层AL可以包括InGaN。然而，有源层AL不限于上述示例。
有源层AL可以形成为单量子阱结构或多量子阱结构。在示例中，有源层AL可以包括势垒层和量子阱层。根据实施方式，可以在势垒层中提供AlGaN，并且可以在量子阱层中提供InGaN。然而，本公开不限于此。
第二半导体层SEC2可以形成在有源层AL上，并且可以包括具有与第一半导体层SEC1的类型不同类型的半导体层。例如，第二半导体层SEC2可以包括P型半导体层。在示例中，第二半导体层SEC2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有第二导电类型掺杂剂(诸如Mg)的P型半导体层。然而，构成第二半导体层SEC2的材料不限于此。第二半导体层SEC2可用各种材料配置。
电极层ELL可以形成在第二半导体层SEC2上。电极层ELL可以包括金属或金属氧化物。在示例中，电极层ELL可以包括Cr、Ti、Al、Au、Ni及其任何氧化物或合金以及ITO、IZO、ITZO中的至少一种。
在阈值电压或更高电压的电压施加到发光元件LD的两端的情况下，电子-空穴对可以在有源层AL中复合，并且发光元件LD发射光。可以通过使用这样的原理来控制发光元件LD的光发射，使得发光元件LD可以用作用于包括显示装置(参见图7中所示的“DD”)的像素的各种发光装置的光源。
发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以由单个膜或多个膜形成。
绝缘膜INF可以暴露发光元件LD的可以具有不同极性的两个端部。例如，绝缘膜INF可以暴露与第一端部EP1相邻设置的第一半导体层SEC1和与第二端部EP2相邻设置的电极层ELL中的每一个的一部分。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料。然而，绝缘膜INF不限于特定示例。
绝缘膜INF可以确保发光元件LD的电稳定性。即使在发光元件LD可能彼此靠近设置的情况下，绝缘膜INF也可以防止在发光元件LD之间出现不希望的短路。
根据实施方式，发光元件LD的结构不必限于上述示例。在一些实施方式中，发光元件LD还可以包括另外的电极层、另外的有源层等。
将描述根据本公开的第二实施方式的发光元件LD。将简化或省略与以上描述的部分重复或相似的部分的描述。
参照图3和图4，根据本公开的第二实施方式的发光元件LD与根据本公开的第一实施方式的发光元件LD的不同之处可以至少在于：缺陷防止层140可以设置成比高掺杂半导体层120更靠近第一端部EP1。
根据实施方式，缺陷防止层140可以与第一端部EP1相邻设置。例如，缺陷防止层140的一表面可以与第一端部EP1相邻，并且缺陷防止层140的另一表面可以与高掺杂半导体层120接触。
根据实施方式，高掺杂半导体层120可以设置在缺陷防止层140和有源层AL之间。高掺杂半导体层120可以设置在缺陷防止层140和应变缓解层160之间。高掺杂半导体层120的一表面可以与缺陷防止层140接触，并且高掺杂半导体层120的另一表面可以与应变缓解层160接触。
根据实施方式，应变缓解层160可以设置在高掺杂半导体层120和有源层AL之间。应变缓解层160的一表面可与高掺杂半导体层120接触，且应变缓解层160的另一表面可与有源层AL接触。
根据本公开的第二实施方式的发光元件LD可以不包括应变缓解层160。根据本公开的第二实施方式的发光元件LD的第一半导体层SEC1可以具有包括与第一端部EP1相邻的缺陷防止层140和设置在缺陷防止层140上的高掺杂半导体层120的结构。高掺杂半导体层120的一表面可以与缺陷防止层140接触，并且高掺杂半导体层120的另一表面可以与有源层AL接触。
将参考图5至图6描述根据本公开的第三实施方式的发光元件LD。将简化或省略与以上描述的部分重复或相似的部分的描述。
参照图5和图6，根据本公开的第三实施方式的发光元件LD与根据本公开的第二实施方式的发光元件LD的不同之处可以至少在于：根据本公开的第三实施方式的发光元件LD还可以包括邻近缺陷防止层142。
根据实施方式，高掺杂半导体层120可以设置在缺陷防止层140和有源层AL之间。高掺杂半导体层120可以设置在缺陷防止层140和邻近缺陷防止层142之间。例如，高掺杂半导体层120的一表面可与缺陷防止层140接触，且高掺杂半导体层120的另一表面可与邻近缺陷防止层142接触。
根据实施方式，可以在邻近缺陷防止层142中提供具有比在高掺杂半导体层120中提供的第一导电类型掺杂剂的浓度(例如，第一浓度)低的浓度(例如，第三浓度)的掺杂剂。
根据实施方式，邻近缺陷防止层142可以设置在缺陷防止层140和有源层AL之间。邻近缺陷防止层142可以设置在高掺杂半导体层120和有源层AL之间。邻近缺陷防止层142可以设置在高掺杂半导体层120和应变缓解层160之间。例如，邻近缺陷防止层142的一表面可以与高掺杂半导体层120接触，并且邻近缺陷防止层142的另一表面可以与应变缓解层160接触。
根据实施方式，应变缓解层160可以设置在邻近缺陷防止层142和有源层AL之间。应变缓解层160的一表面可以与邻近缺陷防止层142接触，并且应变缓解层160的另一表面可以与有源层AL接触。
根据本公开的第三实施方式的发光元件LD可以不包括应变缓解层160。根据本公开的第三实施方式的发光元件LD的第一半导体层SEC1可以具有包括与第一端部EP1相邻的缺陷防止层140、设置在缺陷防止层140上的高掺杂半导体层120、以及设置在高掺杂半导体层120上的邻近缺陷防止层142的结构。邻近缺陷防止层142的一表面可以与高掺杂半导体层120接触，并且邻近缺陷防止层142的另一表面可以与有源层AL接触。
在下文中，将描述根据本公开的实施方式的包括发光元件LD的显示装置DD。
图7是示意性地示出根据本公开的实施方式的显示装置的平面图。
根据本公开的实施方式的显示装置DD可以发射光。参照图7，显示装置DD可以包括基板SUB和设置在基板SUB上的像素PXL。尽管在附图中未示出，但是显示装置DD还可以包括用于驱动像素PXL的驱动电路单元(例如，扫描驱动器和数据驱动器)、线和焊盘。
在示例中，每个像素PXL可以包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3。
显示装置DD可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以意指除了显示区域DA之外的区域。非显示区域NDA可以围绕显示区域DA的至少一部分。
基板SUB可以构成显示装置DD的基础构件。基板SUB可以是刚性的基板或膜或柔性的基板或膜。然而，基板SUB不限于特定的示例。
显示区域DA可以意指其中可以设置像素PXL的区域。非显示区域NDA可以意指其中可以不设置像素PXL的区域。可以连接到显示区域DA的像素PXL的驱动电路单元、线和焊盘可以设置在非显示区域NDA中。
在示例中，像素PXL可以根据条纹排列结构、
Figure BDA0003822073490000131
排列结构等进行布置。然而，本公开不限于此，并且可以应用各种实施方式。
根据实施方式，包括多个子像素(参见图9中所示的“SPXL”)的像素PXL可以设置在显示区域DA中。例如，可以在显示区域DA中布置发射第一颜色的光的第一子像素SPXL1、发射第二颜色的光的第二子像素SPXL2和发射第三颜色的光的第三子像素SPXL3，并且至少一个第一子像素SPXL1、至少一个第二子像素SPXL2和至少一个第三子像素SPXL3可以构成能够发射各种颜色的光的一个像素单元。
例如，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每一个可以是发射一种颜色的光的子像素。在示例中，第一子像素SPXL1可以是发射红色(例如，第一颜色)的光的红色像素，第二子像素SPXL2可以是发射绿色(例如，第二颜色)的光的绿色像素，并且第三子像素SPXL3可以是发射蓝色(例如，第三颜色)的光的蓝色像素。然而，构成每个像素单元的像素PXL的颜色、种类和/或数量不限于特定的示例。
在下文中，为了便于描述，将描述像素PXL包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的实施方式。本说明书中所定义的子像素(参见图8中所示的“SPXL”)可以是第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的任一个。
图8是示意性地示出根据本公开的实施方式的像素中所包括的像素电路的电路图。
图8示出了根据实施方式的应用于有源类型的显示装置DD的子像素SPXL中包括的部件之间的电连接关系。然而，包括在子像素SPXL中的部件的种类不限于此。
参照图8，子像素SPXL可以包括发光元件LD和像素电路PXC。
发光元件LD可以连接在第一电力线VDD和第二电力线VSS之间。发光元件LD的一端部(例如，P型半导体)可以经由第一电极ELT1和像素电路PXC连接到第一电力线VDD，并且发光元件LD的另一端部(例如，N型半导体)可以经由第二电极ELT2连接到第二电力线VSS。
根据实施方式，在通过像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。
根据实施方式，发光元件LD可以在第一电力线VDD和第二电力线VSS之间通过各种连接结构彼此连接。在示例中，发光元件LD可以仅彼此并联连接或者仅彼此串联连接。在其它实施方式中，发光元件LD可以以串联/并联混合结构连接。
第一电力线VDD和第二电力线VSS可以具有不同的电势，使得发光元件LD发射光。第一电力线VDD和第二电力线VSS可以具有在子像素SPXL的发射周期期间可以发射光的程度的电势差。例如，第一电力线VDD可以设定为具有比第二电力线VSS的电势高的电势。
像素电路PXC可以连接在第一电力线VDD和发光元件LD之间。像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
根据实施方式，第一晶体管T1的一电极可以连接到第一电力线VDD，并且第一晶体管T1的另一电极可以连接到发光元件LD的电极(例如，阳电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以与通过第一节点N1施加的电压对应地控制流过发光元件LD的电流。
根据实施方式，第二晶体管T2的一电极可以连接到数据线DL，并且第二晶体管T2的另一电极可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线SL。在从扫描线SL提供扫描信号的情况下，第二晶体管T2可以导通，并将从数据线DL提供的数据信号传送到第一节点N1。
根据实施方式，第三晶体管T3的一电极可以连接到感测线SENL，并且第三晶体管T3的另一电极可以连接到第二节点N2。第三晶体管T3的栅电极可以连接到感测信号线SEL。在第三晶体管T3响应于从感测信号线SEL提供的感测信号而导通的情况下，可以通过感测线SENL向第二节点N2提供参考电压。
根据实施方式，参考电压可以用于将第一晶体管T1的可以连接到发光元件LD的电极(例如，第一晶体管T1的源电极)的电压设定或初始化为恒定值。在示例中，参考电压可以被设定为小于或等于第二电力线VSS的电压。
根据实施方式，在第三晶体管T3响应于从感测信号线SEL提供的感测信号而导通的情况下，第三晶体管T3可以将感测电流传送到感测线SENL。
根据实施方式，感测电流可用于计算第一晶体管T1的迁移率和阈值电压的变化。
存储电容器Cst可以连接在第一节点N1(或第一晶体管T1的栅电极)和第二节点N2(或第一晶体管T1的另一电极)之间。存储电容器Cst可以存储与第一节点N1的电压和第二节点N2的电压之差有关的信息。
像素电路PXC的结构不限于图8所示的结构，并且可以实现各种类型的结构。尽管在图8中示出了可以用N型晶体管实现第一晶体管T1至第三晶体管T3的情况，但是本公开不限于此。在一些实施方式中，第一晶体管T1至第三晶体管T3可以用P型晶体管来实现。
在下文中，将参考图9至图13更详细地描述构成像素PXL的子像素SPXL的结构。将简化或省略与以上描述的部分重复或相似的部分的描述。
图9是示意性地示出根据本公开的实施方式的子像素SPXL的平面图。图9所示的子像素SPXL可以是第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的至少一个。
参照图9，子像素SPXL可以包括第一电极ELT1、第二电极ELT2、第一连接电极CNL1、第二连接电极CNL2、第一接触部分CNT1、第二接触部分CNT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2。
可以提供和布置(设置)多个发光元件LD。在示例中，发光元件LD可以沿着第二方向DR2布置成平行结构。然而，发光元件LD的布置结构不限于此。
发光元件LD可以设置在用作对准电极的电极之间。
例如，在平面图中，发光元件LD可以设置在第一电极ELT1和第二电极ELT2之间。发光元件LD可以设置在第一电极ELT1和第二电极ELT2上。在平面图中，发光元件LD的至少一部分可以设置在第一电极ELT1和第二电极ELT2之间。
发光元件LD可以通过第一接触电极CNE1电连接到第一电极ELT1。
根据实施方式，第二端部EP2可以电连接到第一接触电极CNE1。因此，发光元件LD的第二半导体层SEC2可以电连接到第一电极ELT1和第一接触电极CNE1。
发光元件LD可以通过第二接触电极CNE2电连接到第二电极ELT2。
根据实施方式，发光元件LD的第一端部EP1可以电连接到第二接触电极CNE2。因此，发光元件LD的第一半导体层SEC1可以电连接到第二电极ELT2和第二接触电极CNE2。
第一电极ELT1可以在第二方向DR2上延伸。第一电极ELT1可以在第一方向DR1上与第二电极ELT2间隔开。第一电极ELT1可以连接到第一连接电极CNL1。第一方向DR1可以与第二方向DR2相交(或不平行)。
第一连接电极CNL1可以通过第一接触部分CNT1连接到包括在像素电路部分(参见图10中所示的“PCL”)中的桥接图案(参见图10中所示的“BRP”)。第一连接电极CNL1可以设置在与第一电极ELT1相同的层中，以彼此一体地形成。
第二电极ELT2可以在第二方向DR2上延伸。第二电极ELT2可以在第一方向DR1上与第一电极ELT1间隔开。第二电极ELT2可以连接到第二连接电极CNL2。
第二连接电极CNL2可以通过第二接触部分CNT2连接到包括在像素电路部分PCL中的电力线(参见图10中所示的“PL”)。第二连接电极CNL2可以设置在与第二电极ELT2相同的层中，以彼此一体地形成。
第一接触电极CNE1可以设置在第一电极ELT1上，以电连接到第一电极ELT1。第一接触电极CNE1可以将第一电极ELT1和发光元件LD彼此电连接。
第二接触电极CNE2可以设置在第二电极ELT2上，以电连接到第二电极ELT2。第二接触电极CNE2可以将第二电极ELT2和发光元件LD彼此电连接。
根据实施方式，第一接触电极CNE1可以在平面图中与发光元件LD的第二端部EP2重叠，并且第二接触电极CNE2可以在平面图中与发光元件LD的第一端部EP1重叠。第一接触电极CNE1可以覆盖发光元件LD的第二端部EP2(与发光元件LD的第二端部EP2重叠)，并且第二接触电极CNE2可以覆盖发光元件LD的第一端部EP1。
下文中，将参考图10来描述根据本公开的实施方式的子像素SPXL的截面结构。
图10是示出根据本公开的实施方式的子像素SPXL的一部分的示意图。图10是沿图9中所示的线I-I'截取的示意性截面图。
参照图10，子像素SPXL可以包括基板SUB、像素电路部分PCL和显示元件部分DPL。在下文中，为了便于描述，将描述上述的第一晶体管T1至第三晶体管T3中的第一晶体管T1。
基板SUB可以构成显示装置DD的基础构件。基板SUB可以是刚性基板或膜或者柔性基板或膜。然而，基板SUB不限于特定的示例。在示例中，基板SUB可以包括聚酰亚胺。基板SUB可以被提供为基础表面，使得像素电路部分PCL和显示元件部分DPL可以设置在基板SUB上。
像素电路部分PCL可以设置在基板SUB上。像素电路部分PCL可以包括底部电极层BML、缓冲层BFL、第一晶体管T1、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2、桥接图案BRP、电力线PL、保护层PSV、第一接触部分CNT1和第二接触部分CNT2。
底部电极层BML可以设置在基板SUB上，以由缓冲层BFL覆盖。在平面图中，底部电极层BML的一部分可以与第一晶体管T1重叠。
根据实施方式，底部电极层BML可以包括导电材料，从而用作提供给像素电路部分PCL和显示元件部分DPL的电信号可以移动通过的路径。在示例中，底部电极层BML可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)中的至少一种。
缓冲层BFL可以设置在基板SUB上。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
第一晶体管T1可以是薄膜晶体管。根据实施方式，第一晶体管T1可以是驱动晶体管。
第一晶体管T1可以电连接到发光元件LD。第一晶体管T1可以电连接到桥接图案BRP。然而，第一晶体管T1不限于上述示例。在示例中，第一晶体管T1不通过桥接图案BRP，但是可以电连接到第一连接电极CNL1。
第一晶体管T1可以包括有源图案ACT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源图案ACT可以是指半导体层。有源图案ACT可以设置在缓冲层BFL上。例如，有源图案ACT可以包括多晶硅、低温多晶硅(LTPS)、非晶硅和氧化物半导体中的至少一种。
有源图案ACT可以包括与第一晶体管电极TE1接触的第一接触区和与第二晶体管电极TE2接触的第二接触区。第一接触区和第二接触区可对应于掺杂有杂质的半导体图案。第一接触区和第二接触区之间的区可以是沟道区。沟道区可对应于未掺杂杂质的本征半导体图案。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE的位置可以对应于有源图案ACT的沟道区的位置。例如，栅电极GE可以设置在有源图案ACT的沟道区上，且栅极绝缘层GI介于栅电极GE和有源图案ACT的沟道区之间。在示例中，栅电极GE可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)中的至少一种。
栅极绝缘层GI可以设置在有源图案ACT之上。栅极绝缘层GI可以包括无机材料。在示例中，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一层间绝缘层ILD1可以位于栅电极GE之上。与栅极绝缘层GI类似，第一层间绝缘层ILD1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一晶体管电极TE1和第二晶体管电极TE2可以位于第一层间绝缘层ILD1上。第一晶体管电极TE1可以与有源图案ACT的第一接触区接触，同时穿透栅极绝缘层GI和第一层间绝缘层ILD1，并且第二晶体管电极TE2可以与有源图案ACT的第二接触区接触，同时穿透栅极绝缘层GI和第一层间绝缘层ILD1。在示例中，第一晶体管电极TE1可以是漏电极，且第二晶体管电极TE2可以是源电极。然而，本公开不限于此。
第二层间绝缘层ILD2可以位于第一晶体管电极TE1和第二晶体管电极TE2之上。与第一层间绝缘层ILD1和栅极绝缘层GI类似，第二层间绝缘层ILD2可以包括无机材料。无机材料可以包括被描述为构成第一层间绝缘层ILD1和栅极绝缘层GI的材料的示例(例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx))的材料中的至少一种。
桥接图案BRP可以设置在第二层间绝缘层ILD2上。桥接图案BRP可以通过穿透第二层间绝缘层ILD2的接触孔连接到第一晶体管电极TE1。桥接图案BRP可以通过形成在保护层PSV中的第一接触部分CNT1电连接到第一连接电极CNL1。
电力线PL可以设置在第二层间绝缘层ILD2上。电力线PL可以通过形成在保护层PSV中的第二接触部分CNT2电连接到第二连接电极CNL2。电力线PL可以通过第二电极ELT2向发光元件LD提供电源(或阴极信号)。
保护层PSV可以位于第二层间绝缘层ILD2上。保护层PSV可以覆盖桥接图案BRP和电力线PL。保护层PSV可以是通孔层。
根据实施方式，保护层PSV可以以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式提供，但本公开不限于此。
根据实施方式，可以在保护层PSV中形成连接到桥接图案BRP的一个区域的第一接触部分CNT1和连接到电力线PL的一个区域的第二接触部分CNT2。
显示元件部分DPL可以设置在像素电路部分PCL上。显示元件部分DPL可包括第一绝缘图案INP1、第二绝缘图案INP2、堤部BNK、第一连接电极CNL1、第二连接电极CNL2、第一电极ELT1、第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第二接触电极CNE2以及第三绝缘层INS3。
第一绝缘图案INP1和第二绝缘图案INP2可以设置在保护层PSV上。第一绝缘图案INP1和第二绝缘图案INP2可以具有在显示装置DD的显示方向(例如，第三方向DR3)上突出的形状。根据实施方式，第一绝缘图案INP1和第二绝缘图案INP2可以包括有机材料或无机材料，但是本公开不限于此。
第一连接电极CNL1和第二连接电极CNL2可以设置在保护层PSV上。第一连接电极CNL1可以连接到第一电极ELT1。第一连接电极CNL1可以通过第一接触部分CNT1电连接到桥接图案BRP。第一连接电极CNL1可以将桥接图案BRP和第一电极ELT1彼此电连接。第二连接电极CNL2可以连接到第二电极ELT2。第二连接电极CNL2可以通过第二接触部分CNT2电连接到电力线PL。第二连接电极CNL2可以将电力线PL和第二电极ELT2彼此电连接。
第一电极ELT1和第二电极ELT2可以设置在保护层PSV上。根据实施方式，第一电极ELT1的至少一部分可以布置在第一绝缘图案INP1上，并且第二电极ELT2的至少一部分可以布置在第二绝缘图案INP2上。因此，第一电极ELT1和第二电极ELT2中的每一个可以用作反射分隔壁或堤。
第一电极ELT1可以电连接到发光元件LD。第一电极ELT1可以通过形成在第一绝缘层INS1中的接触孔电连接到第一接触电极CNE1。第一电极ELT1可以向发光元件LD提供阳极信号。
第二电极ELT2可以电连接到发光元件LD。第二电极ELT2可以通过形成在第一绝缘层INS1中的接触孔电连接到第二接触电极CNE2。第二电极ELT2可以向发光元件LD施加阴极信号(例如，接地信号)。
第一电极ELT1和第二电极ELT2可以包括导电材料。在示例中，第一电极ELT1和第二电极ELT2可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属或其任何合金。然而，第一电极ELT1和第二电极ELT2不限于上述示例。
根据实施方式，第一电极ELT1和第二电极ELT2可以用作发光元件LD的对准电极。例如，发光元件LD可以基于从第一电极ELT1和第二电极ELT2提供的电信号进行布置。
第一绝缘层INS1可以设置在保护层PSV上。第一绝缘层INS1可以覆盖第一电极ELT1和第二电极ELT2。第一绝缘层INS1可以稳定电极部件之间的连接，并减少外部影响。第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
堤部BNK可以设置在第一绝缘层INS1上。发光元件LD可以设置在堤部BNK之间。堤部BNK可以具有在显示装置DD的显示方向(例如，第三方向DR3)上突出的形状。在示例中，堤部BNK可以包括有机材料或无机材料，但本公开不限于此。
发光元件LD可以在第一绝缘层INS1上，以基于从第一接触电极CNE1和第二接触电极CNE2提供的电信号来发射光。
发光元件LD可以包括如参照图1至图6描述的第一端部EP1和第二端部EP2。
根据实施方式，发光元件LD的第一端部EP1可以设置为面对第二电极ELT2和第二接触电极CNE2，并且发光元件LD的第二端部EP2可以设置为面对第一电极ELT1和第一接触电极CNE1。
因此，发光元件LD的第一半导体层SEC1可以与第二电极ELT2和第二接触电极CNE2相邻，并且发光元件LD的第二半导体层SEC2可以与第一电极ELT1和第一接触电极CNE1相邻。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以覆盖发光元件LD的有源层AL。在示例中，第二绝缘层INS2可以包括有机材料和无机材料中的至少一种。根据实施方式，第二绝缘层INS2的至少一部分可以填充形成在发光元件LD的底部处的间隙(或空腔)。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一绝缘层INS1上。第一接触电极CNE1可以将第一电极ELT1和发光元件LD彼此电连接，并且第二接触电极CNE2可以将第二电极ELT2和发光元件LD彼此电连接。
根据实施方式，第一接触电极CNE1可以向发光元件LD提供阳极信号，且第二接触电极CNE2可以向发光元件LD提供阴极信号。
第一接触电极CNE1和第二接触电极CNE2可以包括导电材料。根据实施方式，第一接触电极CNE1和第二接触电极CNE2可以通过相同的工艺形成，以包括相同的材料。在示例中，第一接触电极CNE1和第二接触电极CNE2可包括透明导电材料，所述透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、铟锡锌氧化物(ITZO)或其组合，但本公开不限于此。
第三绝缘层INS3可以设置在第一接触电极CNE1、第二接触电极CNE2和第二绝缘层INS2之上，以保护显示元件部分DPL的部件免受外部影响(例如，湿气等)。在示例中，第三绝缘层INS3可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
像素PXL的结构不限于以上参考图9和图10描述的示例，而且将实现各种修改的实施方式。
在下文中，将参考图11至图13描述根据本公开的实施方式的设置在像素PXL的显示元件部分DPL上的层。
图11至图13是根据本公开的实施方式的像素PXL的示意性截面图。为了便于描述，图11至图13中简要示出了显示元件部分DPL的各个部件。
图11是示出根据本公开的第一实施方式的像素PXL的截面结构的视图。图12是示出根据本公开的第二实施方式的像素PXL的截面结构的视图。图13是示出根据本公开的第三实施方式的像素PXL的截面结构的视图。
首先，将参考图11描述根据本公开的第一实施方式的像素PXL的截面结构。
根据实施方式，堤部BNK可以限定像素PXL的发射区域EMA和非发射区域NEA。堤部BNK可以具有围绕发射区域EMA的形状。例如，可以将其中可以设置堤部BNK的区域限定为非发射区域NEA，并且可以将其中可以不设置堤部BNK的区域限定为发射区域EMA。
根据实施方式，包括在第一子像素SPXL1中的发光元件LD、包括在第二子像素SPXL2中的发光元件LD以及包括在第三子像素SPXL3中的发光元件LD可以发射不同颜色的光。例如，包括在第一子像素SPXL1中的发光元件LD可以发射第一颜色(例如，红色)的光。包括在第二子像素SPXL2中的发光元件LD可以发射第二颜色(例如，绿色)的光。包括在第三子像素SPXL3中的发光元件LD可以发射第三颜色(例如，蓝色)的光。因此，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以形成一个像素PXL。
根据实施方式，光学层OPL可以设置在显示元件部分DPL上。光学层OPL可以设置在显示元件部分DPL和上膜部分UFL之间。
光学层OPL可以是用于改善像素PXL的光效率的层。光学层OPL可以包括第一盖层CAP1、低折射层LRL和第二盖层CAP2。
第一盖层CAP1可以设置在显示元件部分DPL上。第一盖层CAP1可以封装其中可以设置在堤部BNK之间设置的发光元件LD的区域。第一盖层CAP1可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。第一盖层CAP1可以防止诸如湿气或空气的杂质从外部渗入。
根据实施方式，第一盖层CAP1可以配置为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但是本公开不限于此。
低折射层LRL可以设置在第一盖层CAP1和第二盖层CAP2之间。低折射层LRL可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。
低折射层LRL可用于允许从显示元件部分DPL提供的光通过全反射再循环，从而提升光效率。为此，低折射层LRL可以具有比显示元件部分DPL的折射率相对低的折射率。
根据实施方式，低折射层LRL可以包括基础树脂和分散在基础树脂中的中空粒子。中空粒子可包括中空二氧化硅粒子。在其它实施方式中，中空粒子可以是由致孔剂形成的孔，但本公开不必限于此。此外，低折射层LRL可以包括氧化锌(ZnO)粒子、二氧化钛(TiO2)粒子和纳米硅酸盐粒子中的至少一种，但是本公开不必限于此。
第二盖层CAP2可以设置在低折射层LRL上。第二盖层CAP2可以设置在上膜部分UFL和低折射层LRL之间。第二盖层CAP2可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。第二盖层CAP2可以防止低折射层LRL由于诸如湿气或空气的杂质从外部渗入而被损坏或污染。
根据实施方式，第二盖层CAP2可以配置为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但是本公开不限于此。
上膜部分UFL可以设置在光学层OPL上。上膜部分UFL可以设置在显示装置DD的外部处，以减少对显示装置DD的外部影响。上膜部分UFL可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。
根据实施方式，上膜部分UFL可以包括透光膜。在示例中，透光膜可以是聚对苯二甲酸乙二醇酯(PET)膜、低反射膜、偏振膜和透射率可控膜中的至少一种，但本公开不必限于此。
根据实施方式，上膜部分UFL可以包括用于降低从外部入射的光的反射率的抗反射(AR)涂层。AR涂层可以是指通过在特定部件的表面上涂覆具有抗反射功能的材料而形成的部件。涂覆的材料可以具有低反射率。在示例中，用于AR涂层的材料可以包括氧化硅(SiOx)、氧化锆(ZiOx)、氧化铝(AlxOy)和氧化钛(TiOx)中的至少一种。然而，本公开不限于此，并且可以应用各种材料。
将参照图12来描述根据本公开的第二实施方式的像素PXL的截面结构。将简化或省略与以上描述的部分重复或相似的部分的描述。
参照图12，根据本公开的第二实施方式的像素PXL与根据本公开的第一实施方式的像素PXL的不同之处可以至少在于：根据本公开的第二实施方式的像素PXL还可以包括颜色转换部分CCL和滤色器部分CFL。
根据实施方式，设置在第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每一个中的发光元件LD可以发射相同颜色的光。例如，设置在第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每一个中的发光元件LD可以发射蓝色光。根据实施方式，可以在像素PXL中提供颜色转换部分CCL和滤色器部分CFL，从而可以显示全色图像。
根据实施方式，颜色转换部分CCL可以设置在与显示元件部分DPL相同的层中。在示例中，颜色转换部分CCL的至少一部分可以设置在堤部BNK之间。
颜色转换部分CCL可以包括波长转换图案WCP和光透射图案LTP。波长转换图案WCP可以包括第一波长转换图案WCP1和第二波长转换图案WCP2。
第一波长转换图案WCP1可以设置成与第一子像素SPXL1的发射区域EMA重叠。例如，第一波长转换图案WCP1可以在堤部BNK之间提供，以在平面图中与第一子像素SPXL1的发射区域EMA重叠。
第二波长转换图案WCP2可以设置成与第二子像素SPXL2的发射区域EMA重叠。例如，第二波长转换图案WCP2可以在堤部BNK之间提供，以在平面图中与第二子像素SPXL2的发射区域EMA重叠。
光透射图案LTP可以设置成与第三子像素SPXL3的发射区域EMA重叠。例如，光透射图案LTP可以在堤部BNK之间提供，以在平面图中与第三子像素SPXL3的发射区域EMA重叠。
根据实施方式，第一波长转换图案WCP1可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换粒子。在示例中，在发光元件LD是发射蓝色光的蓝色发光元件并且第一子像素SPXL1是红色像素的情况下，第一波长转换图案WCP1可以包括用于将可以从蓝色发光元件发射的蓝色光转换为红色光的第一量子点。
例如，第一波长转换图案WCP1可以包括分散在诸如基础树脂的基质材料中的第一量子点。第一量子点可以吸收蓝色光并通过根据能量转换改变蓝色光的波长来发射红色光。在第一子像素SPXL1是另一种颜色的像素的情况下，第一波长转换图案WCP1可以包括与第一子像素SPXL1的颜色相对应的第一量子点。
根据实施方式，第二波长转换图案WCP2可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换粒子。在示例中，在发光元件LD是发射蓝色光的蓝色发光元件并且第二子像素SPXL2是绿色像素的情况下，第二波长转换图案WCP2可以包括用于将可以从蓝色发光元件发射的蓝色光转换为绿色光的第二量子点。
例如，第二波长转换图案WCP2可以包括分散在诸如基础树脂的基质材料中的第二量子点。第二量子点可以吸收蓝色光并通过根据能量转换改变蓝色光的波长来发射绿色光。在第二子像素SPXL2是另一种颜色的像素的情况下，第二波长转换图案WCP2可以包括与第二子像素SPXL2的颜色相对应的第二量子点。
第一量子点和第二量子点可以具有诸如球形形状、金字塔形状、多臂形状、立方纳米粒子、纳米线、纳米纤维或纳米片粒子的形状。然而，本公开不必限于此，并且第一量子点和第二量子点的形状可以进行各种改变。
在示例中，具有可见光带中的相对短波长的蓝色光可以入射到第一量子点和第二量子点中，从而可以增加第一量子点和第二量子点的吸收系数。因此，可以提高最终从第一子像素SPXL1和第二子像素SPXL2发射的光的效率，并且可以确保优异的颜色再现。第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的像素单元可以通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来配置，从而可以提高显示装置DD的制造效率。
根据实施方式，可以提供光透射图案LTP以有效地使用从发光元件LD发射的第三颜色的光。在示例中，在发光元件LD是发射蓝色光的蓝色发光元件且第三子像素SPXL3是蓝色像素的情况下，光透射图案LTP可以包括至少一种光散射粒子，以有效地利用从发光元件LD发射的光。
例如，光透射图案LTP可以包括分散在诸如基础树脂的基质材料中的光散射粒子。在示例中，光透射图案LTP可以包括诸如二氧化硅的光散射粒子，但是构成光散射粒子的材料不限于此。
光散射粒子不仅仅设置在第三子像素SPXL3的发射区域EMA中。在示例中，即使在第一波长转换图案WCP1和/或第二波长转换图案WCP2的内部，也可以选择性地包括光散射粒子。
滤色器部分CFL可以设置在第二盖层CAP2上。滤色器部分CFL可以设置在光学层OPL和上膜部分UFL之间。滤色器部分CFL可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。
滤色器部分CFL可以包括滤色器CF1、CF2和CF3、平坦化层PLA和外涂层OC。
根据实施方式，滤色器CF1、CF2和CF3可以设置在第二盖层CAP2上。在平面图中，滤色器CF1、CF2和CF3可以与第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的发射区域EMA重叠。
根据实施方式，第一滤色器CF1可以使得第一颜色的光从其透过，并且可以使得第二颜色的光和第三颜色的光不从其透过。在示例中，第一滤色器CF1可以包括第一颜色的着色剂。
根据实施方式，第二滤色器CF2可以使得第二颜色的光从其透过，并且可以使得第一颜色的光和第三颜色的光不从其透过。在示例中，第二滤色器CF2可以包括第二颜色的着色剂。
根据实施方式，第三滤色器CF3可以使得第三颜色的光从其透过，并且可以使得第一颜色的光和第二颜色的光不从其透过。在示例中，第三滤色器CF3可以包括第三颜色的着色剂。
根据实施方式，可以在滤色器CF1、CF2和CF3之上提供平坦化层PLA。平坦化层PLA可以覆盖滤色器CF1、CF2和CF3。平坦化层PLA可以消除由于滤色器CF1、CF2和CF3而产生的台阶差。平坦化层PLA可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。
根据实施方式，平坦化层PLA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合的有机材料。然而，本公开不必限于此，并且平坦化层PLA可以包括多种无机绝缘材料，所述无机绝缘材料包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或其组合。
外涂层OC可以设置在平坦化层PLA上。外涂层OC可以设置在上膜部分UFL和平坦化层PLA之间。外涂层OC可以遍及第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3提供。外涂层OC可以覆盖包括滤色器部分CFL的滤色器CF1、CF2和CF3以及平坦化层PLA的下部构件。外涂层OC可以防止湿气或空气渗入上述下部构件中。此外，外涂层OC可以保护上述下部构件不受诸如灰尘的异物的影响。
根据实施方式，外涂层OC可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合的有机材料。然而，本公开不必限于此，并且外涂层OC可以包括多种无机绝缘材料，所述无机绝缘材料包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或其组合。
将参考图13来描述根据本公开的第三实施方式的像素PXL的截面结构。将简化或省略与以上描述的部分重复或相似的部分的描述。
参照图13，根据本公开的第三实施方式的像素PXL与根据本公开的第二实施方式的像素PXL(参见图12)的不同之处可以至少在于：颜色转换部分CCL可以设置在与显示元件部分DPL的层不同的层中。
根据实施方式，颜色转换部分CCL可以设置在显示元件部分DPL上。例如，第一盖层CAP1可以封装(或覆盖)其中可以设置发光元件LD的区域，并且颜色转换部分CCL可以设置在第一盖层CAP1上。
根据实施方式，颜色转换部分CCL还可以包括遮光层LBL。遮光层LBL可以设置在显示元件部分DPL上。遮光层LBL可以设置在第一盖层CAP1和第二盖层CAP2之间。遮光层LBL可以设置成在第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的边界处围绕第一波长转换图案WCP1、第二波长转换图案WCP2和光透射图案LTP。
遮光层LBL可以限定发射区域EMA和非发射区域NEA。在示例中，遮光层LBL可以在平面图中与非发射区域NEA重叠。在示例中，其中不设置遮光层LBL的区域可以被限定为第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每一个的发射区域EMA。
根据实施方式，遮光层LBL可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，或者包括包含铬(Cr)的金属材料。然而，遮光层LBL的材料不受限制，只要其可以是能够阻挡光的透射或吸收光的材料即可。
根据实施方式，第二盖层CAP2可以封装(或覆盖)第一波长转换图案WCP1、第二波长转换图案WCP2和光透射图案LTP。
根据实施方式，低折射层LRL可以设置在第二盖层CAP2和第三盖层CAP3之间。与第一盖层CAP1和第二盖层CAP2类似，第三盖层CAP3可以配置为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但本公开不限于此。
像素PXL的结构不限于参照图11至图13描述的结构。在一些实施方式中，可以实现部件的多种布置关系。
在下文中，将参考图14至图19描述根据本公开的实施方式的发光元件LD的制造方法。将简化或省略与以上描述的部分重复或相似的部分的描述。
图14至图19是示意性地示出根据本公开的实施方式的发光元件的制造方法的工艺截面图。在下文中，为了便于描述，将描述根据本公开的第一实施方式的发光元件LD的制造方法。
参考图14，可以准备堆叠基板1，并且可以在堆叠基板1上形成未掺杂半导体层3。可以在未掺杂半导体层3上形成第一半导体层SEC1。
根据实施方式，堆叠基板1可以是用于堆叠目标材料的基板。堆叠基板1可以是用于材料的外延生长的晶片。在示例中，堆叠基板1可以是蓝宝石基板、GaAs基板、Ga基板和InP基板中的至少一种，但本公开不限于此。
例如，在特定材料满足用于制造发光元件LD的选择性并且材料的外延生长被顺利地执行的情况下，可以选择该特定材料作为堆叠基板1的材料。堆叠基板1的表面可以是平坦的。堆叠基板1的形状可以是包括矩形形状的多边形形状或圆形形状，但本公开不限于此。
根据实施方式，未掺杂半导体层3可以是不向其提供任何掺杂剂以抑制第一半导体层SEC1的高掺杂半导体层120中缺陷的发生的半导体层。在示例中，未掺杂半导体层3可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以不向未掺杂半导体层3提供任何单独的掺杂剂。可以不向其提供任何掺杂剂的未掺杂半导体层3的蚀刻速率可以不同于第一半导体层SEC1的蚀刻速率。
根据实施方式，可以通过金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、气相外延(VPE)和液相外延(LPE)中的至少一种工艺来形成未掺杂半导体层3。
在该阶段中，为了形成第一半导体层SEC1，可以在未掺杂半导体层3上依次形成蚀刻前的高掺杂半导体层122、缺陷防止层140和应变缓解层160。可以通过外延生长来提供高掺杂半导体层120、缺陷防止层140和应变缓解层160，并且可以通过作为未掺杂半导体层3的形成方法所列的方法中的至少一种来提供高掺杂半导体层120、缺陷防止层140和应变缓解层160。
根据实施方式，可以交替地设置第一缓解层和第二缓解层，以形成应变缓解层160。如上所述，在示例中，第一缓解层可以是InGaN，且第二缓解层可以是GaN。
为了制造根据本公开的第二实施方式的发光元件LD(参见图3和图4)，在该阶段中，可以顺序地形成缺陷防止层140、蚀刻前的高掺杂半导体层122和应变缓解层160。例如，可以在形成蚀刻前的高掺杂半导体层122之前形成缺陷防止层140。因此，在通过执行随后的工艺提供的发光元件LD中，高掺杂半导体层120可以设置在缺陷防止层140和有源层AL之间。
为了制造根据本公开的第三实施方式的发光元件LD(参见图5和图6)，在该阶段中，可以顺序地形成缺陷防止层140、蚀刻前的高掺杂半导体层122、邻近缺陷防止层142和应变缓解层160。例如，可以在形成蚀刻前的高掺杂半导体层122之前形成缺陷防止层140，并且可以在形成蚀刻前的高掺杂半导体层122之后形成邻近缺陷防止层142。因此，在通过执行随后的工艺提供的发光元件LD中，邻近缺陷防止层142可以设置在高掺杂半导体层120和应变缓解层160之间。
参考图15，可以通过对蚀刻前的高掺杂半导体层122执行电化学蚀刻工艺来提供具有多孔结构的高掺杂半导体层120。在示例中，可以使用氢氧化钾(KOH)或硝酸(HNO3)溶液来执行电化学蚀刻工艺，但本公开不限于此。
根据实施方式，可以在形成有源层AL和第二半导体层SEC2之前执行电化学蚀刻工艺。因此，可以通过电化学蚀刻工艺来防止有源层AL和第二半导体层SEC2的结构的变形。
在该阶段中，可以在蚀刻前的高掺杂半导体层122中形成多孔结构，以作为高掺杂半导体层120提供。多孔结构可以形成在高掺杂半导体层120中，从而在通过在堆叠基板1上形成高掺杂半导体层120来制造发光元件LD的工艺期间，可以防止相邻层之间的应变的发生。
根据实施方式，可以对蚀刻前的高掺杂半导体层122选择性地应用电化学蚀刻工艺，并且可以基本上不对未掺杂半导体层3、缺陷防止层140和应变缓解层160应用电化学蚀刻工艺。可以基于在单个半导体层中提供的掺杂剂的浓度和所施加的电压来选择性地应用电化学蚀刻工艺。为了对高掺杂半导体层120选择性地应用电化学蚀刻工艺，可适当地选择所施加的电压的大小。
参照图16，可以在第一半导体层SEC1上顺序地形成有源层AL、第二半导体层SEC2和电极层ELL。
在该阶段中，可以通过外延生长来提供有源层AL、第二半导体层SEC2和电极层ELL，并且可以通过作为未掺杂半导体层3的形成方法列出的方法中的至少一种来提供有源层AL、第二半导体层SEC2和电极层ELL。
根据实施方式，电极层ELL可以最小化从有源层AL输出并发射到发光元件LD外部的光的损失。在示例中，电极层ELL可以包括透明金属氧化物，以改善电流扩散到第二半导体层SEC2的效果。
根据实施方式，可以将第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL提供(或形成)为发光堆叠结构5，第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL可以被彼此顺序地堆叠在堆叠基板1和未掺杂半导体层3上。
参照图17，可以通过在堆叠方向上蚀刻发光堆叠结构5来提供(或形成)发光堆叠图案10。发光堆叠图案10可对应于其中可沿堆叠方向蚀刻和移除发光堆叠结构5的区域，且意指其中可顺序布置第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL的结构。堆叠方向可以是指与堆叠基板1的主表面垂直的方向。
根据实施方式，为了形成发光堆叠图案10，可以在发光堆叠结构5的整个表面上设置掩模(未示出)，并且可以通过蚀刻工艺以纳米级至微米级的间隔执行图案化。在示例中，用于形成发光堆叠图案10的蚀刻工艺可以是干法蚀刻工艺。干法蚀刻工艺可以是反应离子蚀刻(RIE)、反应离子束蚀刻(RIBE)和电感耦合等离子体反应离子蚀刻(ICP-RIE)中的至少一种。
参照图18，可在第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL上形成绝缘膜INF。
根据实施方式，绝缘膜INF可以覆盖第一半导体层SEC1、有源层AL、第二半导体层SEC2和电极层ELL。尽管在图18中示出了绝缘膜INF可不形成在电极层ELL的可不与第二半导体层SEC2接触的另一表面上的情况，但是本公开不限于此。例如，在电极层ELL的另一表面上形成绝缘膜INF之后，可以通过单独的工艺去除绝缘膜INF。
参照图19，可以将发光堆叠图案10与堆叠基板1和未掺杂半导体层3分离，从而提供发光元件LD。分离发光元件LD的方法不限于特定的示例。
在该阶段中，可以在发光堆叠图案10上涂覆第一金属，并且可以在键合层的将被连接到发光堆叠图案10的表面上涂覆第二金属。可以在温度和压力条件下形成第一金属和第二金属之间的键合，使得键合层和发光堆叠图案10可以彼此键合。
在该阶段中，可以将发光堆叠图案10与堆叠基板1和未掺杂半导体层3分离。在示例中，可以通过激光剥离(LLO)工艺或化学剥离(CLO)工艺来分离发光堆叠图案10。根据实施方式，可以通过超声波法来分离发光堆叠图案10。
随后，尽管在任何单独的附图中未示出，但是可以去除键合层以提供发光元件LD。在一些实施方式中，可以进一步执行去除位于所提供的发光元件LD的表面上的杂质的工艺。可以将发光元件LD分散在溶剂中，以制造包括发光元件LD和溶剂(参见图21中所示的“SLV”)的墨水(参见图21中所示的“INK”)。
下文中，将参照图20至图24来描述根据本公开的实施方式的显示装置DD的制造方法。具体地，将在图20至图24中描述显示元件部分DPL中的各个部件。
图20至图24是示意性地示出图10中所示的区域EA1的截面图，并且是示意性地示出根据本公开的实施方式的显示装置的制造方法的工艺截面图。
参照图20，可以提供基板SUB，并且可以在基板SUB上设置像素电路部分PCL。可以在像素电路部分PCL上设置第一绝缘图案INP1和第二绝缘图案INP2，可以在第一绝缘图案INP1和第二绝缘图案INP2上分别设置第一电极ELT1和第二电极ELT2，并且可以在第一电极ELT1和第二电极ELT2之上设置第一绝缘层INS1。
在该阶段中，设置在基板SUB上的像素电路部分PCL的各个部件通常可以通过使用掩模的工艺对导电层(或金属层)、无机材料、有机材料等进行图案化来形成。
在该阶段中，可以在像素电路部分PCL上形成(或沉积)第一绝缘图案INP1和第二绝缘图案INP2。根据实施方式，第一绝缘图案INP1和第二绝缘图案INP2可以具有在显示装置DD的显示方向(例如，第三方向DR3)上突出的形状。
在该阶段中，尽管在任何单独的附图中未示出，但是在像素电路部分PCL上沉积基电极之后，可以通过蚀刻基电极的至少一部分来提供第一电极ELT1和第二电极ELT2。
在该阶段中，可以将第一电极ELT1和第二电极ELT2形成为分别覆盖第一绝缘图案INP1和第二绝缘图案INP2。因此，在该阶段中，第一电极ELT1和第二电极ELT2的至少一部分可以被提供为反射分隔壁或堤。
在该阶段中，可以形成(或沉积)第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2。
参照图21，可以在基板SUB上提供墨水INK。墨水INK可以由能够提供(或喷射)流体的印刷装置300提供。
根据实施方式，印刷装置300可以包括向外部排放液体的喷嘴部分。在本说明书中定义的墨水INK可以指能够由印刷装置300排放的液体混合物。
在该阶段中，印刷装置300可以将墨水喷射到其中要布置发光元件LD的区域上。
根据实施方式，墨水INK可以包括溶剂SLV和发光元件LD。发光元件LD可以设置成多个，以分散和提供到具有流动性的溶剂SLV中。在示例中，溶剂SLV可以指其相态可以不是任何固相使得发光元件LD可以被分散和提供的材料。
在该阶段中，墨水INK可以容纳在一区域中。在示例中，墨水INK可以提供到由堤部BNK限定的区域(或空间)中。
在该阶段中，发光元件LD可以提供为随机设置(例如，取向)。
参照图22，发光元件LD可以布置在第一电极ELT1和第二电极ELT2之间。
在该阶段中，发光元件LD可以移动到其中将通过基于提供给第一电极ELT1和第二电极ELT2的电信号而产生的介电电泳(DEP)力来设置发光元件LD的区域。因此，发光元件LD可以设置在第一电极ELT1和第二电极ELT2之间。
在该阶段中，可以向第一电极ELT1和第二电极ELT2提供电信号，从而可以在第一电极ELT1和第二电极ELT2之间形成电场。
根据实施方式，可以向第一电极ELT1提供第一电信号，并且可以向第二电极ELT2提供第二电信号。发光元件LD可以基于根据第一电信号和第二电信号的电场来布置。在示例中，第一电信号和第二电信号中的每一个可以是AC信号，并且可以是正弦波、三角形波、阶跃波、方波、梯形波和脉冲波中的至少一种。然而，第一电信号和第二电信号不限于特定的示例。
在该阶段中，可以将发光元件LD设置成使得发光元件LD的第一半导体层SEC1面向第二电极ELT2并且发光元件LD的第二半导体层SEC2面向第一电极ELT1。
参照图23，可以在发光元件LD上设置第二绝缘层INS2，并且可以在第一绝缘层INS1和第二绝缘层INS2上设置基础接触电极CNE0。
在该阶段中，可以将第二绝缘层INS2设置成与发光元件LD的有源层AL重叠。
在该阶段中，基础接触电极CNE0可以覆盖第一绝缘层INS1和第二绝缘层INS2。基础接触电极CNE0可以电连接到发光元件LD。例如，当在平面上观察时，基础接触电极CNE0的一部分可以与发光元件LD的第一端部EP1重叠，且当在平面上观察时，基础接触电极CNE0的另一部分可以与发光元件LD的第二端部EP2重叠。
参照图24，可以通过蚀刻基础接触电极CNE0来提供第一接触电极CNE1和第二接触电极CNE2。在示例中，第一接触电极CNE1可以覆盖发光元件LD的第二端部EP2，并且第二接触电极CNE2可以覆盖发光元件LD的第一端部EP1。
在该阶段中，可以去除基础接触电极CNE0的至少一部分，从而可以暴露第二绝缘层INS2的至少一部分。因此，可以提供可以彼此间隔开的第一接触电极CNE1和第二接触电极CNE2。
根据实施方式，第一接触电极CNE1和第二接触电极CNE2可以是基础接触电极CNE0的部分，并且可以同时形成。因此，第一接触电极CNE1和第二接触电极CNE2可以包括相同的材料。
在该阶段中，第一接触电极CNE1可以与发光元件LD的第二半导体层SEC2电接触，并且第二接触电极CNE2可以与发光元件LD的第一半导体层SEC1电接触。
随后，尽管在任何单独的附图中未示出，但是可以通过在第一接触电极CNE1和第二接触电极CNE2之上设置(或形成)第三绝缘层INS3来提供显示元件部分DPL。在一些实施方式中，可以在显示元件部分DPL上形成颜色转换部分CCL、光学层OPL、滤色器部分CFL等，从而提供根据本公开的实施方式的显示装置DD。
根据本公开，可以提供显示装置、发光元件的制造方法及包括由该方法制造的发光元件的显示装置的制造方法，其中可以减少包括在发光元件中的层的应变，并且可以减少缺陷，从而提高发光元件的发光效率。
本文中已经公开了实施方式，并且尽管使用了特定的术语，但是它们仅以一般和描述性的意义来被使用并进行解释，而不是为了限制的目的。在一些情况下，如对本申请提交时的本领域普通技术人员将显而易见的是，除非另有具体指示，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离本公开的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (30)

1.显示装置，包括：
第一电极和第二电极，设置在基板上；
发光元件，设置在所述第一电极和所述第二电极上；
第一接触电极，将所述第一电极和所述发光元件彼此电连接；以及
第二接触电极，将所述第二电极和所述发光元件彼此电连接，其中，
所述发光元件包括：
第一半导体层，包括第一类型的半导体；
第二半导体层，包括第二类型的半导体；以及
有源层，设置在所述第一半导体层和所述第二半导体层之间，以及
所述第一半导体层包括掺杂半导体层，所述掺杂半导体层包括多孔结构。
2.根据权利要求1所述的显示装置，其中，
在所述掺杂半导体层中提供有第一浓度的掺杂剂，
所述第一半导体层还包括设置在所述掺杂半导体层上的缺陷防止层，以及
所述缺陷防止层包括低于所述第一浓度的第二浓度的掺杂剂。
3.根据权利要求2所述的显示装置，其中，所述缺陷防止层设置在所述掺杂半导体层和所述有源层之间。
4.根据权利要求2所述的显示装置，其中，所述掺杂半导体层设置在所述缺陷防止层与所述有源层之间。
5.根据权利要求4所述的显示装置，其中，
所述第一半导体层还包括设置在所述掺杂半导体层和所述有源层之间的邻近缺陷防止层，以及
所述邻近缺陷防止层包括低于所述第一浓度的第三浓度的掺杂剂。
6.根据权利要求2所述的显示装置，其中，所述第一半导体层还包括具有超晶格结构的应变缓解层。
7.根据权利要求6所述的显示装置，其中，所述应变缓解层具有包括交替地设置的第一缓解层和不同于所述第一缓解层的第二缓解层的结构。
8.根据权利要求7所述的显示装置，其中，
所述第一缓解层包括InGaN，以及
所述第二缓解层包括GaN。
9.根据权利要求6所述的显示装置，其中，所述缺陷防止层设置在所述掺杂半导体层和所述应变缓解层之间。
10.根据权利要求6所述的显示装置，其中，所述掺杂半导体层设置在所述缺陷防止层和所述应变缓解层之间。
11.根据权利要求6所述的显示装置，其中，
所述第一半导体层还包括设置在所述掺杂半导体层和所述有源层之间的邻近缺陷防止层，
所述邻近缺陷防止层包括低于所述第一浓度的第三浓度的掺杂剂，
所述掺杂半导体层设置在所述缺陷防止层和所述邻近缺陷防止层之间，以及
所述邻近缺陷防止层设置在所述掺杂半导体层和所述应变缓解层之间。
12.根据权利要求3所述的显示装置，其中，所述掺杂半导体层的一表面与所述缺陷防止层的一表面接触。
13.根据权利要求12所述的显示装置，其中，
所述缺陷防止层设置在所述掺杂半导体层和所述应变缓解层之间，以及
所述缺陷防止层的另一表面与所述应变缓解层的一表面接触。
14.根据权利要求1所述的显示装置，其中，
设置有多个所述发光元件，以及
所述多个所述发光元件中的至少一部分发射红色光。
15.根据权利要求1所述的显示装置，其中，所述掺杂半导体层的掺杂浓度的范围为1015个掺杂原子至1019个掺杂原子每立方厘米。
16.根据权利要求1所述的显示装置，其中，
所述发光元件包括第一端部和第二端部，
所述第一接触电极覆盖所述发光元件的所述第二端部，以及
所述第二接触电极覆盖所述发光元件的所述第一端部。
17.制造发光元件的方法，所述方法包括：
在堆叠基板上形成未掺杂半导体层；
在所述未掺杂半导体层上形成第一半导体层；
在所述第一半导体层上形成有源层；
在所述有源层上形成第二半导体层；以及
通过在所述堆叠基板的厚度方向上蚀刻所述第一半导体层、所述有源层和所述第二半导体层来提供所述发光元件，其中，
形成所述第一半导体层包括：形成掺杂半导体层，以及
所述方法还包括：对所述掺杂半导体层执行电化学蚀刻工艺。
18.根据权利要求17所述的方法，其中，
在所述掺杂半导体层中提供第一浓度的掺杂剂，以及
形成所述第一半导体层还包括：在所述掺杂半导体层上形成具有低于所述第一浓度的第二浓度的掺杂剂的缺陷防止层。
19.根据权利要求17所述的方法，其中，
在所述掺杂半导体层中提供第一浓度的掺杂剂，
形成所述第一半导体层还包括形成具有低于所述第一浓度的第二浓度的掺杂剂的缺陷防止层，以及
在形成所述掺杂半导体层之前执行形成所述缺陷防止层。
20.根据权利要求19所述的方法，其中，
形成所述第一半导体层还包括形成具有低于所述第一浓度的第三浓度的掺杂剂的邻近缺陷防止层，以及
在形成所述掺杂半导体层之后执行形成所述邻近缺陷防止层。
21.根据权利要求18所述的方法，其中，形成所述第一半导体层还包括：在所述缺陷防止层上形成具有超晶格结构的应变缓解层。
22.根据权利要求19所述的方法，其中，形成所述第一半导体层还包括：在所述掺杂半导体层上形成具有超晶格结构的应变缓解层。
23.根据权利要求20所述的方法，其中，形成所述第一半导体层还包括：在所述邻近缺陷防止层上形成具有超晶格结构的应变缓解层。
24.根据权利要求17所述的方法，其中，执行所述电化学蚀刻工艺包括：在所述掺杂半导体层中形成多孔结构。
25.根据权利要求21所述的方法，其中，形成所述应变缓解层包括：交替地设置第一缓解层和不同于所述第一缓解层的第二缓解层。
26.根据权利要求17所述的方法，其中，所述掺杂半导体层的掺杂浓度的范围为1015个掺杂原子至1019个掺杂原子每立方厘米。
27.根据权利要求17所述的方法，其中，执行所述电化学蚀刻工艺是在形成所述有源层之前执行的。
28.制造包括发光元件的显示装置的方法，所述方法包括：
在基板上设置第一电极和第二电极；
在所述第一电极和所述第二电极之上形成绝缘层；
在所述基板上提供包括所述发光元件和溶剂的墨水；
在所述第一电极和所述第二电极之间形成电场；
在所述发光元件之上形成基础接触电极；以及
通过蚀刻所述基础接触电极提供第一接触电极和第二接触电极，
其中，所述发光元件包括第一半导体层，所述第一半导体层包括掺杂半导体层，所述掺杂半导体层包括多孔结构。
29.根据权利要求28所述的方法，其中，
所述发光元件包括面对所述第二电极的第一端部和面对所述第一电极的第二端部，
形成所述基础接触电极包括：使所述基础接触电极在平面图中与所述第一端部和所述第二端部重叠，以及
提供所述第一接触电极和所述第二接触电极包括：
通过所述第一接触电极覆盖所述发光元件的所述第二端部；以及
通过所述第二接触电极覆盖所述发光元件的所述第一端部。
30.根据权利要求28所述的方法，其中，形成所述电场包括：向所述第一电极提供第一电信号以及向所述第二电极提供第二电信号，使得所述发光元件利用基于所述第一电信号和所述第二电信号的所述电场布置在所述第一电极和所述第二电极之间。
CN202211047717.2A 2021-08-30 2022-08-30 显示装置、发光元件的制造方法及显示装置的制造方法 Pending CN115734668A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210114696A KR20230033185A (ko) 2021-08-30 2021-08-30 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법
KR10-2021-0114696 2021-08-30

Publications (1)

Publication Number Publication Date
CN115734668A true CN115734668A (zh) 2023-03-03

Family

ID=85287632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211047717.2A Pending CN115734668A (zh) 2021-08-30 2022-08-30 显示装置、发光元件的制造方法及显示装置的制造方法

Country Status (4)

Country Link
US (1) US20230061476A1 (zh)
KR (1) KR20230033185A (zh)
CN (1) CN115734668A (zh)
WO (1) WO2023033479A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015907B1 (ko) * 2013-01-24 2019-08-29 삼성전자주식회사 반도체 발광소자
KR102020493B1 (ko) * 2013-02-01 2019-10-18 엘지이노텍 주식회사 발광소자
KR20170124439A (ko) * 2016-05-02 2017-11-10 서울바이오시스 주식회사 고효율 장파장 발광 소자
KR20210031588A (ko) * 2019-09-11 2021-03-22 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
US20230061476A1 (en) 2023-03-02
WO2023033479A1 (ko) 2023-03-09
KR20230033185A (ko) 2023-03-08

Similar Documents

Publication Publication Date Title
EP3483933B1 (en) High resolution display device
KR20200102615A (ko) 발광 소자 및 이를 구비한 표시 장치
US20220109083A1 (en) Light emitting element, manufacturing method for light emitting element, and display device including the same
US20230335575A1 (en) Display device and method of fabricating the same
CN115734668A (zh) 显示装置、发光元件的制造方法及显示装置的制造方法
CN115274747A (zh) 显示装置和制造该显示装置的方法
CN220382103U (zh) 显示装置
CN220830645U (zh) 显示设备
EP4138536A2 (en) Tiled display device
US20230130149A1 (en) Display device and manufacturing method thereof
EP4152387A1 (en) Display device
US20230317764A1 (en) Display device and method of fabricating the same
CN217387157U (zh) 显示设备
US20230197888A1 (en) Light emitting element and method of fabricating light emitting element
US20240014351A1 (en) Display device and method of fabricating the same
CN116613182A (zh) 显示装置及其制造方法
US20230187472A1 (en) Display device and method of fabricating the same
US20240097074A1 (en) Display device
TW202236699A (zh) 發光元件、發光元件的製造方法及包含發光元件的顯示裝置
KR20230139885A (ko) 표시 장치
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20240007822A (ko) 발광 소자, 이를 포함하는 화소, 및 발광 소자의 제조 방법
CN117678075A (zh) 显示装置及其制造方法
CN116646370A (zh) 显示装置及其制造方法
CN116018685A (zh) 发光装置及其制造方法以及包括发光装置的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication