CN115715426B - 晶圆握持器及其操作方法 - Google Patents
晶圆握持器及其操作方法 Download PDFInfo
- Publication number
- CN115715426B CN115715426B CN202280004734.XA CN202280004734A CN115715426B CN 115715426 B CN115715426 B CN 115715426B CN 202280004734 A CN202280004734 A CN 202280004734A CN 115715426 B CN115715426 B CN 115715426B
- Authority
- CN
- China
- Prior art keywords
- wafer holder
- wafer
- blocking devices
- fasteners
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 230000000903 blocking effect Effects 0.000 claims abstract description 98
- 235000012431 wafers Nutrition 0.000 description 99
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 26
- 239000010410 layer Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 229920000690 Tyvek Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000012858 resilient material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
Abstract
一种晶圆握持器,其包括承载盘、多个阻挡器件、多个紧固件以及遮蔽盘。承载盘具有承载表面。这些阻挡器件配置在承载盘上。遮蔽盘位于承载盘的承载表面上方。这些阻挡器件配置于承载表面四周。每个阻挡器件具有多个开口。这些紧固件穿过这些开口,使遮蔽盘通过这些紧固件固定在这些阻挡器件上。
Description
技术领域
本公开总体上涉及一种氮基半导体晶圆握持器。更确切地说,本公开涉及一种具有可移动遮蔽盘的氮基半导体晶圆握持器。
背景技术
近年来,对高电子迁移率晶体管(HEMT)的深入研究已经很普遍,特别是对于高功率开关和高频应用来说。Ⅲ族氮化物基HEMT利用两种不同带隙材料之间的异质结界面形成量子阱状结构,用于容纳二维电子气(2DEG)区,满足高功率/高频率装置的需求。除了HEMT之外,具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂的FET(MODFET)。
在制造具有多个HEMT的半导体晶圆的过程中,晶圆必须在不同制程之间移动。这些晶圆非常脆弱,且表面的损伤都有可能造成严重的问题。为了避免晶圆损伤,需要将这些晶圆包装后再移动才能让损害最小化。在移动过程中,多个半导体晶圆堆叠在容器中。这时需要多个由像是海绵这种有弹性材料制成的保护层。在每个容器中,这些保护层要填满晶圆与容器盖体之间的空间,使晶圆在每个容器中不会移动。然而,当容器运送较少晶圆时,容器中需要大量的保护层,导致时间上的浪费与保护层的消耗。
发明内容
本公开在一个方面提供了一种晶圆握持器。此晶圆握持器包括承载盘、多个阻挡器件、多个紧固件以及遮蔽盘。承载盘具有承载表面。这些阻挡器件配置在承载盘上。遮蔽盘位于承载盘的承载表面上方。这些阻挡器件围绕承载表面配置。每个阻挡器件具有多个开口。这些紧固件穿过这些开口,而遮蔽盘通过这些紧固件固定在这些阻挡器件上。
本公开在另一个方面提供了一种晶圆握持器的操作方法。此操作方法包括以下的步骤:配置至少一晶圆在承载盘的承载表面。配置遮蔽盘在晶圆上。插入多个紧固件至多个环绕承载表面的阻挡器件的多个开口。固定遮蔽盘至这些阻挡器件。晶圆握持器包括承载盘、这些阻挡器件以及这些紧固件。这些紧固件穿过这些开口,使遮蔽盘通过这些紧固件固定至这些阻挡器件。
本公开在另一个方面提供了一种晶圆握持器。此晶圆握持器包括承载盘、多个阻挡器件以及遮蔽盘。承载盘具有承载表面。遮蔽盘位于承载表面上方。这些阻挡器件配置于承载表面的四周。遮蔽盘与这些阻挡器件耦接。这些阻挡器件用以调整遮蔽盘的高度。
基于上述配置,在本公开的实施例中,这些阻挡器件可以将遮蔽盘固定在承载表面的上方,且此构造可以调整遮蔽盘的高度。此外,当一个或多个晶圆配置在承载表面上时,通过调整遮蔽盘的高度可以使晶圆和遮蔽盘之间维持固定空间。因此,晶圆的包装过程可以更有效率,也只需要较少的保护层。
附图说明
当结合附图阅读时,根据以下详细描述可以很容易理解本公开的各方面。应注意,各种特征可以不按比例绘制。也就是说,为了讨论清楚起见,各种特征的尺寸可以任意增大或减小。在下文中参照图式更详细地描述本公开的实施例,在图式中:
图1为本公开的一些实施例中晶圆握持器的承载盘的上视图;
图2为本公开的一些实施例中晶圆握持器的承载盘以及遮蔽盘的爆炸图;
图3为本公开的一些实施例中晶圆握持器的立体图;
图4至图6为本公开的一些实施例中晶圆握持器的操作方法中各步骤的剖面图;
图7为本公开的一些实施例中紧固件的立体图;
图8为本公开的一些实施例中遮蔽盘的上视图;
图9为本公开的一些实施例中阻挡器件的前视图;
图10为本公开的一些实施例中晶圆握持器的剖视图;
图11为本公开的一些实施例中承载盘的上视图;
图12为本公开的一些实施例中阻挡器件的前视图;
图13为本公开的一些实施例中承载盘的上视图;以及
图14为本公开的一些实施例中阻挡器件的前视图。
具体实施方式
在整个附图和详细描述中使用共同参考标号来指示相同或相似的组件。通过结合附图进行的以下详细描述,可以很容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面为相关联图中所示的组件的定向指定空间描述,例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解,本文中所使用的空间描述仅出于说明的目的,且本文中所描述的结构的实际实施方案可以任何定向或方式进行空间布置,前提为本公开的实施例的优点是不会因此布置而有偏差。
此外,应注意,在实际装置中,由于装置制造条件,描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有略微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
图1为本公开的一些实施例中晶圆握持器的承载盘的上视图,图2为本公开的一些实施例中晶圆握持器的承载盘以及遮蔽盘的爆炸图,图3为本公开的一些实施例中晶圆握持器的立体图。晶圆握持器1包括承载盘10、多个阻挡器件11、多个紧固件12以及遮蔽盘13。
承载盘10具有承载表面100,且承载表面100用以承载一个或多个氮基半导体晶圆。举例而言,氮基半导体晶圆具有氮化镓(GaN)层以及氮化铝镓(AlGaN)层,且氮基半导体晶圆中形成多个HEMT器件。氮化铝镓层配置于氮化镓层。氮化铝镓层的能带隙与氮化镓层的能带隙不同,并形成二维电子气(2DEG)区域。承载表面100仅能承载氮基半导体晶圆。
这些阻挡器件11配置在承载盘10上。具体而言,这些阻挡器件11配置在承载盘10的顶部,且这些阻挡器件11围绕承载表面100配置。
每个阻挡器件11具有多个开口110,且这些紧固件12穿过这些开口110。在本实施例中,阻挡器件11的数量和紧固件12的数量相同,且每个紧固件12对应至其中一个阻挡器件11的一组开口110。在每个阻挡器件11中,紧固件12穿过这些开口110的其中一个。
遮蔽盘13位于承载表面100的上方,且遮蔽盘13通过这些紧固件12固定在这些阻挡器件11上。
通过将遮蔽盘13固定至每个阻挡器件11的不同开口110,可以调整遮蔽盘13和承载表面100之间的空间。通过增加空间的高度h,晶圆握持器1可以容置更多氮基半导体晶圆和多层保护层。通过降低间隔的高度h,晶圆握持器1可以容置较少的氮基半导体晶圆和相同数量的保护层。因此,在大部分情境中,所需的保护层的数量是相同的。
换句话说,遮蔽盘13和这些阻挡器件11耦接,且这些阻挡器件11用以调整遮蔽盘13的高度h。因此,晶圆握持器1适于承载任意数量的氮基半导体晶圆。
在晶圆握持器1中,每个阻挡器件11具有多个连接结构,并且在每个阻挡器件11中,这些连接结构配置于不同的高度。
在本实施例中,每个阻挡器件11的这些连接结构为开口110。在一些其他实施例中,每个阻挡器件11的这些连接结构可以是其他用以与遮蔽盘13耦接的结构。
具体而言,本实施例的遮蔽盘13也具有多个连接结构,且遮蔽盘13的这些连接结构用以与这些阻挡器件11的连接结构连接。在本实施例中,遮蔽盘13的这些连接结构的数量和这些阻挡器件11的数量相同,且遮蔽盘13的每个连接结构对应至这些阻挡器件的其中之一。
在本实施例中,遮蔽盘13的这些连接结构为孔洞133,其将会在下文详细说明。同时,晶圆握持器1包括这些紧固件12,且遮蔽盘13通过这些紧固件12与这些阻挡器件11耦接。
图4至图6为本公开的一些实施例中晶圆握持器1的操作方法中各步骤的剖面图。
请参照图4,晶圆握持器1的操作方法配置多个氮基半导体晶圆14至承载盘10的承载表面100上。具体而言,在本实施例中,配置了九片晶圆14在承载表面上。然而,本公开并不限制晶圆14的数量。同时,额外的保护层可以被配置在这些晶圆14之间。
承载表面100位于这些阻挡器件11之间,且这些晶圆14也配置在这些阻挡器件11之间。举例而言,在本实施例中,承载表面100的直径d落在204毫米至205毫米的范围,且承载表面100适于承载一个或多个八寸氮基半导体晶圆。
参照图5,晶圆握持器1的操作方法在这些晶圆14上配置遮蔽盘13。具体而言,遮蔽盘13配置在这些阻挡器件11之间,且这些晶圆14位于承载表面100和遮蔽盘13之间。
在本实施例中,遮蔽盘13具有多个连接结构,其对应至这些阻挡器件11的这些连接结构(这些开口110)。遮蔽盘13的这些连接结构用以与这些阻挡器件11的开口110对齐。
参照图6,晶圆握持器1的操作方法插入多个紧固件12至环绕承载表面100的多个阻挡器件11的这些开口110,且此操作方法将遮蔽盘13固定至这些阻挡器件11。换句话说,遮蔽盘13通过这些紧固件12固定至这些阻挡器件11。
当晶圆握持器1容置这些晶圆14时,遮蔽盘13覆盖这些晶圆14的全部顶面。因此,这些晶圆14可以被保护在承载表面100和遮蔽盘13之间。
参照图5,本实施例的遮蔽盘13具有顶面130、底面131、侧面132以及多个孔洞133。
在遮蔽盘13中,侧面132连接顶面130以及底面131。这些孔洞133形成在侧面132,且这些孔洞133为遮蔽盘13的连接结构,其对应至阻挡器件11的这些开口110。
在晶圆握持器1的操作方法中,固定遮蔽盘13的步骤包括:将这些紧固件12插入这些孔洞133中。每个孔洞133用以与这些开口110的其中之一对齐,且这些紧固件12通过这些阻挡器件11的开口110插入遮蔽盘13的这些孔洞133中。
图7为本公开的一些实施例中紧固件12的立体图。在本实施例中,紧固件12为螺栓。紧固件12具有螺纹部122以及杆部121,且每个紧固件12(螺栓)的螺纹长度L2较紧固件12(螺栓)的杆长度L1短。
同时,这些螺栓具有方形头120。每个紧固件12具有方形头120,且紧固件12的杆部121位于螺纹部122和方形头120之间。换句话说,紧固件12的螺纹部122位于紧固件12的一个末端。使用者可以轻易通过方形头120握持并旋转紧固件12,并适当地将遮蔽盘13固定在这些阻挡器件11上。
在本公开的一些其他实施例中,紧固件12的头120的形状可以是圆形、三角形、五边形、六边形或任意多边形。
图8为本公开的一些实施例中遮蔽盖13的上视图,其中孔洞以虚线绘示。参照图8,遮蔽盘13的每个孔洞133具有平滑区1330以及螺纹区1331。这些孔洞133的螺纹区1331靠近遮蔽盘13的中心。因此,这些螺纹区1331对应至这些紧固件12的螺纹部122,而这些平滑区1330对应至这些紧固件12的杆部121,使这些紧固件12可以固定在这些孔洞133中。换句话说,在此操作方法中,在插入这些紧固件12的步骤之后,此方法还包括将这些紧固件12固定至这些孔洞133。
本实施例的遮蔽盘13形成为圆形,且遮蔽盘13的大小稍微大于8寸氮基半导体晶圆的大小。在一些实施例中,遮蔽盘13的大小可以和8寸氮基半导体晶圆的大小相同。因此,遮蔽盘13可以适当地覆盖承载表面100上的晶圆14。
在一方面,参照图1,承载表面100为圆形,而这些阻挡器件11平均地分散在承载表面100四周。换句话说,这些阻挡器件11环绕承载表面100,且这些阻挡器件11的内表面112的投影和承载表面100的边缘重合。朝向承载表面100观察时,这些阻挡器件11位于承载表面100的12点钟、3点钟、6点钟、9点钟位置。
在一方面,承载盘10的形状为圆角矩形,且多个盖体连接结构可以配置在承载盘10的多个角落区域上。具体而言,承载盘10可以具有承载表面100以及外围表面101,且这些盖体连接结构可以配置在外围表面101的这些角落区域。这些盖体连接结构用以与晶圆握持器1的一个盖体连接。
进一步而言,在本实施例的承载盘10中,每个阻挡器件11邻近圆角矩形的其中一个长边。因此,承载盘10的这些角落区域可以提供足够的空间来配置连接结构,且不会遮蔽阻挡器件11。
在一些实施例中,遮蔽盘10的形状为方形。
参照图3,紧固件12的方形头120比阻挡器件11的开口110大。当紧固件12插入开口110时,紧固件12的方形头120适于覆盖开口110。
在晶圆握持器1中,每个阻挡器件11具有弧形壁111,且这些开口110形成在弧形壁111上。因此,阻挡器件11可以通过弧形壁适当地固定晶圆14以及遮蔽盘13,而开口110可以固定遮蔽盘13。
参照图4,这些阻挡器件11在承载表面100上呈直角站立。因此,阻挡器件11之间的空间可以容置晶圆14。
图9为本公开的一些实施例中阻挡器件11的前视图。参照图9,这些开口110在每个阻挡器件11上沿着直线L3、L4排列,且这两条直线L3、L4垂直于承载表面100。因此,在每个阻挡器件11中,不同的开口110可以通过紧固件12将遮蔽盘13固定在不同的高度。
在一方面,阻挡器件11的这些开口110为圆形且具有相同的直径。因此,这些紧固件12适合进入全部的这些开口110。
在每个阻挡器件11中,在两个相邻开口110之间的最小高度差w1为1.5毫米,且在直线L4上,两个相邻开口110之间的最小高度差w2为3毫米。因此,通过改变紧固件12穿过的开口110,遮蔽盘13可以调整1.5毫米的高度,并提供氮基半导体晶圆14足够的厚度。换句话说,这些开口110在每个阻挡器件11落在不同高度,且这些高度之间的最小差异约为晶圆14的厚度。进一步而言,此厚度可以置入晶圆14以及一张Tyvek纸(杜邦纸),因此可以避免晶圆14之间的摩擦。
在一方面,阻挡器件11的顶端和第一开口110之间的厚度w3大约为1.15-0.5X毫米,其中X为遮蔽盘13的厚度。因此,当晶圆握持器1装满晶圆14时,至少一软垫层可以配置于晶圆上。
在一方面,承载表面100和最后一个开口110之间的厚度w4大约为36.85+0.5X毫米,其中X为遮蔽盘13的厚度。因此,晶圆握持器1可以适当地固定单一个晶圆14。
参照图4,在晶圆握持器1的操作方法中,在配置晶圆14之前,可以配置一个或多个底座软垫151在承载表面100上。底座软垫151配置在承载表面151上,且底座软垫151可以是由海绵橡胶制成。底座软垫151的厚度可以为15毫米。因此,当晶圆14配置在承载表面100上时,底座软垫151可以承载并保护晶圆14。
具体而言,在本实施例中,承载表面100上配置了三个底座软垫151。然而,本公开并不限于底座软垫151的数量。在一些实施例中,承载表面100上可以只配置一个底座软垫151。进一步而言,底座软垫151上可以配置Tyvek纸。
在一方面,每个开口110的直径T2是晶圆14的厚度T1的两倍。因此,紧固件12具有足够厚度来固定遮蔽盘13并保护晶圆14。
在一方面,在晶圆握持器1的操作方法中,配置晶圆14后,可以配置至少一软垫层150在晶圆14上。
在本实施例中,一软垫层150配置在晶圆14上,且软垫层150可以是由海绵橡胶制成。进一步而言,可以在配置软垫层150之前配置Tyvek纸在晶圆14上。然而,本公开并不限于软垫层150的数量。
底座软垫151的数量和晶圆14上软垫层150数量不同。然而,本公开并不限于此。图10为本公开的一些实施例中晶圆握持器的剖视图。参照图10,在此晶圆握持器中,只有一个底座软垫151配置在晶圆14下方,而只有一个软垫层150配置在晶圆14上。进一步而言,晶圆14和底座软垫151之间可以配置Tyvek纸,而晶圆14和软垫层150之间可以配置另一Tyvek纸。
图11为本公开的一些实施例中承载盘的上视图。在本实施例中,每个阻挡器件11A具有侧软垫113。承载盘具有承载表面100以及环绕承载表面100的外围表面101,而这些侧软垫113朝向承载表面100。
当一个或多个晶圆配置在承载表面100上时,这些阻挡器件11A的侧软垫133可以环绕并保护晶圆。
图12为本公开的一些实施例中阻挡器件11A的前视图。参照图12,在每个阻挡器件11A中,两个侧软垫133配置在这些开口110旁,并且,当这些开口110通过多个紧固件固定遮蔽盘13时,这些侧软垫133适于接触并固定一个或多个配置在承载表面100上的晶圆。
参照图1,在本实施例中,承载盘10上配置了四个阻挡器件11。然而,本公开并不限于此。图13为本公开的一些其他实施例中承载盘的上视图。在本实施例中,八个宽度窄的阻挡器件11B配置在承载盘10的承载表面100上,且外围表面101环绕承载表面100。
图14为本公开的一些实施例中阻挡器件11B的前视图。参照图14,在每个阻挡器件11B中,形成了多个开口110,而且,当阻挡器件11B的宽度较阻挡器件11的宽度窄时,这些开口110的排列方式和阻挡器件11的那些开口110的排列方式类似。因此,遮蔽盘13可以被八个紧固件固定在承载表面100上,进而提供承载表面100上的晶圆更稳定地保护。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用,使得所属领域的其他技术人员能够理解本公开的各种实施例,并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义,术语“大体上(substantially/substantial)”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时,所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。例如,当结合数值使用时,所述术语可涵盖小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面,例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用,除非上下文另外明确规定,否则单数术语“一(a/an)”和“所述”可包含多个提及物。在描述一些实施例时,一个组件设置“在另一组件上或之上”可涵盖前者组件直接在后者组件上(例如,与后者组件物理接触)的情况,以及一个或多个中间组件定位在前者组件和后者组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开,但这些描述和说明并非限制性的。所属领域的技术人员应理解,可在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下,进行各种改变及取代等效物。图示可能未必按比例绘制。归因于制造工艺和公差,本公开中的工艺再现与实际设备之间可能存在区别。此外,应理解,实际装置和层可能会偏离附图中的矩形层描绘,并且由于共形沉积、蚀刻等制造工艺,可能包含角、表面或边缘、圆角等。可能存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改,以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述,但应理解,可在不脱离本公开的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此,除非在本文中具体指示,否则操作的次序和分组并非限制性的。
Claims (24)
1.一种晶圆握持器,其特征在于,包括:承载盘,具有承载表面;多个阻挡器件,配置在所述承载盘上;多个紧固件;以及遮蔽盘,位于所述承载表面上方;其中所述多个阻挡器件配置在所述承载表面的四周,且每个所述阻挡器件具有多个开口,且所述多个紧固件穿过所述多个开口,且所述遮蔽盘通过所述多个紧固件固定在所述多个阻挡器件上;
其中,至少两个开口位于所述阻挡器件的侧壁的不同高度,所述紧固件可选择地穿过位于不同高度的开口。
2.根据权利要求1所述的晶圆握持器,其特征在于,其中所述承载表面为圆形。
3.根据权利要求1所述的晶圆握持器,其特征在于,其中所述多个阻挡器件在所述承载表面上呈直角站立,且所述多个开口在每个所述阻挡器件中沿着二条直线排列,且二条所述直线垂直于所述承载表面。
4.根据权利要求1所述的晶圆握持器,其特征在于,其中所述多个阻挡器件的所述多个开口为圆形且具有相同的直径。
5.根据权利要求1所述的晶圆握持器,其特征在于,其中所述晶圆握持器适于容置至少一晶圆,且每个所述开口的直径为所述晶圆的厚度的两倍。
6.根据权利要求1所述的晶圆握持器,其特征在于,其中所述晶圆握持器适于容置至少一晶圆,且每个所述阻挡器件的所述多个开口位于不同高度,且所述高度的最小差异为所述晶圆的厚度。
7.根据权利要求1所述的晶圆握持器,其特征在于,其中所述承载盘的形状为矩形或圆角矩形。
8.根据权利要求7所述的晶圆握持器,其特征在于,其中每个所述阻挡器件邻近所述矩形或圆角矩形的长边。
9.根据权利要求1所述的晶圆握持器,其特征在于,其中所述多个紧固件为多个螺栓。
10.根据权利要求9所述的晶圆握持器,其特征在于,其中每个所述螺栓的螺纹长度较所述螺栓的杆长度短。
11.根据权利要求1所述的晶圆握持器,其特征在于,其中所述多个螺栓具有方形头。
12.根据权利要求1所述的晶圆握持器,其特征在于,其中每个所述阻挡器件具有弧形壁,且所述多个开口形成在所述弧形壁上。
13.根据权利要求1所述的晶圆握持器,其特征在于,其中每个所述阻挡器件具有侧软垫,且所述多个侧软垫朝向所述承载表面。
14.根据权利要求1所述的晶圆握持器,其特征在于,其中所述遮蔽盘具有顶面、底面、侧面以及多个孔洞,且所述侧面连接所述顶面以及所述底面,且所述多个孔洞形成在所述侧面上,且所述多个紧固件插入所述多个孔洞。
15.根据权利要求1所述的晶圆握持器,其特征在于,其中所述遮蔽盘为圆形。
16.一种晶圆握持器的操作方法,其特征在于,包括:配置至少一晶圆在承载盘的承载表面上;配置遮蔽盘在所述晶圆上;插入多个紧固件至位于所述承载表面四周的多个阻挡器件的多个开口;以及固定所述遮蔽盘至所述多个阻挡器件;其中所述晶圆握持器包括所述承载盘、所述多个阻挡器件以及所述多个紧固件,且所述多个紧固件穿过所述多个开口,且所述遮蔽盘通过所述多个紧固件固定至所述多个阻挡器件;
其中,至少两个开口位于所述阻挡器件的侧壁的不同高度,所述紧固件可选择地穿过位于不同高度的开口。
17.根据权利要求16所述的操作方法,其特征在于,其中在配置所述晶圆的步骤之后,还包括:配置至少一软垫层在所述晶圆上。
18.根据权利要求16所述的操作方法,其特征在于,其中所述遮蔽盘具有顶面、底面、侧面以及多个孔洞,且所述侧面连接所述顶面以及所述底面,且所述多个孔洞形成在所述侧面,且固定所述遮蔽盘的步骤包括:插入所述多个紧固件至所述多个孔洞。
19.根据权利要求16所述的操作方法,其特征在于,其中所述多个紧固件为多个螺栓,且在插入所述多个紧固件的步骤之后,所述方法还包括:固定所述多个紧固件至所述多个孔洞。
20.根据权利要求16所述的操作方法,其特征在于,其中在配置所述晶圆之前,所述方法还包括:配置底座软垫在所述承载表面上。
21.一种晶圆握持器,其特征在于,包括:承载盘,具有承载表面;多个阻挡器件;以及遮蔽盘,位于所述承载表面上方;其中所述多个阻挡器件位于所述承载表面的四周,且所述遮蔽盘与所述多个阻挡器件耦接,且所述多个阻挡器件用以调整所述遮蔽盘的高度;
其中每个所述阻挡器件具有多个第一连接结构,且在每个所述阻挡器件中,所述多个第一连接结构位于不同高度,所述遮蔽盘可选择的连接于位于不同高度的第一连接结构。
22.根据权利要求21所述的晶圆握持器,其特征在于,还包括多个紧固件,其中所述遮蔽盘通过所述多个紧固件耦接所述多个阻挡器件。
23.根据权利要求21所述的晶圆握持器,其特征在于,还包括底座软垫,其配置在所述承载表面上。
24.根据权利要求21所述的晶圆握持器,其特征在于,其中所述遮蔽盘具有多个第二连接结构,且所述多个第二连接结构用以连接所述多个第一连接结构。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/106059 WO2024011608A1 (en) | 2022-07-15 | 2022-07-15 | Wafer holder and method for operating thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115715426A CN115715426A (zh) | 2023-02-24 |
CN115715426B true CN115715426B (zh) | 2024-01-26 |
Family
ID=85236277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280004734.XA Active CN115715426B (zh) | 2022-07-15 | 2022-07-15 | 晶圆握持器及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240186164A1 (zh) |
CN (1) | CN115715426B (zh) |
WO (1) | WO2024011608A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810626A (zh) * | 2014-12-31 | 2016-07-27 | 中微半导体设备(上海)有限公司 | 晶圆托盘 |
CN206370410U (zh) * | 2016-12-29 | 2017-08-01 | 宏茂微电子(上海)有限公司 | 晶圆承载盘 |
CN209544300U (zh) * | 2019-02-21 | 2019-10-25 | 上海新昇半导体科技有限公司 | 晶圆承载装置和中转系统 |
CN214542148U (zh) * | 2021-09-09 | 2021-10-29 | 广州安晟半导体技术有限公司 | 一种晶圆预热承载盘、晶圆预热承载组件及晶圆预热设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW407792U (en) * | 1999-05-12 | 2000-10-01 | Chu Chi Ind Co Ltd | Hermetic structure of vacuuming IC sealing mold |
CN215527724U (zh) * | 2021-03-10 | 2022-01-14 | 上海维攀微电子有限公司 | 一种积木组合式贴片tvs二极管 |
-
2022
- 2022-07-15 US US17/799,267 patent/US20240186164A1/en active Pending
- 2022-07-15 WO PCT/CN2022/106059 patent/WO2024011608A1/en active Application Filing
- 2022-07-15 CN CN202280004734.XA patent/CN115715426B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810626A (zh) * | 2014-12-31 | 2016-07-27 | 中微半导体设备(上海)有限公司 | 晶圆托盘 |
CN206370410U (zh) * | 2016-12-29 | 2017-08-01 | 宏茂微电子(上海)有限公司 | 晶圆承载盘 |
CN209544300U (zh) * | 2019-02-21 | 2019-10-25 | 上海新昇半导体科技有限公司 | 晶圆承载装置和中转系统 |
CN214542148U (zh) * | 2021-09-09 | 2021-10-29 | 广州安晟半导体技术有限公司 | 一种晶圆预热承载盘、晶圆预热承载组件及晶圆预热设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2024011608A1 (en) | 2024-01-18 |
CN115715426A (zh) | 2023-02-24 |
US20240186164A1 (en) | 2024-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7793408B2 (en) | Apparatus for transferring semiconductor chip | |
TWI462218B (zh) | 用於積體電路晶片之載座囊穴托盤容納系統 | |
JP2852872B2 (ja) | ボール端子集積回路用トレイ | |
EP3370253B1 (en) | Semiconductor wafer dicing crack prevention using chip peripheral trenches | |
KR20040019063A (ko) | 보호 적재용기 | |
EP3300100B1 (en) | Semiconductor wafer and method for fabricating a semiconductor wafer | |
CN114127955B (zh) | 半导体装置及其制造方法 | |
US9524872B1 (en) | Heterogeneous integrated circuits and devices thereof with a surrogate substrate and transferred semiconductor devices | |
CN115715426B (zh) | 晶圆握持器及其操作方法 | |
US12040244B2 (en) | Nitride semiconductor device and method for manufacturing the same | |
CN114793467B (zh) | 晶圆握持器及其操作方法 | |
US20240014176A1 (en) | 3d semiconductor structure for wide-bandgap semiconductor devices | |
CN114127954B (zh) | 半导体装置及其制造方法 | |
US11967521B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
CN114207840B (zh) | 氮化物基半导体装置及其制造方法 | |
TW202217978A (zh) | 半導體結構的形成方法及晶圓 | |
EP3300101B1 (en) | Method of planarising a surface | |
WO2024065168A1 (en) | Wafer sealing apparatus and method for operating the same | |
CN118266085A (zh) | 氮化物基半导体电路及其制造方法 | |
US20230117591A1 (en) | Device with dual isolation structure | |
WO2024098355A1 (en) | Nitride-based semiconductor circuit and method for manufacturing the same | |
WO2024113108A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
JPH0624481A (ja) | 電子部品収納用トレイ | |
CN118284987A (zh) | 基于氮化物的半导体电路及其制造方法 | |
CN115116981A (zh) | 半导体装置以及半导体装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |