CN115694442A - 一种低延时高共模抖动抑制的空闲检测电路 - Google Patents
一种低延时高共模抖动抑制的空闲检测电路 Download PDFInfo
- Publication number
- CN115694442A CN115694442A CN202310000391.6A CN202310000391A CN115694442A CN 115694442 A CN115694442 A CN 115694442A CN 202310000391 A CN202310000391 A CN 202310000391A CN 115694442 A CN115694442 A CN 115694442A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- circuit
- detection circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种低延时高共模抖动抑制的空闲检测电路,涉及电路检测领域,包括上包络检测电路、下包络检测电路和比较器电路,上包络检测电路包括电压转电流V_I_P电路和电流转电压模块I_V_P,V_I_P电路包括电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>,电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比,实现电路的共模抖动抑制能力和满足协议规定的延时要求。
Description
技术领域
本发明涉及电路检测领域,更具体地说,它涉及一种低延时高共模抖动抑制的空闲检测电路。
背景技术
在低功耗高速接口电路设计中,空闲检测电路是一个常用的模块,系统通过判断空闲检测电路的输出信号,从而判断系统是处于空闲状态还是数据发送状态,决定是否可以关闭系统中相应的电路模块使得系统进入低功耗状态。当系统从数据发送状态切换到空闲状态时,空闲检测电路输出信号需要经过较大延时才翻转,尤其是当系统状态切换过程中出现的非理想特性,使得系统发射端的差分输出信号出现过冲时,空闲检测电路输出信号需要更大的延时才能翻转,这一延时不能满足协议规定的要求,导致系统出现误判,此外,在输入信号共模电压出现较大抖动时,空闲检测电路输出信号也会出现错误翻转,导致系统出现误判,因此,综上所述,需要对设备进行相关创新设计。
发明内容
针对现有技术存在的不足,本发明的目的在于提供一种低延时高共模抖动抑制的空闲检测电路,使得空闲检测电路在进行工作过程中,具有较强的共模抖动抑制能力和满足协议规定的延时要求,提高使用效果。
为实现上述目的,本发明提供了如下技术方案:一种低延时高共模抖动抑制的空闲检测电路,其特征在于:空闲检测电路包括上包络检测电路、下包络检测电路和比较器电路,其中:
上包络检测电路包括电压转电流电路V_I_P<0>、电压转电流电路V_I_P<1>和电流转电压电路I_V_P,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的电路结构相同,二者都安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比;
下包络检测电路包括电压转电流电路V_I_N<0>、电压转电流电路V_I_N<1>和电流转电压电路I_V_N,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的电路结构相同,二者都安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比。
优选地,所述电流转电压电路I_V_P连接有辅助放电通路,且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路,电流转电压电路I_V_P的输出为OUT_P和FB_P,OUT_P连接比较器的P输入端口,FB_P连接电压转电流模块V_I_P<0>和V_I_P<1>的FB端口。
优选地,所述电流转电压电路I_V_N连接有辅助充电通路,且晶体管PM4、PM5、PM6、PM7组成辅助充电通路,电流转电压电路I_V_N的输出为OUT_N和FB_N,OUT_N连接比较器的N输入端口,FB_N连接电压转电流模块V_I_N<0>和V_I_N<1>的FB端口。
优选地,所述电压转电流电路V_I_N<0>的输出信号V_N0连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_N<1>的输出信号V_N1连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_P<0>的输出信号V_P0连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_P<1>的输出信号V_P1连接到电流转电压电路I_V_P和I_V_N。
优选地,所述电流转电压电路I_V_P的输出OUT_P连接比较器的INP输入端口,电流转电压电路I_V_N的输出OUT_N连接比较器的INN输入端口,比较器电路设置有输出OUT。
优选地,所述电压转电流电路V_I_P设置有输入信号VIN和节点V_P,且晶体管PM1为输出晶体管,电压转电流电路V_I_N设置有输入信号VIN和节点V_N,且晶体管PM1为输出晶体管,电流转电压电路I_V_P设置有晶体管PM2和PM3,电流转电压电路I_V_N设置有晶体管PM2、晶体管PM3、晶体管NM2和晶体管NM3。
优选地,所述空闲检测电路的输入信号为IN_P和IN_N,且等于RX输入信号,在上包络检测电路中,输入信号IN_P接电压转电流电路V_I_P<0>的VIN端,端口FB_P接电压转电流电路V_I_P<0>的FB端,输入信号IN_N连接电压转电流电路V_I_P<1>的VIN端,端口FB_P连接电压转电流电路V_I_P<1>的FB端,上包络检测电路的输出信号OUT_P。
优选地,所述下包络检测电路中,输入信号IN_P接电压转电流电路V_I_N<0>的VIN端,端口FB_N接电压转电流电路V_I_N<0>的FB端,输入信号IN_N接电压转电流电路V_I_N<1>的VIN端,FB_N接电压转电流电路V_I_N<1>的FB端,下包络检测电路的输出信号OUT_N,电流转电压电路I_V_P的输出为OUT_P,电流转电压电路I_V_N的输出为OUT_N。
与现有技术相比,本发明具备以下有益效果:
1.本发明所述的一种低延时高共模抖动抑制的空闲检测电路,通过输入信号IN_P和IN_N为高速差分信号的配合使用,保证系统从数据发送状态切换到空闲状态,发射端的差分输出信号出现过冲时,空闲检测电路的输出信号可以在较小的延时内出现翻转,满足协议规定的延时要求。
2.本发明所述的一种低延时高共模抖动抑制的空闲检测电路,通过空闲检测电路输入信号IN_P和IN_N的同时变化和辅助充放电电路,使得整个空闲检测电路的输出信号也保持不变,使得整个空闲检测电路具有更高的共模抖动抑制能力,保证在输入信号共模电压突然出现较大抖动时,空闲检测电路的输出信号不出现错误翻转,保证系统不易出现误判,且结构简单,可以减小系统复杂度和芯片面积。
附图说明
图1是本发明空闲检测电路框图;
图2是本发明空闲检测电路结构图;
图3是本发明空闲检测电路中,电压转电流电路V_I_P;
图4是本发明空闲检测电路中,电压转电流电路V_I_N;
图5是本发明空闲检测电路中,上包络检测电路中电流转电压电路I_V_P;
图6是本发明空闲检测电路中,下包络检测电路中电流转电压电路I_V_N;
图7是本发明空闲检测电路中比较器电路;
图8是本发明空闲检测电路的输入信号IN_P和IN_N,以及上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N的波形;
图9是差分输入信号同时上冲时,没有辅助充放电通路的包络检测电路输出信号的波形;
图10是差分输入信号同时上冲时,带有辅助充放电通路的包络检测电路输出信号的波形;
图11是本发明空闲检测电路中,输入信号共模电压降低100mV时,没有辅助充放电通路时包络检测电路输出信号的波形;
图12是本发明空闲检测电路中,输入信号共模电压降低100mV时,带有辅助充放电通路时包络检测电路输出信号的波形。
具体实施方式
参照图1-图12对本发明一种低延时高共模抖动抑制的空闲检测电路实施例做进一步说明。
空闲检测电路通常由一个包络检测电路和一个比较器电路共同组成,传统的包络检测电路可以由二极管和RC低通滤波器组成,但是这种包络检测电路中的二极管需要较大的导通电压,使得这种包络检测电路不适用于信号幅度较低的系统。
本发明专利的空闲检测电路框图如图1所示,包含:上包络检测电路、下包络检测电路、以及比较器电路,空闲检测电路的输入信号为IN_P和IN_N。
如图2所示,上包络检测电路包括电压转电流电路V_I_P<0>、电压转电流电路V_I_P<1>和电流转电压电路I_V_P,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的电路结构相同,二者都安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比,下包络检测电路包括电压转电流电路V_I_N<0>、电压转电流电路V_I_N<1>和电流转电压电路I_V_N,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的电路结构相同,二者都安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比。
电流转电压电路I_V_P的输出端为OUT_P和FB_P,端口OUT_P连接比较器的P输入端口,端口FB_P连接电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的FB端口;电流转电压电路I_V_N的输出端为OUT_N和FB_N,端口OUT_N连接比较器的N输入端口,端口FB_N连接电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的FB端口。
电压转电流电路V_I_N<0>的输出信号V_N0连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_N<1>的输出信号V_N1连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_P<0>的输出信号V_P0连接到电流转电压电路I_V_P和I_V_N上,电压转电流电路V_I_P<1>的输出信号V_P1连接到电流转电压电路I_V_P和I_V_N上。
当系统正常收发数据时,输入信号IN_P和输入信号IN_N为一对高速差分信号;当系统处于空闲状态时,输入信号IN_P和输入信号IN_N相等且等于RX输入端口的共模电压。
在上包络检测电路中,输入信号IN_P连接电压转电流电路V_I_P<0>的VIN端口,端口FB_P连接电压转电流电路V_I_P<0>的FB端口,输入信号IN_N连接电压转电流电路V_I_P<1>的VIN端口,端口FB_P连接电压转电流电路V_I_P<1>的FB端口。
在下包络检测电路中,输入信号IN_P接电压转电流电路V_I_N<0>的VIN端口,端口FB_N连接电压转电流电路V_I_N<0>的FB端口;在下包络检测电路中,输入信号IN_N连接电压转电流电路V_I_N<1>的VIN端口,端口FB_N连接电压转电流电路V_I_N<1>的FB端口。
在系统空闲状态下,输入信号为IN_P和IN_N相等,都等于共模电压,所有电压转电流电路的输出晶体管PM1的电流值很低。
如图3所示,当输入信号VIN为高电平时,V_P节点为低电平,输出晶体管PM1才会有较大的电流值。
如图4所示,当输入信号VIN为低电平时,V_N节点为低电平,输出晶体管PM1才会有较大的电流值。
如图5所示,在上包络检测电路的电流转电压电路I_V_P中,通过晶体管PM2和晶体管PM3,产生电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>中晶体管PM1的镜像电流,其中晶体管PM4、晶体管PM5、晶体管PM6、晶体管PM7、晶体管NM2和晶体管NM3组成辅助放电通路。
如图6所示,在下包络检测电路的电流转电压电路I_V_N电路中,通过晶体管PM2、晶体管PM3、晶体管NM2和晶体管NM3,产生电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>中晶体管PM1的镜像电流,晶体管PM4、晶体管PM5、晶体管PM6和晶体管PM7组成辅助充电通路。
如图7所示,在比较器电路中,电流转电压电路I_V_P的输出端口OUT_P连接比较器的INP输入端口,电流转电压电路I_V_N的输出端口OUT_N连接比较器的INN输入端口;当比较器电路INP输入端口信号大于输入端口信号INN时,比较器电路的输出端口OUT为高电平;当比较器电路INP输入端口信号小于INN输入端口信号时,比较器电路的输出端口OUT为低电平。
如图8所示,在系统空闲状态下,输入信号IN_P和输入信号IN_N相等,都等于共模电压,电流转电压电路I_V_P的输出为OUT_P,电流转电压电路I_V_N的输出为OUT_N,且OUT_N大于OUT_P,使得比较器输出为低电平;在时间小于100ns时,系统处于空闲状态,输入信号IN_P和输入信号IN_N都等于400mV,此时上包络检测电路的输出信号OUT_P等于367.1mV,下包络检测电路的输出信号OUT_N等于436.7mV,此时比较器输出为低电平;在时间等于100ns时,系统开始发送数据,输入信号IN_P和输入信号IN_N开始变为高速差分信号,此时上包络检测电路的输出信号OUT_P升高,且在466.7mV数值上下浮动,下包络检测电路的输出信号OUT_N降低,且在339.5mV数值上下浮动,比较器输出信号转换为高电平。
在正常收发数据时,空闲检测电路的输入信号IN_P和输入信号IN_N为高速差分信号,因此在输入信号IN_P和输入信号IN_N,必然有一个大于共模电压,而另外一个小于共模电压,从而上包络检测电路中,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的两个晶体管PM1,肯定有一个输出大电流值,这个电流在电流转电压电路I_V_P内形成镜像电流,镜像电流对电流转电压电路I_V_P中的OUT_P和FB_P进行充电,使得FB_P和OUT_P节点电压升高;而且下包络检测电路中,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的两个晶体管PM1,肯定也有一个输出大电流值,这个电流在电流转电压电路I_V_N内形成镜像电流,镜像电流对电流转电压电路I_V_N中的OUT_N和FB_N进行放电,使得FB_N和OUT_N节点电压降低。此外,电流转电压电路I_V_P中的OUT_P和FB_P进行充电,电流转电压电路I_V_N中的OUT_N和FB_N进行放电,使得OUT_P大于OUT_N,比较器输出为高电平。
通过上述的工作过程可知,系统空闲状态时,本发明空闲检测电路的输出信号为低电平;系统正常收发数据时,本发明空闲检测电路的输出信号为高电平,系统从数据发送状态切换到空闲状态时,空闲检测电路的输出信号需要在协议规定的时间内翻转。
系统从数据发送状态切换到空闲状态时,TX中输出电阻由50欧姆切换为一个大电阻,且TX的输出电流从大电流切换为一个小电流,通过这个大电阻和小电流使得TX差分输出信号维持在共模电压,同时降低TX的功耗。
由于TX中输出电阻和电流切换过程的非理想特性,使得接收端空闲检测电路的输入信号IN_P和输入信号IN_N同时出现上冲的现象,使得电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的晶体管PM1输出都为大电流,这些大电流在电流转电压电路I_V_P内形成镜像电流,镜像电流对电流转电压电路I_V_P的输出信号OUT_P和输出信号FB_P进行充电,使得输出信号OUT_P比理想情况下更高,比较器的输出需要经过更大的延时才会从高电平切换到低电平,空闲检测电路的输出信号需要经过更长的时间才会翻转,从而造成系统的误判。
在正常收发数据时,空闲检测电路的输入信号IN_P和输入信号IN_N为高速差分信号,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的两个晶体管PM1必然只有一个输出大电流值,而另一个输出电流非常小;使得V_N0和V_N1一个为高电平,而另一个为低电平,使得上包络检测电路的电流转电压电路I_V_P中的辅助放电通路一直是关断状态。
在正常收发数据时,空闲检测电路的输入信号IN_P和输入信号IN_N为高速差分信号,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的两个晶体管PM1必然只有一个输出大电流值,而另一个输出电流非常小,使得V_P0和V_P1一个为高电平,而另一个为低电平,实现下包络检测电路的电流转电压电路I_V_N中的辅助充电通路一直是关断状态。
当输入信号IN_P和输入信号IN_N的电压同时出现上冲时,V_P0和V_P1同时为低电平,下包络检测电路的电流转电压电路I_V_N中的辅助充电通路导通,从而对FB_N和OUT_N节点进行充电,FB_N和OUT_N节点电压升高,使得FB_N和OUT_N节点电压很快到达稳定值。
当输入信号IN_P和输入信号IN_N的电压同时出现上冲时,电压转电流电路的输出电压V_N0和V_N1同时为高电平,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出晶体管PM1的输出电流为0,且在0值上浮动,FB_N节点电压上升;上包络检测电路的电流转电压I_V_P电路中的辅助放电通路关断。
当输入信号IN_P和输入信号IN_N的电压同时出现上冲并持续一段时间后,由于TX中的电流逐渐降低,使得空闲检测电路的输入信号IN_P和输入信号IN_N开始同时出现下降,造成V_N0和V_N1同时降低,上包络检测电路的电流转电压电路I_V_P中的辅助放电通路导通,对电流转电压电路I_V_P中FB_P节点进行放电,使得FB_P和OUT_P节点电压快速降低,OUT_P节点电压能够在更短的时间内到达稳定状态,使得比较器输出进行翻转,系统从数据发送状态切换到空闲状态时,空闲检测电路的输出信号出现翻转的延时更低。
如图9所示,空闲检测电路中差分输入信号同时出现上冲时,没有辅助充放电通路的情况下,上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N的波形变化趋势,如图显示,可以看到从差分输入信号出现上冲后约20.64ns,OUT_P与OUT_N的值开始出现交叉,经过后级比较器电路后,空闲检测电路的输出从高电平变为低电平。
如图10所示,空闲检测电路中差分输入信号同时出现上冲时,带有辅助充放电通路的情况下,上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N的波形变化趋势,如图显示,可以看到从差分输入信号出现上冲后约13.69ns,OUT_P与OUT_N的值开始出现交叉,经过后级比较器电路后,空闲检测电路的输出从高电平变为低电平。
当系统从数据发送状态切换到空闲状态,差分输入信号出现上冲时,由于上包络检测电路中,电流转电压电路I_V_P中辅助放电通路的存在,使得空闲检测电路输出从高电平翻转为低电平所需的延时更低,满足协议规定的延时要求,避免系统出现误判。
在系统处于空闲状态,输入信号IN_P和输入信号IN_N都等于共模电压,空闲检测电路需要具有协议要求的输入信号共模抖动的抑制能力,当输入信号出现一定范围的共模抖动时,空闲检测电路的输出需要保持不变,从而避免系统出现误判。
当系统处于空闲状态,且空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然增大时,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的输出电压V_P0和输出电压V_P1同时变为低电平,电流转电压电路I_V_P中的镜像电流对FB_P和OUT_P节点进行充电,使得OUT_P的电压增大;且当输入信号IN_P和输入信号IN_N的共模电压在短时间内突然增大时,下包络检测电路的电流转电压电路I_V_N中辅助充电通路导通,对电流转电压电路I_V_N中FB_N节点进行充电,使得FB_N和OUT_N节点电压增大。
当系统处于空闲状态,且空闲检测电路输入信号IN_P和IN_N的共模电压在短时间内突然增大时,由于比较器的两个输入信号同时升高,比较器的输出电压保持不变,整个空闲检测电路的输出信号也保持不变,使得整个空闲检测电路具有更高的共模抖动抑制能力。
当系统处于空闲状态,且空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然降低时,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出电压V_N0和输出电压V_N1同时变为低电平,电流转电压电路I_V_N中节点FB_N和OUT_N进行放电,造成电流转电压电路I_V_N输出OUT_N的电压降低。
当系统处于空闲状态,且空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然降低时,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出电压V_N0和输出电压V_N1同时变为低电平,上包络检测电路的电流转电压电路I_V_P的辅助放电通路导通,对电流转电压电路I_V_P中FB_P节点进行放电,使得FB_P和OUT_P节点电压降低。
当系统处于空闲状态,空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然降低时,由于比较器的两个输入信号同时降低,比较器的输出电压保持不变,整个空闲检测电路的输出信号也保持不变,使得整个空闲检测电路具有更高的共模抖动抑制能力。
如图11所示,当系统处于空闲状态,空闲检测电路输入信号IN_P和IN_N的共模电压在短时间内突然降低100mV时,没有图5中所示的辅助放电通路和图6中所示的辅助充电通路时,上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N的波形。
如图12所示,空闲检测电路中输入信号IN_P和IN_N共模电压在短时间内突然降低100mV时,带有图5中所示的辅助放电通路和图6中所示的辅助充电通路时,上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N的波形。
综上所述,本发明空闲检测电路带有辅助充放电电路时,具有很强的共模抖动抑制能力。
工作原理:在电压转电流电路V_I_P中,当输入信号VIN为高电平时,V_P节点为低电平,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>中晶体管PM1才会有较大的电流值,在电压转电流电路V_I_N中,当输入信号VIN为低电平时,V_N节点为低电平,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>中晶体管PM1才会有较大的电流值,在比较器电路中,当比较器电路INP输入端口信号大于输入端口信号INN时,比较器电路的输出端口OUT为高电平;当比较器电路INP输入端口信号小于INN输入端口信号时,比较器电路的输出端口OUT为低电平。
当系统处于空闲状态时,输入信号IN_P和IN_N相等,且都等于共模电压,共模电压介于差分输入信号的高电平和低电平中间,此时电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>中晶体管PM1的输出电流较低,电流转电压电路I_V_P通过晶体管PM2和晶体管PM3产生的镜像电流较低,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>中晶体管PM1的输出电流较低,电流转电压电路I_V_N通过晶体管PM2、晶体管PM3、晶体管NM2和晶体管NM3产生的镜像电流较低,电流转电压电路I_V_N的输出端口为OUT_N,电流转电压电路I_V_P的输出端口为OUT_P,且OUT_N大于OUT_P,使得比较器输出为低电平。
当系统正常收发数据时,输入信号IN_P和输入信号IN_N为一对高速差分信号,在输入信号IN_P和输入信号IN_N,必然有一个大于共模电压,而另外一个小于共模电压,从而上包络检测电路中,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的两个晶体管PM1,肯定有一个输出大电流值,这个电流在电流转电压电路I_V_P内形成镜像电流,镜像电流对电流转电压电路I_V_P中的OUT_P和FB_P进行充电,使得FB_P和OUT_P节点电压升高;而且下包络检测电路中,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的两个晶体管PM1,肯定也有一个输出大电流值,这个电流在电流转电压电路I_V_N内的形成镜像电流,镜像电流对电流转电压电路I_V_N中的OUT_N和FB_N进行放电,使得FB_N和OUT_N节点电压降低,使得OUT_P大于OUT_N,比较器输出为高电平,使得上包络检测电路的电流转电压电路I_V_P中的辅助放电通路一直是关断状态,下包络检测电路的电流转电压电路I_V_N中的辅助充电通路也一直是关断状态。
当输入信号IN_P和输入信号IN_N的电压同时出现上冲时,V_P0和V_P1同时为低电平,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出电压V_N0和V_N1同时为高电平,下包络检测电路中的辅助充电通路导通,从而对FB_N和OUT_N节点进行充电,FB_N和OUT_N节点电压升高到达稳定值,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出晶体管PM1电流为0,且在0数值上浮动,FB_N节点电压上升,上包络检测电路中的辅助放电通路关断;由于TX中的电流逐渐降低,使得空闲检测电路的输入信号IN_P和输入信号IN_N开始同时出现下降,造成V_N0和V_N1同时降低,上包络检测电路的电流转电压电路I_V_P中的辅助放电通路导通,对电流转电压电路I_V_P中FB_P节点进行放电,使得FB_P和OUT_P节点电压快速降低,OUT_P节点电压能够在更短的时间内到达稳定状态,使得比较器输出进行翻转,系统从数据发送状态切换到空闲状态时,空闲检测电路的输出信号出现翻转的延时更低。当系统从数据发送状态切换到共模状态,差分输入信号出现上冲时,由于辅助放电通路的存在,使得空闲检测电路输出从高电平翻转为低电平所需的延时更低,避免系统出现误判。
在系统处于空闲状态,且空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然增大时,电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的输出电压V_P0和输出电压V_P1同时变为低电平,电流转电压电路I_V_P中的镜像电流对FB_P和OUT_P节点进行充电,使得OUT_P的电压增大;且当输入信号IN_P和输入信号IN_N的共模电压在短时间内突然增大时,下包络检测电路的电流转电压电路I_V_N中辅助充电通路导通,对电流转电压电路I_V_N中FB_N节点进行充电,使得FB_N和OUT_N节点电压增大,由于比较器的两个输入信号同时升高,比较器的输出电压保持不变,整个空闲检测电路的输出信号也保持不变,使得整个空闲检测电路具有更高的共模抖动抑制能力。
当系统处于空闲状态,且空闲检测电路输入信号IN_P和输入信号IN_N的共模电压在短时间内突然降低时,电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的输出电压V_N0和输出电压V_N1同时变为低电平,电流转电压电路I_V_N中节点FB_N和OUT_N进行放电,造成电流转电压电路I_V_N输出OUT_N的电压降低,且上包络检测电路的电流转电压电路I_V_P的辅助放电通路导通,对电流转电压电路I_V_P中FB_P节点进行放电,使得FB_P和OUT_P节点电压降低,由于比较器的两个输入信号同时降低,比较器的输出电压保持不变,整个空闲检测电路的输出信号也保持不变,使得整个空闲检测电路具有更高的共模抖动抑制能力。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种低延时高共模抖动抑制的空闲检测电路,其特征在于:空闲检测电路包括上包络检测电路、下包络检测电路和比较器电路,其中:
上包络检测电路包括电压转电流V_I_P电路和电流转电压模块I_V_P,V_I_P电路包括电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>,电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比;
下包络检测电路包括电压转电流V_I_N和电流转电压模块I_V_N,电压转电流V_I_N包括电压转电流模块V_I_N<0>和电压转电流模块V_I_N<1>,电压转电流模块V_I_N<1>和电压转电流模块V_I_N<0>的安装有晶体管PM1和晶体管PM2,且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比。
2.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述电流转电压模块I_V_P连接有辅助放电通路,且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路,电流转电压模块I_V_P的输出为OUT_P和FB_P,OUT_P连接比较器的P输入端口,FB_P连接电压转电流模块V_I_P<0>和V_I_P<1>的FB端口。
3.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述电流转电压模块I_V_N连接有辅助放电通路,且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路,电流转电压模块I_V_N的输出为OUT_N和FB_N,OUT_N连接比较器的N输入端口,FB_N连接电压转电流模块V_I_N<0>和V_I_N<1>的FB端口。
4.根据权利要求3所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述电压转电流模块V_I_N<0>的输出信号V_N0连接到电流转电压模块I_V_P上,电压转电流模块V_I_N<1>的输出信号V_N1连接到电流转电压模块I_V_P上,电压转电流模块V_I_P<0>的输出信号V_P0连接到电流转电压模块I_V_N,电压转电流模块V_I_P<1>的输出信号V_P1连接到电流转电压模块I_V_N。
5.根据权利要求4所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述电流转电压模块I_V_P的输出OUT_P连接比较器的INP输入端口,电流转电压模块I_V_N的输出OUT_N连接比较器的INN输入端口,比较器电路设置有输出OUT。
6.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述电压转电流V_I_P设置有输入信号VIN和节点V_P,且输出晶体管PM1为输出晶体管,电压转电流V_I_N电路设置有输入信号VIN和节点V_N,且输出晶体管PM1为输出晶体管,电流转电压模块I_V_P设置有晶体管PMOS,电流转电压模块I_V_N设置有晶体管NMOS2和晶体管NMOS3。
7.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述空闲检测电路的输入信号为IN_P和IN_N,且设置有RX输入端口,在上包络检测电路中,输入信号IN_P接电压转电流模块V_I_P<0>的VIN端,端口FB_P接电压转电流模块V_I_P<0>的FB端,输入信号IN_N连接电压转电流模块V_I_P<1>的VIN端,端口FB_P连接电压转电流模块V_I_P<1>的FB端,上包络检测电路的输出信号OUT_P。
8.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路,其特征在于:所述下包络检测电路中,输入信号IN_P接电压转电流模块V_I_N<0>的VIN端,端口FB_N接电压转电流模块V_I_P<0>的FB端,输入信号IN_N接电压转电流模块V_I_P<1>的VIN端,FB_N接电压转电流模块V_I_P<1>的FB端,,下包络检测电路的输出信号OUT_N,电流转电压模块I_V_P的输出为OUT_P,电流转电压模块I_V_N的输出为OUT_N。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000391.6A CN115694442B (zh) | 2023-01-03 | 2023-01-03 | 一种低延时高共模抖动抑制的空闲检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000391.6A CN115694442B (zh) | 2023-01-03 | 2023-01-03 | 一种低延时高共模抖动抑制的空闲检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115694442A true CN115694442A (zh) | 2023-02-03 |
CN115694442B CN115694442B (zh) | 2023-04-14 |
Family
ID=85057384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310000391.6A Active CN115694442B (zh) | 2023-01-03 | 2023-01-03 | 一种低延时高共模抖动抑制的空闲检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115694442B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4385398A (en) * | 1979-06-07 | 1983-05-24 | Keith H. Wycoff | Selective call communication receiver |
JPH02156164A (ja) * | 1988-12-07 | 1990-06-15 | Mitsubishi Electric Corp | 信号のエンベロープ検出回路 |
JPH0722924A (ja) * | 1993-07-02 | 1995-01-24 | Fujitsu Ltd | ピーク検出回路 |
US5467464A (en) * | 1993-03-09 | 1995-11-14 | Apple Computer, Inc. | Adaptive clock skew and duty cycle compensation for a serial data bus |
US5715110A (en) * | 1993-08-09 | 1998-02-03 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus with thermal asperity correction |
US20020011878A1 (en) * | 2000-07-04 | 2002-01-31 | Kadowaki Shin-Ichi | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
US7095256B1 (en) * | 2003-07-17 | 2006-08-22 | Massachusetts Institute Of Technology | Low-power wide dynamic range envelope detector system and method |
US20080278227A1 (en) * | 2007-05-11 | 2008-11-13 | Chunbo Liu | Squelch detection system for high speed data links |
JP2010034733A (ja) * | 2008-07-28 | 2010-02-12 | Kawasaki Microelectronics Inc | スケルチ検出回路 |
CN102832956A (zh) * | 2011-06-16 | 2012-12-19 | 晨星软件研发(深圳)有限公司 | 包络检测器与相关方法 |
US9319041B1 (en) * | 2015-04-08 | 2016-04-19 | Global Unichip Corporation | Squelch detector |
US20180316526A1 (en) * | 2017-04-26 | 2018-11-01 | Cavium, Inc. | Signal Presence Detection Circuit And Method |
US10594285B1 (en) * | 2019-04-30 | 2020-03-17 | Nxp B.V. | Signal detector |
US20200274504A1 (en) * | 2019-02-22 | 2020-08-27 | Stmicroelectronics International N.V. | Squelch detection device |
-
2023
- 2023-01-03 CN CN202310000391.6A patent/CN115694442B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4385398A (en) * | 1979-06-07 | 1983-05-24 | Keith H. Wycoff | Selective call communication receiver |
JPH02156164A (ja) * | 1988-12-07 | 1990-06-15 | Mitsubishi Electric Corp | 信号のエンベロープ検出回路 |
US5467464A (en) * | 1993-03-09 | 1995-11-14 | Apple Computer, Inc. | Adaptive clock skew and duty cycle compensation for a serial data bus |
JPH0722924A (ja) * | 1993-07-02 | 1995-01-24 | Fujitsu Ltd | ピーク検出回路 |
US5715110A (en) * | 1993-08-09 | 1998-02-03 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus with thermal asperity correction |
US20020011878A1 (en) * | 2000-07-04 | 2002-01-31 | Kadowaki Shin-Ichi | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
US7095256B1 (en) * | 2003-07-17 | 2006-08-22 | Massachusetts Institute Of Technology | Low-power wide dynamic range envelope detector system and method |
US20080278227A1 (en) * | 2007-05-11 | 2008-11-13 | Chunbo Liu | Squelch detection system for high speed data links |
JP2010034733A (ja) * | 2008-07-28 | 2010-02-12 | Kawasaki Microelectronics Inc | スケルチ検出回路 |
CN102832956A (zh) * | 2011-06-16 | 2012-12-19 | 晨星软件研发(深圳)有限公司 | 包络检测器与相关方法 |
US9319041B1 (en) * | 2015-04-08 | 2016-04-19 | Global Unichip Corporation | Squelch detector |
US20180316526A1 (en) * | 2017-04-26 | 2018-11-01 | Cavium, Inc. | Signal Presence Detection Circuit And Method |
US20200274504A1 (en) * | 2019-02-22 | 2020-08-27 | Stmicroelectronics International N.V. | Squelch detection device |
US10594285B1 (en) * | 2019-04-30 | 2020-03-17 | Nxp B.V. | Signal detector |
Non-Patent Citations (1)
Title |
---|
SUMANTRA SETH; RAJAVELU THINAKARAN; SUJOY CHAKRAVARTY; VIKAS SINHA * |
Also Published As
Publication number | Publication date |
---|---|
CN115694442B (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040027185A1 (en) | High-speed differential sampling flip-flop | |
KR101058724B1 (ko) | 장애 시 안전 차동 증폭기 회로 | |
US10938385B2 (en) | Loss of signal detection circuit | |
US10404495B2 (en) | Ringing suppression circuit | |
EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
CN104466912B (zh) | 一种具有短路保护的线性稳压器 | |
CN113067564A (zh) | 高效率绝缘隔离SiC MOSFET栅驱动电路 | |
CN115694442B (zh) | 一种低延时高共模抖动抑制的空闲检测电路 | |
CN113484590A (zh) | 一种开关电源小电流检测电路及开关电源小电流控制方法 | |
US20210167989A1 (en) | Bus transceiver with ring suppression | |
US20090058480A1 (en) | Scheme for controlling rise-fall times in signal transitions | |
CN110611497A (zh) | 比较器以及振荡电路 | |
CN215340043U (zh) | 一种开关电源小电流检测电路 | |
CN114696771A (zh) | 一种共模瞬态干扰抑制电路、隔离器 | |
CN114089226A (zh) | 具有防静电损伤和可控过流保护功能的有源负载检测电路 | |
CN210075195U (zh) | 一种基于电容和正向缓冲器的数字信号隔离传输电路 | |
US7035224B2 (en) | Activity detection in a star node with a plurality of coupled network nodes | |
TWI829286B (zh) | 無短時脈衝波的低通濾波電路與使用其的系統電路 | |
US20180159527A1 (en) | Set and reset pulse generator circuit | |
TWI493874B (zh) | 位準轉換器以及運算放大器 | |
JP5350995B2 (ja) | 半導体集積回路 | |
CN116781177B (zh) | 一种突发模式限幅放大器及控制方法 | |
CN215526422U (zh) | 一种用于单片机的输入保护电路及单片机系统 | |
CN116781015B (zh) | 包络检波电路及芯片 | |
JP2005217840A (ja) | 出力ドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |