CN116781177B - 一种突发模式限幅放大器及控制方法 - Google Patents

Abstract

本申请提供一种突发模式限幅放大器及控制方法，涉及信号处理技术领域。突发模式限幅放大器包括输入电路、控制电路、限幅放大电路，输入电路包括两个第一输入端、匹配电阻、两组可调耦合电容、两个共模电阻、两个放电单元、共模电压生成器、两个第一输出端，控制电路包括控制端、两个第二输入端，两组第二输出端、第一控制电路、第二控制电路、第三控制电路，两个第一输入端通过两组可调耦合电容连接输入电路的两个第一输出端，两个放电单元的输入端分别连接两个共模电阻的输入端，两个放电单元的输出端分别连接两个共模电阻的输出端，本申请通过调节输入电路中可调耦合电容的电容大小，调节放电时间长度，以提高信号处理的灵活性及信号处理效果。

Description

一种突发模式限幅放大器及控制方法

技术领域

本申请涉及信号处理技术领域，具体而言，涉及一种突发模式限幅放大器及控制方法。

背景技术

在光纤接入网的上行方向，光线路终端需要使用突发模式的光线路接收机，接收不同光网络单元发送的信号。

现有技术中，突发模式的光线路接收机由光电二极管、跨阻放大器、突发模式限幅放大器组成，其中，突发模式限幅放大器由输入电路、控制电路以及限幅放大电路组成。突发模式限幅放大器的输入电路中使用固定大小的电容以及固定尺寸的放电开关，无法根据应用场景及多种输入信号的信号参数进行相应修改，使得对于多种输入信号的处理/放电时长固定，信号处理的灵活性较低、效果较差。

发明内容

本发明的目的在于，针对上述现有技术的不足，提供一种突发模式限幅放大器及控制方法，以解决现有技术中多种输入信号的处理时长固定的技术问题。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种突发模式限幅放大器，该突发模式限幅放大器包括：输入电路、控制电路、限幅放大电路；其中，所述输入电路包括：两个第一输入端、匹配电阻、两组可调耦合电容、两个共模电阻、两个放电单元、共模电压生成器、两个第一输出端；所述控制电路包括：控制端、两个第二输入端，两组第二输出端、第一控制电路、第二控制电路、第三控制电路；

所述输入电路的两个第一输入端用于连接跨阻放大器的输出端，所述跨阻放大器的输入端用于连接光电器件，所述输入电路的两个第一输出端连接所述限幅放大电路的输入端，所述输入电路的两个第一输入端还分别连接所述匹配电阻的两端，所述两个第一输入端还分别通过所述两组可调耦合电容连接所述输入电路的两个第一输出端，所述两个共模电阻的输入端分别连接所述两个第一输出端，所述两个共模电阻的输出端连接所述共模电压生成器，所述两个放电单元的输入端分别连接所述两个共模电阻的输入端，所述两个放电单元的输出端分别连接所述两个共模电阻的输出端；

所述控制电路中的所述第三控制电路的控制端为所述控制电路的控制端，用于连接系统控制单元，以接收所述系统控制单元输入的速率指示信号，所述第一控制电路的控制端和第二控制电路的控制端均连接所述第三控制电路，所述第一控制电路的输出端为所述控制电路的一组第二输出端，所述第二控制电路的输出端为所述控制电路的另一组第二输出端，所述两组可调耦合电容的控制端连接所述一组第二输出端，所述两个放电单元的控制端连接所述另一组第二输出端，所述第二控制电路的两个输入端为所述控制电路的两个第二输入端，所述两个第二输入端分别连接所述两个第一输入端或所述两个第一输出端。

可选地，每组可调耦合电容包括：并联的N个电容，N为大于或等于2的正整数，以及N或N-1个第一开关单元，每一个电容最多与一个第一开关单元串联连接；

所述N个或N-1个第一开关单元的控制端为所述每组可调耦合电容的控制端，用于连接所述第一控制电路的输出端。

可选地，所述第一控制电路包括：与所述第一开关单元个数相同的多组第一控制单元，每组第一控制单元供控制一个所述第一开关单元；其中，每组第一控制单元包括：多个第一寄存器、第一选择器；

所述第一选择器的控制端为所述第一控制单元的控制端，N或N-1组第一控制单元的控制端为所述第一控制电路的控制端；每组第一控制单元中所述第一选择器的输入端连接所述多个第一寄存器，所述第一选择器的输出端为所述第一控制单元的输出端，与对应的所述第一开关单元的控制端连接，N或N-1组所述第一控制单元的输出端为所述第一控制电路的输出端。

可选地，所述放电单元为可调放电单元，每个所述可调放电单元包括：并联的多个第二开关单元；

每个第二开关单元的输入端连接所述两个第一输出端中的一个第一输出端，所述每个第二开关单元的输出端均通过对应的共模电阻的输出端连接所述共模电压生成器，所述多个第二开关单元的控制端为所述可调放电单元的控制端，用于连接所述第二控制电路的输出端。

可选地，所述第二控制电路包括：与所述第二开关单元个数相同的多组第二控制单元，每组第二控制单元供控制一个所述第二开关单元；其中，每组第二控制单元包括：多个第二寄存器、第二选择器、信号检测电路、逻辑运算电路；

所述第二选择器的控制端为所述第二控制单元的控制端，多组第二控制单元的控制端为所述第二控制电路的控制端；每组第二控制单元中所述第二选择器的输入端连接所述多个第二寄存器，所述信号检测电路的输入端为所述第二控制电路的两个输入端，所述逻辑运算电路的输入端连接所述第二选择器的输出端和所述信号检测电路的输出端，所述逻辑运算电路的输出端为所述第二控制单元的输出端，多组第二控制单元的输出端为所述第二控制电路的输出端，用于连接所述多个第二开关单元的控制端。

可选地，所述每组第二控制单元还包括：延时电路；

所述逻辑运算电路的输出端连接所述延时电路的输入端，所述延时电路的输出端为所述第二控制单元的输出端。

可选地，所述多个第二开关单元为尺寸不同的多个第二开关单元。

可选地，所述第三控制电路包括：第三寄存器、第四寄存器、第三选择器；

所述第三选择器的控制端连接所述第三寄存器，所述第三选择器的一个输入端连接所述第四寄存器，所述第三选择器的另一个输入端为所述第三控制电路的控制端，所述第三选择器的输出端连接所述第一控制电路的控制端和所述第二控制电路的控制端。

第二方面，本申请实施例提供一种突发模式限幅放大器控制方法，应用于上述第一方面中突发模式限幅放大器中所述控制电路的第一控制电路，所述方法包括：

根据第三控制电路的输出信息，确定每组可调耦合电容的控制信息；

根据所述控制信息，控制所述每组可调耦合电容中N个第一开关单元的状态，N为大于或等于2的正整数。

第三方面，本申请实施例提供一种突发模式限幅放大器控制方法，应用于上述第一方面中突发模式限幅放大器中所述控制电路中的第二控制电路，所述方法包括：

检测输入电路的输入信号参数；

根据第三控制电路的输出信息以及每个放电单元中多个第二开关单元的预设尺寸信息，确定每个第二开关单元的延时信息；

根据所述输入信号参数、所述第三控制电路的输出信息以及所述每个第二开关单元的延时信息，控制所述每个放电单元中所述多个第二开关单元的状态检测输入电路的输入信号参数；

根据第三控制电路的输出信息以及每个放电单元中多个第二开关单元的预设尺寸信息，确定每个第二开关单元的延时信息；

根据所述输入信号参数、所述第三控制电路的输出信息以及所述每个第二开关单元的延时信息，控制所述每个放电单元中所述多个第二开关单元的状态。

相对现有技术而言，本申请具有以下有益效果：

本申请提供的一种突发模式限幅放大器及控制方法，该突发模式限幅放大器包括：输入电路、控制电路、限幅放大电路，其中，输入电路包括：两个第一输入端、匹配电阻、两组可调耦合电容、两个共模电阻、两个放电单元、共模电压生成器、两个第一输出端，控制电路包括：控制端、两个第二输入端，两组第二输出端、第一控制电路、第二控制电路、第三控制电路，输入电路的两个第一输入端用于连接跨阻放大器的输出端，跨阻放大器的输入端用于连接光电器件，输入电路的两个第一输出端连接限幅放大电路的输入端，输入电路的两个第一输入端还分别连接匹配电阻的两端，两个第一输入端还分别通过两组可调耦合电容连接输入电路的两个第一输出端，两个共模电阻的输入端分别连接两个第一输出端，两个共模电阻的输出端连接共模电压生成器，两个放电单元的输入端分别连接两个共模电阻的输入端，两个放电单元的输出端分别连接两个共模电阻的输出端，控制电路中的第三控制电路的控制端为控制电路的控制端，用于连接系统控制单元，以接收系统控制单元输入的速率指示信号，第一控制电路的控制端和第二控制电路的控制端均连接第三控制电路，第一控制电路的输出端为控制电路的一组第二输出端，第二控制电路的输出端为控制电路的另一组第二输出端，两组可调耦合电容的控制端连接一组第二输出端，两个放电单元的控制端连接另一组第二输出端，第二控制电路的两个输入端为控制电路的两个第二输入端，两个第二输入端分别连接两个第一输入端或两个第一输出端，本申请通过调节输入电路中可调耦合电容的电容大小，调节对应的放电时间长度，以提高信号处理的灵活性以及信号处理效果。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种光线路接收系统的结构示意图；

图2为本申请实施例提供的一种传统的突发模式限幅放大器的结构示意图；

图3为本申请实施例提供的一种突发模式限幅放大器的结构示意图；

图4为本申请实施例提供的一种可调耦合电容的结构示意图；

图5为本申请实施例提供的另一种可调耦合电容的结构示意图；

图6为本申请实施例提供的一种第一开关单元的结构示意图；

图7为本申请实施例提供的一种第一控制电路的结构示意图；

图8为本申请实施例提供的一种第一控制单元的结构示意图；

图9为本申请实施例提供的一种可调放电单元的结构示意图；

图10为本申请实施例提供的一种第二控制电路的结构示意图；

图11为本申请实施例提供的一种逻辑运算电路的结构示意图；

图12为本申请实施例提供的另一种第二控制电路的结构示意图；

图13为本申请实施例提供的一种第三控制电路的结构示意图；

图14为本申请实施例提供的一种突发模式限幅放大器控制方法的流程示意图；

图15为本申请实施例提供的另一种突发模式限幅放大器控制方法的流程示意图。

图标：光电器件100；跨阻放大器200；突发模式限幅放大器300；输入电路310；限幅放大电路320；耦合电容330；放电开关340；共模电阻350；共模电压生成器360；匹配电阻370；输入电路400；控制电路500；匹配电阻410；可调耦合电容420；共模电阻430；放电单元440；共模电压生成器450；第一控制电路510；第二控制电路520；第三控制电路530；系统控制单元600；第一开关单元422；电容421；第一寄存器511；第一选择器512；第二开关单元441；第二寄存器521；第二选择器522；信号检测电路523；逻辑运算电路524；延时电路525；第三寄存器531；第四寄存器532；第三选择器533。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本发明的描述中，若出现术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

图1为本申请实施例提供的一种光线路接收系统的结构示意图，如图1所示，光电器件100连接跨阻放大器200的输入端，光线路接收系统接收的光信号先经过光电器件100，光电器件100可以将该光信号转换为电流信号。其中，光电器件100可以为光电二极管（Photo Diode，PD），示例地，可为雪崩光电二极管等，还可为其它具有光电转换功能的光电器件，在本申请实施例中不作具体限制。

跨阻放大器200可以将光电器件100传输过来的电流信号转换为差分电压信号。跨阻放大器200的两个差分输出端连接突发模式限幅放大器300中输入电路310的两个输入端，输入电路310的两个输出端连接突发模式限幅放大器300中限幅放大电路320的输入端，跨阻放大器200可以将差分电压信号通过输入电路310发送至限幅放大电路320，使得限幅放大电路320将该差分电压信号放大成一定幅度的信号进行输出。

现有的光线路接收系统包括：光电器件100、跨阻放大器200以及突发模式限幅放大器300，突发模式限幅放大器300中包括：输入电路310、限幅放大电路320。其中，图2为本申请实施例提供的一种传统的突发模式限幅放大器的结构示意图，如图2所示，现有的或传统的突发模式限幅放大器300中的输入电路310包括：匹配电阻370、AC（AlternatingCurrent）耦合电容330、放电开关340、共模电阻350以及共模电压生成器360，其中，AC耦合电容330以及放电开关340为固定大小的电容以及固定尺寸的放电开关，无法根据输入信号的速率或振幅等信号参数进行相应修改，使得对每种输入信号的处理/放电时长固定，光线路接收系统接收不同光网络单元发送的信号的灵活性较低。为了解决多种输入信号的处理/放电时长固定的技术问题，本申请提供了一种突发模式限幅放大器及控制方法，可以对于不同信号参数的输入信号，确定不同的处理/放电时长，提高信号处理的灵活性。

如下通过具体示例，对本申请实施例所提供的另一种突发模式限幅放大器进行解释说明。图3为本申请实施例提供的一种突发模式限幅放大器的结构示意图，如图3所示，该突发模式限幅放大器包括：输入电路400、控制电路500、限幅放大电路320。

输入电路400包括：两个第一输入端、匹配电阻410、两组可调耦合电容420、两个共模电阻430、两个放电单元440、共模电压生成器450、两个第一输出端。

其中，匹配电阻410可以是两个50欧姆的电阻串联连接，还可以为一个100欧姆的电阻，在本申请实施例中不作具体限制。

输入电路400的两个第一输入端用于连接跨阻放大器200的输出端，其中，跨阻放大器200的输入端用于连接光电器件100，光电器件100将接收的光信号转换为电流信号之后，跨阻放大器200将光电器件100传输过来的电流信号转换为差分电压信号，进而将差分电压信号传输至输入电路400中。

输入电路400的两个第一输出端连接所述限幅放大电路320的输入端，输入电路400的两个第一输入端还分别连接匹配电阻410的两端，两个第一输入端还分别通过两组可调耦合电容420连接输入电路400的两个第一输出端，两个共模电阻430的输入端分别连接两个第一输出端，两个共模电阻430的输出端连接共模电压生成器450，两个放电单元440的输入端分别连接两个共模电阻430的输入端，两个放电单元440的输出端分别连接两个共模电阻430的输出端。

在差分电压信号进入限幅放大电路320之前，差分电压信号会先经过两组可调耦合电容420，并由共模电压生成器450以及共模电阻430提供一个共模电压，以满足后续限幅放大电路320的直流工作点要求，避免不同的前级跨阻放大器200输出的差分电压信号对于限幅放大电路320工作的干扰。

具体地，差分电压信号通过两组可调耦合电容420滤除直流分量，但由于突发模式限幅放大器接收信号的信号参数可能不同，该信号参数可以为信号的速率、振幅等。当上一次接收大振幅的信号时，在两组可调耦合电容420上会存在残余的电荷，残余的电荷会导致直流偏移（offset），当这一次输入的信号为小振幅的信号时，使得限幅放大电路320输出错误的信号。为了减小上一次大振幅信号传输后的残余电荷对于这一次传输的小振幅信号的影响，有新的差分电压信号输入时，可通过两个放电单元440使得新的差分电压信号放电至共模电压生成器450，使得新的差分电压信号迅速调节至共模电压，减小上一次信号传输时在两组可调耦合电容420上的残余电荷对本次信号传输的影响。

在本申请实施例中，放电到共模电压生成器450的时间与两组可调耦合电容420的大小以及两个放电单元440的寄生电阻大小有关，耦合电容420与放电单元440的寄生电阻的乘积称为放电时间长度，放电时间长度越大，放电至共模电压生成器450的时间越长。

当两个放电单元440的寄生电阻大小固定的情况下，可通过调节两组可调耦合电容420的电容大小，获得不同的放电时间长度，从而控制放电时间。

其中，低速率的差分电压信号传输时，考虑到电压漂移的影响，需要使用较大的电容，且根据标准对于放电时间长度的要求较宽松，可以使用较长的放电时间长度，因此，需使用较大电容的可调耦合电容420，同理，高速率的差分电压信号传输时需要较短的放电时间长度，因此，需使用较小电容的可调耦合电容420。

可选地，对于所有的信号，总是期许放电时间越短越好，低速率的差分电压信号如2.5G，其放电时间更长是考虑了在正常传输数据时（即放电单元不工作时）的电压漂移。

控制电路500包括：控制端、两个第二输入端，第二输出端、第一控制电路510、第二控制电路520、第三控制电路530。

控制电路500中的第三控制电路530的控制端为控制电路500的控制端，用于连接系统控制单元600，以接收系统控制单元600输入的速率指示信号。其中，系统控制单元600可以通过连接输入电路400的两个输入端或者两个输出端，以检测是否有差分电压信号输入至输入电路300中的差分电压信号的速率，即外部速率指示信号，还可以通过连接跨阻放大器200的输入端，以检测外部速率指示信号。

第一控制电路510的控制端和第二控制电路510的控制端均连接第三控制电路530，第三控制电路530可以根据外部速率信号控制第一控制电路510以及第二控制电路520。在本申请实施例中，第三控制电路530可以将外部速率信号传输至第一控制电路510和第二控制电路510，使得外部速率信号作为第一控制电路510和第二控制电路520的输入数据。

第一控制电路510的输出端为控制电路500的第二输出端，第一控制电路510的输入端为两组可调耦合电容420的控制端，使得第一控制电路510可根据外部速率指示信号控制两组可调耦合电容420的电容大小，以调节放电时间长度。

第二控制电路520的输出端为控制电路500的另一组第二输出端，两个放电单元440的控制端连接另一组第二输出端，第二控制电路520的两个输入端为控制电路500的两个第二输入端，两个第二输入端分别连接两个第一输入端或两个第一输出端。图3所示连接的是两个第一输出端，以通过两个第二输入端获得差分电压信号的两个数据信号（数据信号P和数据信号N），进而使得第二控制电路520根据两个数据信号以及外部速率指示信号控制放电单元440的通断。

具体地，外部速率指示信号的速率较小，则控制两组可调耦合电容420的电容较大，增加放电时间长度；若外部速率指示信号的速率较大，则控制两组可调耦合电容420的电容较小，减小放电时间长度。

本申请提供的一种突发模式限幅放大器，包括：输入电路、控制电路、限幅放大电路，其中，输入电路包括：两个第一输入端、匹配电阻、两组可调耦合电容、两个共模电阻、两个放电单元、共模电压生成器、两个第一输出端，控制电路包括：控制端、两个第二输入端，两组第二输出端、第一控制电路、第二控制电路、第三控制电路，本申请通过调节输入电路中可调耦合电容的电容大小，调节对应的放电时间长度，以提高信号处理的灵活性以及信号处理效果。

在上述图3所示的一种突发模式限幅放大器的基础上，本申请实施例还提供了一种可调耦合电容。可选地，图4为本申请实施例提供的一种可调耦合电容的结构示意图，图5为本申请实施例提供的另一种可调耦合电容的结构示意图，如图4和图5所示，每组可调耦合电容包括：并联的N个电容421，以及N或N-1个第一开关单元422，N为大于或等于2的正整数。

其中，每一个电容421最多与一个第一开关单元422串联连接，即在一种情况下，N个电容421中每个电容421分别串联一个第一开关单元422，在另一种情况下，N个电容421中存在N-1个电容421分别串联一个第一开关单元422，最后一个电容421不串联第一开关单元422。

N个或N-1个第一开关单元422的控制端为每组可调耦合电容420的控制端，用于连接第一控制电路510的输出端，以通过第一控制电路510控制第一开关单元422的通断。

在本申请实施例中，第一开关单元422可为NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体），还可为PMOS（positive channel Metal Oxide Semiconductor，n型衬底、p沟道），并且，图6为本申请实施例提供的一种第一开关单元的结构示意图，如图6所示，第一开关单元422还可为NMOS和PMOS并联连接，此时，NMOS和PMOS对应的两个控制端通过反相器连接。

低速率的信号考虑到电压漂移的影响需要使用电容较大的可调耦合电容，增大放电时间长度，高速率的信号需要使用电容较小的可调耦合电容，减小放电时间长度，实现放电时间长度的控制。具体地，输入电路400中存在差分电压信号之后，第三控制电路530将速率指示信号传输至第一控制电路510，使得第一控制电路510产生放电脉冲，控制每个第一开关单元422进行闭合或者断开，进而增大或者减小可调耦合电容的电容值，以根据速率指示信号控制放电时间长度。

示例地，若电容421的数量为三个，第一开关单元422的数量为两个，则，两个电容421分别串联一个第一开关单元422，三个电容421之间并联连接。同时，两个第一开关单元422的控制端均连接第一控制电路510，以通过第一控制电路510控制两个第一开关单元422的通断状态。

示例地，若存在两种速率的差分电压信号：10G以及2.5G，即输入电路400可以兼容传输速率不同的两种差分电压信号时，若系统控制单元600检测到的差分电压信号的速率为10G，则需使用较小的电容值，若系统控制单元600检测到的差分电压信号的速率为2.5G，则需使用较大的电容值，即，10G对应的闭合的第一开关单元422的个数比2.5G对应的闭合的第一开关单元422的个数少。其中，闭合的第一开关单元422的个数越多，则可调耦合电容420的电容值越大。

由于第一开关单元422会引起较大的寄生电容，为了降低寄生电容对高频信号传输的影响，每组可调耦合电容420的电路中的其中一个电容421（如图5中最后一个未连接第一开关单元的电容421）没有连接第一开关单元422，该电容421的电容值较小，该电容可以是30fF，使得前N-1个第一开关单元422断开时，可调耦合电容420的电路可以保证最小的电容足够小，以减小放电时间长度。

可选地，N个电容421可为不同大小的电容。示例地，如图5所示，若电容的数量为三个，则与第一开关单元422串联的两个电容421的电容值可以分别为120fF、60fF，最小的电容421的电容值可以为30fF。

本申请实施例提供的一种可调耦合电容，包括：并联的N个电容，N为大于或等于2的正整数，以及N或N-1个第一开关单元，每一个电容最多与一个第一开关单元串联连接，N个或N-1个第一开关单元的控制端为每组可调耦合电容的控制端，用于连接第一控制电路的输出端，通过可调节电容值的可调耦合电容代替传统的固定电容，第一控制电路检测到输入电路有差分电压信号输入时，可根据该差分电压信号的信号参数（如信号速率），调节两组可调耦合电容的电容值，进而调节该差分电压信号的放电时间长度，提高信号处理的灵活性。

在上述图5和图6所示的一种可调耦合电容的基础上，本申请实施例还提供了一种第一控制电路。可选地，图7为本申请实施例提供的一种第一控制电路的结构示意图，图8为本申请实施例提供的一种第一控制单元的结构示意图，如图7所示，第一控制电路510包括：与第一开关单元422个数相同的多组第一控制单元，每组第一控制单元供控制一个第一开关单元，即N或N-1组第一控制单元，其中，每组第一控制单元对应一个第一开关单元422，即一组第一控制单元用于控制一个第一开关单元422，每组第一控制单元的输出端连一个第一开关单元422的控制端。

如图8所示，每组第一控制单元包括：多个第一寄存器511、第一选择器512。本申请中以两个第一寄存器511为例进行具体解释说明。

第一选择器512的控制端为第一控制单元的控制端，N或N-1组第一控制单元的控制端为第一控制电路510的控制端，用于连接第三控制电路520。

每组第一控制单元中第一选择器512的输入端连接多个第一寄存器511，寄存器中存储对可调耦合电容的控制信号数据，第一选择器512的输出端为第一控制单元的输出端，N或N-1组第一控制单元的输出端为第一控制电路510的输出端，用于连接可调耦合电容420中的第一开关单元422的控制端。

第一选择器512的控制端连接第三控制电路520的输出端，以获得速率信号参数（示例地，如10G或2.5G）对应的控制信号（可为1或0），该控制信号还可以称为选择信号。该选择信号可以为RATE信号。

通过RATE信号可以确定第一选择器512的输入，示例地，通过RATE信号可以确定第一选择器512的输入选择的是图8中第一寄存器1的输出信号（10G时对可调耦合电容控制信号），或者，通过RATE信号可以确定第一选择器512的输入选择的是图8中第一寄存器2的输出信号（2.5G时对可调耦合电容控制信号）。

示例地，若差分电压信号为两种，其中一种差分电压信号的速率为2.5G，另一种差分电压信号的速率为10G，则第一选择器512的输入设置为两个信号传输路径。可以理解的是，差分电压信号的种类越多，第一选择器512的输入端的信号传输路径的数量越多。

在本申请实施例中，以两种差分电压信号为例进行具体解释说明，若第一选择器512的输入端连接第一寄存器1和第一寄存器2，其中，第一寄存器1输出AC_CAP_10G信号至第一选择器512，第一寄存器2输出AC_CAP_2P5G信号至第一选择器512。若第一选择器512的控制信号或者选择信号RATE为0时，则第一选择器512的输入为AC_CAP_2P5G信号，该信号由第一寄存器2决定并输出；若第一选择器512的选择信号RATE为1时，则第一选择器512的输入为AC_CAP_10G信号，该信号由第一寄存器1决定并输出。其中，AC_CAP_2P5G信号为差分电压信号的速率为2.5G时对应的每个第一开关单元422的通断状态，AC_CAP_10G信号为差分电压信号的速率为10G时对应的每个第一开关单元422的通断状态。

示例地，若第一开关单元422的数量为两个，则第一寄存器1输出的AC_CAP_10G信号可包括第一开关单元422的两个开关控制信息：AC_CAP_10G[1]、 AC_CAP_10G[0]，可以统称为AC_CAP_10G[1:0]；第一寄存器2输出的AC_CAP_2P5G信号也包括第一开关单元422的两个开关控制信息：AC_CAP_2P5G[1]、AC_CAP_2P5G[0]，统称为AC_CAP_2P5G [1:0]。

示例地，第一寄存器1输出的AC_CAP_10G信号可包括的两个开关控制信息为：AC_CAP_10G[1]=0、AC_CAP_10G[0]=0。其中，AC_CAP_10G[1]=0表示标识为1的第一开关单元422断开，AC_CAP_10G[0]=0表示标识为0的第一开关单元422断开，即AC_CAP_10G信号可表示将每个第一开关单元422全部断开，留图5所示的最后一个最小的一个电容421，使得高速率的10G信号使用较小电容值的可调耦合电容420。

示例地，第一寄存器2输出的AC_CAP_2P5G信号可包括的两个开关控制信息为：AC_CAP_2P5G[1]=1、AC_CAP_2P5G[0]=0。其中，AC_CAP_2P5G[1]=1表示标识为1的第一开关单元422进行闭合（连通），AC_CAP_2P5G[0]=0表示标识为0的第一开关单元422断开，此时，如图5所示，可调耦合电容420的电路图中并联了两个电容，示例地，该两个电容可以为图5中的第一个电容120fF以及最后一个30fF的电容，使得低速率的2.5G信号使用较大电容值的可调耦合电容420。

第一选择器512根据输入的RATE信号所指示的AC_CAP_2P5G信号或者AC_CAP_10G信号所指示的开关控制信息，确定最终输出的开关控制信息，即第一选择器512的输出端输出每个第一开关单元422的开关控制信息，进而可将该每个第一开关单元422的开关控制信息以及脉冲信号进行与操作，以实现每个第一开关单元422的状态控制，即控制每组耦合电容420的电容大小。

本申请实施例提供的一种控制电路，包括：N或N-1组第一控制单元，每组第一控制单元包括：多个第一寄存器、第一选择器，第一选择器的控制端为第一控制单元的控制端，N或N-1组第一控制单元的控制端为第一控制电路的控制端，每组第一控制单元中第一选择器的输入端连接多个第一寄存器，第一选择器的输出端为第一控制单元的输出端，N或N-1组第一控制单元的输出端为第一控制电路的输出端，使得第一选择器根据信号参数输出每个第一开关单元的开关控制信息，进而根据第一开关单元的开关控制信息控制每个第一开关单元的通断状态，即控制两组可调耦合电容的电容大小，实现了根据不同信号参数（速率）的差分电压信号，选择不同的第一开关单元的开关控制信息，以根据不同的第一开关单元的开关控制信息调节两组可调耦合电容的电容值，进而调节每种信号的放电时间长度。

在上述图3所示的一种突发模式限幅放大器的基础上，本申请实施例还提供了另一种放电单元。可选地，放电单元440可为固定放电单元，固定放电单元为寄生电阻或尺寸固定的放电开关，放电单元440还可为可调放电单元，可调放电单元为寄生电阻或尺寸根据速率不断发生改变的放电开关，其中，放电单元440为可调放电单元时，可调耦合电容可为固定电容值的固定耦合电容。图9为本申请实施例提供的一种可调放电单元的结构示意图，如图9所示，每个可调放电单元包括：并联的多个第二开关单元441。

每个第二开关单元441的输入端连接两个第一输出端中的一个第一输出端，每个第二开关单元441的输出端均通过两个共模电阻430的输出端连接共模电压生成器450，每个第二开关单元441的控制端为可调放电单元的控制端，用于连接第二控制电路520的输出端。

在本申请实施例中，第二开关单元441可为NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体），还可为PMOS（positive channel Metal Oxide Semiconductor，n型衬底、p沟道），还可为NMOS和PMOS并联连接，此时，NMOS和PMOS对应的两个控制端通过反相器连接。

使用多个第二开关单元441作为放电开关，由于第二开关单元441存在寄生电阻，当使用不同个数的第二开关单元441时寄生电阻大小不同。可以看出，并联的多个第二开关单元441中，若只使用/闭合一个第二开关单元441，则此时的寄生电阻大小最大，若同时使用/闭合每个并联的第二开关单元441，则此时的寄生电阻最小。

输入电路400中存在差分电压信号之后，第三控制电路530将速率指示信号传输至第二控制电路520，第二控制电路520会产生放电脉冲，使得并联的多个第二开关单元441中的至少一个开关闭合，进而使得输入的信号迅速放电至共模电压生成器450。第二控制电路520控制每个可调放电单元中闭合的第二开关单元441的个数，以控制或者获得不同的放电时间长度。

示例地，若存在两种速率的差分电压信号：10G以及2.5G，若差分电压信号的速率为10G，则使用较小的电阻值，若差分电压信号的速率为2.5G，则使用较大的电阻值，即，10G对应的闭合的第二开关单元441的个数比2.5G对应的闭合的第二开关单元441的个数较多，其中，闭合的第二开关单元441的个数越多，则电阻越小。

为了在传输高速率的信号时，得到更小的电阻及更小的放电时间长度，快速放电至共模电压生成器450，本申请中使用第二开关单元441的寄生电阻控制电阻大小，而不是直接通过电阻串并联的方式，这是因为在电阻串并联时会还是会使用开关改变电阻的串并联状态，然而开关的存在必然引入寄生电阻，增大电阻值，不利于得到更小的电阻。

本申请实施例提供的一种放电单元为可调放电单元，每个可调放电单元包括：并联的多个第二开关单元，每个第二开关单元的输入端连接两个第一输出端中的一个第一输出端，每个第二开关单元的输出端均通过两个共模电阻的输出端连接共模电压生成器，每个第二开关单元的控制端为可调放电单元的控制端，用于连接第二控制电路的输出端，通过第二控制电路控制每个第二开关单元中的并联的多个第二开关单元的闭合个数，以调节电阻，进而调节放电时间长度，其中，低速率的信号传输使用较大的电阻，高速率的信号传输使用较小的电阻，提高信号处理的灵活性，同时，相比电阻串并联的方式，本申请实施例中的开关并联可以在传输高速率的信号时，保证更小的电阻以及更小的放电时间长度。

在上述图9所示的一种可调放电单元的基础上，本申请实施例还提供了一种第二控制电路。可选地，图10为本申请实施例提供的一种第二控制电路的结构示意图，如图10所示，第二控制电路520包括多组第二控制单元，其中，每组第二控制单元包括：多个第二寄存器521、第二选择器522、信号检测电路523、逻辑运算电路524。每组第二控制单元对应控制每个第二开关单元441。

第二选择器522的控制端为第二控制单元的控制端，多组第二控制单元的控制端为第二控制电路520的控制端，用于连接第三控制电路530。

每组第二控制单元中第二选择器522的输入端连接多个第二寄存器521，信号检测电路523的输入端为第二控制电路520的两个输入端，逻辑运算电路524的输入端连接第二选择器522的输出端和信号检测电路523的输出端，逻辑运算电路524的输出端为第二控制单元的输出端，多组第二控制单元的输出端为第二控制电路520的输出端，用于连接第二开关单元441的控制端。

输入电路400中存在差分电压信号之后，第三控制电路530将速率指示信号传输至第二控制电路520，第二控制电路520中的第二选择器522的控制端获得信号参数（速率指示信号）对应的控制信号，该控制信号还可以称为选择信号。该选择信号可以为RATE信号。

通过RATE信号可以确定第二选择器522的输入，示例地，通过RATE信号可以确定第二选择器522的输入为图10中第二寄存器1的输出信号，或者，通过RATE信号可以确定第二选择器522的输入为图10中第二寄存器2的输出信号。

示例地，在传输不同速率的差分电压信号时，如XGSPON，具有 10G 上行速率以及10G下行速率，为了兼容XGPON（带宽为上行 2.5 Gbps、下行10 Gbps），要求突发模式限幅放大器能够同时传输2.5G与10G的信号，则第二选择器522的输入设置可为两个信号传输路径。可以理解的是，差分电压信号的种类越多，速率大小均不同时，第二选择器522的输入端的信号传输路径的数量越多。

在本申请实施例中，以两种差分电压信号为例进行具体解释说明，若第二选择器522的输入端连接第二寄存器1和第二寄存器2，其中，第二寄存器1输出DISCHARGE_10G（DSCH_10G）信号至第二选择器522，第二寄存器2输出DISCHARGE_2P5G（DSCH_2P5G）信号至第二选择器522。若第二选择器522的选择信号RATE为0时，则确定第二选择器522的输入为DSCH_2P5G信号，该信号由第二寄存器2决定并输出；若第二选择器522的选择信号RATE为1时，则确定第二选择器522的输入为DSCH_10G信号，该信号由第二寄存器1决定并输出。

其中，DSCH_2P5G信号为差分电压信号的速率为2.5G时对应的可调放电单元中每个第二开关单元441的通断状态，DSCH_10G信号为差分电压信号的速率为10G时对应的可调放电单元中每个第二开关单元441的通断状态。

示例地，若可调放电单元中并联的第二开关单元441的数量为四个，则第二寄存器1输出的DSCH_10G信号可包括四个开关控制信息：DSCH_10G[3]、DSCH_10G[2]、DSCH_10G[1]、DSCH_10G[0]，可以统称为DSCH_10G[3:0]；第二寄存器2输出的DSCH_2P5G信号也包括四个开关控制信息：DSCH_2P5G[3]、DSCH_2P5G[2]、DSCH_2P5G[1]、DSCH_2P5G[0]，可以统称为DSCH_2P5G[3:0]。

示例地，第二寄存器1输出的DSCH_10G信号包括的四个开关控制信息可为：DSCH_10G[3]=1、DSCH_10G[2]=1、DSCH_10G[1]=1、DSCH_10G[0]=1。其中，DSCH_10G[3]=1表示标识为3的第二开关单元441进行闭合，DSCH_10G[2]=1表示标识为2的第二开关单元441进行闭合，依此，DSCH_10G信号可表示将可调放电单元中并联的第二开关单元441全部闭合，使得高速率的10G信号使用较小的电阻。

示例地，第二寄存器2输出的DSCH_2P5G信号包括的四个开关控制信息可为：DSCH_2P5G[3]=1、DSCH_2P5G[2]=0、DSCH_2P5G[1]=0、DSCH_2P5G[0]=0。其中，DSCH_2P5G[3]=1表示标识为3的第二开关单元441进行闭合，DSCH_2P5G[2]=0表示标识为2的第二开关单元441断开，依此，DSCH_2P5G信号可表示将可调放电单元中的标识为3的第二开关单元441进行闭合，其他第二开关单元441断开，使得低速率的2.5G信号使用较大的电阻。

第二选择器522根据输入的RATE信号所指示的DSCH_2P5G信号或者DSCH_10G信号所指示的开关控制信息，确定输入至逻辑运算电路524的控制信号，输入至逻辑运算电路524的另一个信号为信号检测电路523的输出信息。

示例地，结合以下附图，本申请实施例还提供了一种逻辑运算电路的可能实现方式，图11为本申请实施例提供的一种逻辑运算电路的结构示意图。如图11所示，该逻辑运算电路524可包括：滤波电路524-1、脉冲生成器524-2以及与门524-3。

其中，该滤波电路524-1的输出端电连接脉冲生成器524-2的输入端，脉冲生成器524-2的输出端连接与门524-3的第一输入端，以输出最终的开关控制信息，即逻辑运算电路524的输出端输出每个可调放电单元的开关控制信息，即每个第二开关单元441的开关控制信息，进而可将开关控制信息以及脉冲信号进行与操作，以实现每个第二开关单元441的状态控制，即控制每个可调放电单元。

其中，滤波电路524-1可包括：电阻R1、电容C1以及地GND1；脉冲生成器524-2可包括：延时电路524-21、非门524-22以及与门524-23。可选地，脉冲信号由第二控制电路520中的信号检测电路523的输出上升沿触发，在没有信号输入时，信号检测电路523的输出SD为0，当信号检测电路523检测到输入信号的幅度大于某一个设定值后，输出SD由0变为1，输出SD从0变为1会使第二控制电路520中的脉冲产生电路输出一个宽度可以由寄存器控制的脉冲信号。

本申请实施例提供的一种第二控制电路，包括：多组第二控制单元，其中，每组第二控制单元包括：多个第二寄存器、第二选择器、信号检测电路、逻辑运算电路，第二选择器的控制端为第二控制单元的控制端，多组第二控制单元的控制端为第二控制电路的控制端，每组第二控制单元中第二选择器的输入端连接多个第二寄存器，信号检测电路的输入端为第二控制电路的两个输入端，逻辑运算电路的输入端连接第二选择器的输出端和信号检测电路的输出端，逻辑运算电路的输出端为第二控制单元的输出端，多组第二控制单元的输出端为第二控制电路的输出端，用于连接多个第二开关单元的控制端，实现了根据不同信号参数（速率等）的差分电压信号，选择不同的每个可调放电单元的开关控制信息，以根据每个可调放电单元的不同的开关控制信息调节可调放电单元的寄生电阻，进而调节放电时间长度。

在上述图10所示的一种第二控制电路的基础上，本申请实施例还提供了另一种第二控制电路。可选地，图12为本申请实施例提供的另一种第二控制电路的结构示意图，如图12所示，每组第二控制单元还包括：延时电路525。

逻辑运算电路524的输出端连接延时电路525的输入端，延时电路525的输出端为第二控制单元的输出端，用于连接第二开关单元441。

为了使信号更快地放电至共模电压生成器450，通常使用尺寸更大的第二开关单元441，但是由于使用MOS管作为开关，更大尺寸的开关会导致电荷注入问题更加严重，这是由于MOS管导通/闭合时在沟道区会存在沟道电荷，在导通或关断的瞬间，此电荷流入或流出MOS管，因此会改变第二开关单元441输入端对应节点的电压，引入误差，造成残余的直流偏移。当开关控制信息跳变足够快时，认为沟道电荷近乎平均的流到MOS管的两边。

通常情况下，在第二开关单元441闭合时，由于开关的输出和输入连通，输入端跟随输出端，电荷注入导致输入端的瞬时变化常可以忽略，在开关断开时，电荷流出开关管在输入端引入电压的跳变，而此时开关已断开，误差无法恢复，导致即使有可调放电单元放电，信号通路上依然存在直流漂移，并且MOS管的尺寸越大，直流漂移的情况就越糟糕。

为了解决大尺寸的开关导致的电荷注入引起的直流漂移的问题，本申请中的多个第二开关单元441为尺寸不同的多个第二开关单元441，通过延时电路525降低多个第二开关单元441快速闭合与关断对信号传输的影响并减小电荷注入引起的问题。其中，尺寸不同的多个第二开关单元441中，由于尺寸不同，氧化物的厚度不同，厚度较厚的第二开关单元441积攒的电荷较多。

逻辑运算电路524的输出端通过延时电路525连接第二开关单元441的控制端。其中，延时电路525连接逻辑运算电路524的输出端，以通过延时电路525为每个第二开关单元441的开关控制信息设置延时信息，进而根据开关控制信息以及延时信息控制每个可调放电单元中的每个第二开关单元441。

具体地，开关控制信息和脉冲信号相与后，生成DSCH_switch信号，示例地，该信号可以表示为DSCH_switch [3:0]，将该信号输入至延时电路525，使得延时电路525为DSCH_switch [3:0]中每个第二开关单元441的控制信息设置延时信息，得到最终的开关控制信号DSCH_ctrl，控制每个第二开关单元441的断开与闭合。可选地，延时信息可以由寄存器控制。

考虑到电荷注入的影响，控制多个第二开关单元441中的最大尺寸开关的开关控制信号的延时时间最短，控制多个第二开关单元441中的最小尺寸开关的开关控制信号的延时时间最长。

由于大尺寸开关的电荷注入引起的直流漂移的问题较小尺寸开关的电荷注入引起的直流漂流的问题较严重，因此，将直流漂移问题较严重的大尺寸开关的延时时间设置的较短，可以使大尺寸开关断开后的注入电荷通过断开时间较晚的小尺寸开关放电至共模电压生成器450，依此，电路中仅剩一个最小尺寸开关的第二开关单元441还未断开时，其他尺寸开关的第二开关单元441的注入电荷均已放电至共模电压生成器450，当最小尺寸开关的第二开关单元441断开时，电路中仅剩该开关的注入电荷，但是最小尺寸开关的第二开关单元441的电荷注入引起的直流漂移的问题最小，因此，通过为尺寸不同的多个第二开关单元441分别设置不同的延时信息，可以极大地减小电荷注入引起的直流漂移的问题。

本申请实施例提供的一种第二控制电路，每组第二控制单元还包括：延时电路，逻辑运算电路的输出端连接延时电路的输入端，延时电路的输出端为第二控制单元的输出端，以通过延时电路为开关控制信息设置延时信息，进而根据开关控制信息以及延时信息控制每个可调放电单元，其中，可调放电单元中的多个第二开关单元为尺寸不同的多个第二开关单元，根据尺寸大小为多个第二开关单元的控制信息设置延时信息，使得控制多个第二开关单元中最大尺寸开关的开关控制信号的延时时间最短，控制多个第二开关单元中最小尺寸开关的开关控制信号的延时时间最长，减小了第二开关单元断开时电荷注入或电荷积攒引起的直流漂移的问题，提高信号处理效果。

在上述图3所示的一种突发模式限幅放大器的基础上，本申请实施例还提供了一种第三控制电路。可选地，在一种情况下，第三控制电路530为一条导线，用于传输系统控制单元600传输的速率指示信号，在另一种情况下，图13为本申请实施例提供的一种第三控制电路的结构示意图，如图13所示，第三控制电路530包括：第三寄存器531、第四寄存器532、第三选择器533。

第三选择器533的控制端连接第三寄存器531，第三选择器533的一个输入端连接第四寄存器532，第三选择器533的另一个输入端为第三控制电路530的控制端，用于连接系统控制单元600，第三选择器533的输出端连接第一控制电路510的控制端和第二控制电路510的控制端。

第三寄存器531发出的使能信号使得第四寄存器的输入有效时，即第三寄存器531发出的使能信号指示为1，输出第四寄存器532存储的速率指示信号，若第三寄存器531发出的使能信号发出的使能信号指示为0，则系统控制单元600检测得到的速率指示信号有效。

本申请实施例提供的一种第三控制电路，包括：第三寄存器、第四寄存器、第三选择器，第三选择器的控制端连接第三寄存器，第三选择器的一个输入端连接第四寄存器，第三选择器的另一个输入端为第三控制电路的控制端，第三选择器的输出端连接第一控制电路的控制端和第二控制电路的控制端，以实现第三控制电路。

在上述图1~图13所述突发模式限幅放大器的基础上，本申请实施例还提供了一种突发模式限幅放大器控制方法。可选地，图14为本申请实施例提供的一种突发模式限幅放大器控制方法的流程示意图，如图14所示，该方法应用于光线路接收机中的控制电路，该方法包括：

S1301，根据第三控制电路的输出信息，确定每组可调耦合电容的控制信息。

在本申请实施例中，第三控制电路的输出信息为速率指示信息，每个速率均对应可调耦合电容的一种控制信息。

示例地，若可调耦合电容包括：并联的三个电容，以及两个第一开关单元，则第一控制信息为两个第一开关单元的控制信息。

示例地，若信号参数为10G，则对应的可调耦合电容的第一控制信息可以为：两个第一开关单元均断开；若信号参数为2.5G，则对应的可调耦合电容的第一控制信息可以为：一个第一开关单元闭合，另外一个第一开关单元断开。

S1302，根据控制信息，控制每组可调耦合电容中N个第一开关单元的状态。

第一控制电路通过连接两组可调耦合电容中第一开关单元的控制端，可以根据控制信息调节两组可调耦合电容中每个第一开关单元的通断状态，对每个第一开关单元的状态进行控制。

示例地，若第一控制信息为每个第一开关单元均断开，则控制两组可调耦合电容中每个第一开关单元均处于断开状态。

本申请提供的一种突发模式限幅放大器控制方法，根据第三控制电路的输出信息，确定每组可调耦合电容的控制信息，根据控制信息，控制每组可调耦合电容中N个第一开关单元的状态，进而改变可调耦合电容的电容值，以调节信号的放电时间长度，提高信号处理的灵活性。

在上述图1~图13所述突发模式限幅放大器的基础上，本申请实施例还提供了另一种突发模式限幅放大器控制方法。可选地，图15为本申请实施例提供的另一种突发模式限幅放大器控制方法的流程示意图，如图15所示，所述方法还包括：

S1401，检测输入电路的输入信号参数。

第二控制电路通过连接输入电路的两个第一输入端或两个第一输出端，可以获得输入电路的输入信号参数。具体地，第二控制电路中的信号检测电路通过连接输入电路的两个第一输入端或两个第一输出端以检测输入电路的数据信号P和数据信号N的振幅是否达到一定值。其中，由于耦合电容可以将输入端的交流信号完全传输到输出端，因此，数据信号P、数据信号N的振幅和输入电路的输入端的振幅是相同的，通过检测数据信号P和数据信号N的振幅，并根据该振幅判断是否满足可以确认输入电路的输入端的振幅要求，相当于直接检测输入电路的输入端的振幅，进而当数据信号P和数据信号N的输入振幅达到一定预设阈值后，该输入振幅的限幅放大器才能够将数据信号P和数据信号N正确地放大到指定预设幅度并输出。

需要说明的是，本申请提供的数据信号P和数据信号N为振幅相同，相位相反的差分信号，该数据信号P和数据信号N均可使用差分信号传输数据，以使该数据信号P和数据信号N均有更强的抗干扰能力。

S1402，根据第三控制电路的输出信息以及每个放电单元中多个第二开关单元的预设尺寸信息，确定每个第二开关单元的延时信息。

第二开关单元均存在其尺寸信息，因此，该尺寸信息可以为预设存储的。

第三控制电路根据速率指示信号可以确定需要断开或者需要闭合的第二开关单元，若第二开关单元的预设尺寸信息较大，则确定对应的延时信息较短，若第二开关单元的预设尺寸信息较小，则确定对应的延时信息较长。

考虑到尺寸较大的第二开关单元断开后积攒的电荷较多，直流偏移问题较严重，因此，在本申请实施例中，控制多个第二开关单元中的最大尺寸开关的开关控制信号的延时时间最短，控制多个第一开关单元中的最小尺寸开关的开关控制信号的延时时间最长。

示例地，若信号参数为2.5G，对应的放电单元的第二控制信息为：第二开关单元1闭合，第二开关单元2和第二开关单元3断开时，若第二开关单元3的尺寸信息大于第二开关单元2的尺寸信息，第二开关单元2的尺寸信息大于第二开关单元1的尺寸信息，则第二开关单元1的延时时间最长，最后进行控制，第二开关单元3的延时时间最短，先进行控制，即控制顺序依次为：第二开关单元3->第二开关单元2->第二开关单元1。

可选地，因为开关闭合时不存在电荷积攒的问题，因此，还可只对第二控制信息中状态为断开的第二开关单元设置延时信息。

S1403，根据输入信号参数、第三控制电路的输出信息以及每个第二开关单元的延时信息，确定多个第二开关单元的状态。

输入信号参数作为第二控制单元中信号检测电路的输入，第三控制电路的输出信息为速率指示信号，通过速率指示信号可以得到速率指示信号对应的放电单元控制信号，继而根据速率指示信号对应的放电单元控制信号和信号检测电路的输出，确定不涵盖延时信息的第二开关单元的状态。为了减少直流偏移问题，第二控制电路控制每个放电单元中多个第二开关单元的状态时，需要根据每个第二开关单元的延时信息进行控制，即陆续对第二开关单元的状态进行控制。

本申请提供的一种突发模式限幅放大器控制方法，检测输入电路的输入信号参数，根据第三控制电路的输出信息以及每个放电单元中多个第二开关单元的预设尺寸信息，确定每个第二开关单元的延时信息，根据输入信号参数、第三控制电路的输出信息以及每个第二开关单元的延时信息，控制每个放电单元中多个第二开关单元的状态，提高信号处理的灵活性，同时，减小了第二开关单元断开时电荷注入或电荷积攒引起的直流漂移的问题，提高了信号处理效果。

上仅为本申请的具体实施方式以及优选实施例而已，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化、替换以及改进等，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种突发模式限幅放大器，其特征在于，所述突发模式限幅放大器包括：输入电路、控制电路、限幅放大电路；其中，所述输入电路包括：两个第一输入端、匹配电阻、两组可调耦合电容、两个共模电阻、两个放电单元、共模电压生成器、两个第一输出端；所述控制电路包括：控制端、两个第二输入端，两组第二输出端、第一控制电路、第二控制电路、第三控制电路；

所述输入电路的两个第一输入端用于连接跨阻放大器的输出端，所述跨阻放大器的输入端用于连接光电器件，所述输入电路的两个第一输出端连接所述限幅放大电路的输入端，所述输入电路的两个第一输入端还分别连接所述匹配电阻的两端，所述两个第一输入端还分别通过所述两组可调耦合电容连接所述输入电路的两个第一输出端，所述两个共模电阻的输入端分别连接所述两个第一输出端，所述两个共模电阻的输出端连接所述共模电压生成器，所述两个放电单元的输入端分别连接所述两个共模电阻的输入端，所述两个放电单元的输出端分别连接所述两个共模电阻的输出端；

所述控制电路中的所述第三控制电路的控制端为所述控制电路的控制端，用于连接系统控制单元，以接收所述系统控制单元输入的速率指示信号，所述第一控制电路的控制端和第二控制电路的控制端均连接所述第三控制电路，所述第一控制电路的输出端为所述控制电路的一组第二输出端，所述第二控制电路的输出端为所述控制电路的另一组第二输出端，所述两组可调耦合电容的控制端连接所述一组第二输出端，所述两个放电单元的控制端连接所述另一组第二输出端，所述第二控制电路的两个输入端为所述控制电路的两个第二输入端，所述两个第二输入端分别连接所述两个第一输入端或所述两个第一输出端；

其中，所述放电单元为可调放电单元，每个所述可调放电单元为并联的多个第二开关单元；

每个第二开关单元的输入端连接所述两个第一输出端中的一个第一输出端，所述每个第二开关单元的输出端均通过对应的共模电阻的输出端连接所述共模电压生成器，所述多个第二开关单元的控制端为所述可调放电单元的控制端，用于连接所述第二控制电路的输出端；

其中，所述多个第二开关单中的寄生电阻用于控制电阻大小。

2.根据权利要求1所述的突发模式限幅放大器，其特征在于，每组可调耦合电容包括：并联的N个电容，N为大于或等于2的正整数，以及N或N-1个第一开关单元，每一个电容最多与一个第一开关单元串联连接；

所述N个或N-1个第一开关单元的控制端为所述每组可调耦合电容的控制端，用于连接所述第一控制电路的输出端。

3.根据权利要求2所述的突发模式限幅放大器，其特征在于，所述第一控制电路包括：与所述第一开关单元个数相同的多组第一控制单元，每组第一控制单元供控制一个所述第一开关单元；其中，每组第一控制单元包括：多个第一寄存器、第一选择器；

所述第一选择器的控制端为所述第一控制单元的控制端，N或N-1组第一控制单元的控制端为所述第一控制电路的控制端；每组第一控制单元中所述第一选择器的输入端连接所述多个第一寄存器，所述第一选择器的输出端为所述第一控制单元的输出端，与对应的所述第一开关单元的控制端连接，N或N-1组所述第一控制单元的输出端为所述第一控制电路的输出端。

4.根据权利要求1所述的突发模式限幅放大器，其特征在于，所述第二控制电路包括：与所述第二开关单元个数相同的多组第二控制单元，每组第二控制单元供控制一个所述第二开关单元；其中，每组第二控制单元包括：多个第二寄存器、第二选择器、信号检测电路、逻辑运算电路；

所述第二选择器的控制端为所述第二控制单元的控制端，多组第二控制单元的控制端为所述第二控制电路的控制端；每组第二控制单元中所述第二选择器的输入端连接所述多个第二寄存器，所述信号检测电路的输入端为所述第二控制电路的两个输入端，所述逻辑运算电路的输入端连接所述第二选择器的输出端和所述信号检测电路的输出端，所述逻辑运算电路的输出端为所述第二控制单元的输出端，多组第二控制单元的输出端为所述第二控制电路的输出端，用于连接所述多个第二开关单元的控制端。

5.根据权利要求4所述的突发模式限幅放大器，其特征在于，所述每组第二控制单元还包括：延时电路；

所述逻辑运算电路的输出端连接所述延时电路的输入端，所述延时电路的输出端为所述第二控制单元的输出端。

6.根据权利要求5所述的突发模式限幅放大器，其特征在于，所述多个第二开关单元为尺寸不同的多个第二开关单元。

7.根据权利要求1所述的突发模式限幅放大器，其特征在于，所述第三控制电路包括：第三寄存器、第四寄存器、第三选择器；

所述第三选择器的控制端连接所述第三寄存器，所述第三选择器的一个输入端连接所述第四寄存器，所述第三选择器的另一个输入端为所述第三控制电路的控制端，所述第三选择器的输出端连接所述第一控制电路的控制端和所述第二控制电路的控制端。

8.一种突发模式限幅放大器控制方法，其特征在于，应用于上述权利要求1-7中任一所述突发模式限幅放大器中控制电路的第一控制电路，所述方法包括：

根据第三控制电路的输出信息，确定每组可调耦合电容的控制信息；

根据所述控制信息，控制所述每组可调耦合电容中N个第一开关单元的状态，N为大于或等于2的正整数。

9.一种突发模式限幅放大器控制方法，其特征在于，应用于上述权利要求1-7中任一所述突发模式限幅放大器中所述控制电路的第二控制电路，所述方法包括：

检测输入电路的输入信号参数；

根据第三控制电路的输出信息以及每个放电单元中多个第二开关单元的预设尺寸信息，确定每个第二开关单元的延时信息；

根据所述输入信号参数、所述第三控制电路的输出信息以及所述每个第二开关单元的延时信息，控制所述每个放电单元中所述多个第二开关单元的状态。