CN115692383A - 铁电存储器结构 - Google Patents

铁电存储器结构 Download PDF

Info

Publication number
CN115692383A
CN115692383A CN202111018905.8A CN202111018905A CN115692383A CN 115692383 A CN115692383 A CN 115692383A CN 202111018905 A CN202111018905 A CN 202111018905A CN 115692383 A CN115692383 A CN 115692383A
Authority
CN
China
Prior art keywords
ferroelectric
semiconductor layer
memory structure
oxide
conductive line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111018905.8A
Other languages
English (en)
Inventor
张守仁
廖洺汉
陈旻政
吉田宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN115692383A publication Critical patent/CN115692383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种铁电存储器结构，包括第一导线、第二导线与存储单元。第二导线设置在第一导线上。存储单元设置在第一导线与第二导线之间。存储单元包括开关元件与铁电电容器结构。开关元件设置在第一导线与第二导线之间。铁电电容器结构设置在第一导线与开关元件之间。铁电电容器结构包括电连接的多个铁电电容器。每个铁电电容器包括第一导体层、第二导体层与铁电材料层。第二导体层设置在第一导体层上。铁电材料层设置在第一导体层与第二导体层之间。多个铁电电容器中的多个铁电材料层具有不同上视面积。

Description

铁电存储器结构
技术领域
本发明涉及一种存储器结构，且特别是涉及一种铁电存储器(ferroelectricmemory)结构。
背景技术
铁电存储器为一种非挥发性存储器，且具有存入的数据在断电后也不会消失的优点。此外，相较于其他非挥发性存储器，铁电存储器具有可靠度高与操作速度快等特点。然而，如何提升铁电存储器的位密度为目前持续努力的目标。
发明内容
本发明提供一种铁电存储器结构，其可具有较高的位密度。
本发明提出一种铁电存储器结构，包括第一导线、第二导线与存储单元(memorycell)。第二导线设置在第一导线上。存储单元设置在第一导线与第二导线之间。存储单元包括开关元件与铁电电容器结构。开关元件设置在第一导线与第二导线之间。铁电电容器结构设置在第一导线与开关元件之间。铁电电容器结构包括电连接的多个铁电电容器。每个铁电电容器包括第一导体层、第二导体层与铁电材料层。第二导体层设置在第一导体层上。铁电材料层设置在第一导体层与第二导体层之间。多个铁电电容器中的多个铁电材料层具有不同上视面积。
依照本发明的一实施例所述，在上述铁电存储器结构中，多个铁电电容器可串联连接。
依照本发明的一实施例所述，在上述铁电存储器结构中，多个铁电电容器可并联连接。
依照本发明的一实施例所述，在上述铁电存储器结构中，多个铁电电容器可位于同一个第一导线与同一个开关元件之间。
依照本发明的一实施例所述，在上述铁电存储器结构中，铁电材料层的材料可包括氧化铪锆(HfZrOx，HZO)、锆钛酸铅(Pb[ZrxTi1-x]O3，PZT)、钛酸锶(SrTiO3，STO)、钛酸钡(BaTiO3，BTO)或铁酸铋(BiFeO3，BFO)。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件可为双极结晶体管(bipolar junction transistor，BJT)、二极管或金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor，MOSFET)。
依照本发明的一实施例所述，在上述铁电存储器结构中，开关元件可为双极结晶体管，且开关元件可包括第一半导体层、第二半导体层与第三半导体层。第二半导体层设置在第一半导体层上。第三半导体层设置在第一半导体层与第二半导体层之间。第一半导体层与第二半导体层可具有第一导电型。第三半导体层可具有第二导电型。
依照本发明的一实施例所述，在上述铁电存储器结构中，第一半导体层的材料与第二半导体层的材料可为P型氧化物半导体或N型氧化物半导体中的一者，且第三半导体层的材料可为P型氧化物半导体或N型氧化物半导体中的另一者。
依照本发明的一实施例所述，在上述铁电存储器结构中，P型氧化物半导体可包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
依照本发明的一实施例所述，在上述铁电存储器结构中，N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)。
依照本发明的一实施例所述，在上述铁电存储器结构中，可包括多个第一导线、多个第二导线与多个存储单元，而形成存储器阵列。
依照本发明的一实施例所述，在上述铁电存储器结构中，可包括堆叠排列的多个存储器阵列。
本发明提出另一种铁电存储器结构，包括第一导线、第二导线与存储单元。第二导线设置在第一导线上。存储单元设置在第一导线与第二导线之间。存储单元包括开关元件与铁电电容器结构。开关元件设置在第一导线与第二导线之间。铁电电容器结构设置在第一导线与开关元件之间。铁电电容器结构包括电连接的多个铁电电容器。每个铁电电容器包括第一导体层、第二导体层与铁电材料层。第二导体层设置在第一导体层上。铁电材料层设置在第一导体层与第二导体层之间。多个铁电电容器中的多个铁电材料层具有不同厚度。
依照本发明的另一实施例所述，在上述铁电存储器结构中，多个铁电电容器可串联连接。
依照本发明的另一实施例所述，在上述铁电存储器结构中，多个铁电电容器可并联连接。
依照本发明的另一实施例所述，在上述铁电存储器结构中，多个铁电电容器可位于同一个第一导线与同一个开关元件之间。
依照本发明的另一实施例所述，在上述铁电存储器结构中，铁电材料层的材料可包括氧化铪锆(HZO)、锆钛酸铅(PZT)、钛酸锶(STO)、钛酸钡(BTO)或铁酸铋(BFO)。
依照本发明的另一实施例所述，在上述铁电存储器结构中，开关元件可为双极结晶体管、二极管或金属氧化物半导体场效晶体管。
依照本发明的另一实施例所述，在上述铁电存储器结构中，开关元件可为双极结晶体管，且开关元件可包括第一半导体层、第二半导体层与第三半导体层。第二半导体层设置在第一半导体层上。第三半导体层设置在第一半导体层与第二半导体层之间。第一半导体层与第二半导体层可具有第一导电型。第三半导体层可具有第二导电型。
依照本发明的另一实施例所述，在上述铁电存储器结构中，第一半导体层的材料与第二半导体层的材料可为P型氧化物半导体或N型氧化物半导体中的一者，且第三半导体层的材料可为P型氧化物半导体或N型氧化物半导体中的另一者。
依照本发明的另一实施例所述，在上述铁电存储器结构中，P型氧化物半导体可包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。
依照本发明的另一实施例所述，在上述铁电存储器结构中，N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)。
依照本发明的另一实施例所述，在上述铁电存储器结构中，可包括多个第一导线、多个第二导线与多个存储单元，而形成存储器阵列。
依照本发明的另一实施例所述，在上述铁电存储器结构中，可包括堆叠排列的多个存储器阵列。
基于上述，在本发明所提出的铁电存储器结构中，单一个存储单元包括电连接的多个铁电电容器，且多个铁电电容器中的多个铁电材料层具有不同上视面积或不同厚度。因此，单一个存储单元可存储多个位的数据，由此可提升存储器元件的位密度(bitdensity)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明一些实施例的铁电存储器结构的立体示意图；
图2A至图2D为本发明一些实施例的图1中的铁电电容器结构与导线的立体示意图；
图3A为沿着图2A中的I-I’剖面线的剖视图；
图3B为沿着图2B中的II-II’剖面线、III-III’剖面线与IV-IV’剖面线的剖视图；
图3C为沿着图2C中的V-V’剖面线的剖视图；
图3D为沿着图2D中的VI-VI’剖面线、VII-VII’剖面线与VIII-VIII’剖面线的剖视图；
图4为本发明另一些实施例的铁电存储器结构的立体示意图；
图5A至图5D为本发明另一些实施例的图4中的铁电电容器结构与导线的立体示意图；
图6A为沿着图5A中的IX-IX’剖面线的剖视图；
图6B为沿着图5B中的X-X’剖面线与XI-XI’剖面线的剖视图；
图6C为沿着图5C中的XII-XII’剖面线的剖视图；
图6D为沿着图5D中的XIII-XIII’剖面线与XIV-XIV’剖面线的剖视图。
符号说明
10,20:基底铁电存储器结构
100,102:导线
104,204:存储单元
106:开关元件
108,208:铁电电容器结构
110,112,114:半导体层
116,116a,116b,116c:铁电电容器
118,118a,118b,118c,120,120a,120b,120c:导体层
122,122a,122b,122c:铁电材料层
124:接触窗
D1,D2:方向
MA:存储器阵列
具体实施方式
图1为根据本发明一些实施例的铁电存储器结构的立体示意图。图2A至图2D为根据本发明一些实施例的图1中的铁电电容器结构与导线的立体示意图。图3A为沿着图2A中的I-I’剖面线的剖视图。图3B为沿着图2B中的II-II’剖面线、III-III’剖面线与IV-IV’剖面线的剖视图。图3C为沿着图2C中的V-V’剖面线的剖视图。图3D为沿着图2D中的VI-VI’剖面线、VII-VII’剖面线与VIII-VIII’剖面线的剖视图。此外，在图2A至图2D中，省略图3A至图3D中的部分构件，以清楚说明图2A至图2D中的各个构件之间的位置关系。
请参照图1、图2A至图2D与图3A至图3D，铁电存储器结构10包括导线100、导线102与存储单元104。在一些实施例中，铁电存储器结构10可为铁电随机存取存储器(ferroelectric random access memory，FRAM)结构。铁电存储器结构10可位于基底上。在以下实施例中，为了简化附图，因此未绘示出基底。此外，导线102设置在导线100上。导线100的材料与导线102的材料分别可包括金属(如，钨、铝或铜)等导体材料。
在一些实施例中，铁电存储器结构10可包括多个导线100、多个导线102与多个存储单元104，而形成存储器阵列MA。在存储器阵列MA中，多个导线100可在方向D1上延伸且可在方向D2上排列，多个导线102可在方向D2上延伸且可在方向D1上排列。此外，方向D1与方向D2相交。在一些实施例中，铁电存储器结构10可包括堆叠排列的多个存储器阵列MA，由此铁电存储器结构10可为三维(three dimensional，3D)存储器结构。
存储单元104设置在导线100与导线102之间。存储单元104包括开关元件106与铁电电容器结构108。开关元件106设置在导线100与导线102之间。在一些实施例中，开关元件106可为双极结晶体管、二极管、金属氧化物半导体场效晶体管或其他合适的开关元件。
在本实施例中，开关元件106可为双极结晶体管，且开关元件106可包括半导体层110、半导体层112与半导体层114，但本发明并不以此为限。半导体层112设置在半导体层110上。半导体层114设置在半导体层110与半导体层112之间。
半导体层110与半导体层112可具有第一导电型。半导体层114可具有第二导电型。第一导电型与第二导电型为不同导电型。以下，第一导电型与第二导电型可分别为P型导电型与N型导电型中的一者与另一者。举例来说，当第一导电型为P型且第二导电型为N型时，开关元件106可为PNP型双极结晶体管。此外，当第一导电型为N型且第二导电型为P型时，开关元件106可为NPN型双极结晶体管。
在一些实施例中，半导体层110的材料与半导体层112的材料可为P型氧化物半导体或N型氧化物半导体中的一者，且半导体层114的材料可为P型氧化物半导体或N型氧化物半导体中的另一者。举例来说，当开关元件106为PNP型双极结晶体管时，半导体层110的材料与半导体层112的材料可为P型氧化物半导体，且半导体层114的材料可为N型氧化物半导体。此外，当开关元件106为NPN型双极结晶体管时，半导体层110的材料与半导体层112的材料可为N型氧化物半导体，且半导体层114的材料可为P型氧化物半导体。
在一些实施例中，P型氧化物半导体可为透明导电金属氧化物(transparentconducting metal oxide)。举例来说，P型氧化物半导体可包括氧化钴(CoOx)、氧化镍(NiOx)、锶铜氧化物(SrCu2Ox)、铜铝氧化物(CuAlO2)、铜铟氧化物(CuInO2)或铜镓氧化物(CuGaO2)。在一些实施例中，N型氧化物半导体可包括非晶型透明氧化物半导体(transparent amorphous oxide semiconductor)或非晶型离子氧化物半导体(ionicamorphous oxide semiconductor)。举例来说，N型氧化物半导体可包括氧化铟镓锌(IGZO)、氧化锌(ZnO)或铟锌氧化物(IZO)。
铁电电容器结构108设置在导线100与开关元件106之间。在一些实施例中，多个铁电电容器116可位于同一个导线100与同一个开关元件106之间。在本实施例中，虽然铁电电容器结构108设置在导线100与开关元件106之间，但本发明并不以此为限。在另一些实施例中，铁电电容器结构108可设置在导线102与开关元件106之间。
铁电电容器结构108包括电连接的多个铁电电容器116。在本实施例中，铁电电容器结构108中的电连接的多个铁电电容器116的数量是以三个为例，但本发明并不以此为限。只要铁电电容器结构108包括电连接的至少两个铁电电容器116即属于本发明所涵盖的范围。每个铁电电容器116包括导体层118、导体层120与铁电材料层122。导体层120设置在导体层118上。导体层118的材料与导体层120的材料分别可包括金属等导体材料。铁电材料层122设置在导体层118与导体层120之间。此外，多个铁电电容器116中的多个铁电材料层122彼此分离。铁电材料层122可用以作为铁电绝缘层。铁电材料层122的材料可包括氧化铪锆(HZO)、锆钛酸铅(PZT)、钛酸锶(STO)、钛酸钡(BTO)或铁酸铋(BFO)。
在一些实施例中，如图2A、图2C、图3A与图3C所示，多个铁电电容器116可堆叠排列在导线100上。在铁电电容器结构108中，多个铁电电容器116的堆叠顺序可依据产品需求进行调整，并不限于图中的堆叠顺序。举例来说，在图2A与图3A中，将铁电电容器116a、铁电电容器116b与铁电电容器116c依序堆叠在导线100上，但本发明并不以此为限。在另一些实施例中，可将铁电电容器116a与铁电电容器116c的位置互换，亦即可将铁电电容器116c、铁电电容器116b与铁电电容器116a依序堆叠在导线100上。在一些实施例中，如图2B、图2D、图3B与图3D所示，多个铁电电容器116可水平排列在导线100上。
在一些实施例中，如图2A、图2B、图3A与图3B所示，多个铁电电容器116中的多个铁电材料层122具有不同上视面积，由此多个铁电电容器116可具有不同的阻抗(如，电容)。举例来说，如图2A、图2B、图3A与图3B所示，铁电材料层122a的上视面积可大于铁电材料层122b的上视面积，且铁电材料层122b的上视面积可大于铁电材料层122c的上视面积。在一些实施例中，如图2A、图2B、图3A与图3B所示，多个铁电电容器116中的多个铁电材料层122可具有相同厚度，但本发明并不以此为限。
在一些实施例中，如图2C、图2D、图3C与图3D所示，多个铁电电容器116中的多个铁电材料层122具有不同厚度，由此多个铁电电容器116可具有不同的阻抗(如，电容)。举例来说，如图2C、图2D、图3C与图3D所示，铁电材料层122a的厚度可大于铁电材料层122b的厚度，且铁电材料层122b的厚度可大于铁电材料层122c的厚度。在一些实施例中，如图2C、图2D、图3C与图3D所示，多个铁电电容器116中的多个铁电材料层122可具有相同上视面积，但本发明并不以此为限。
亦即，可通过调整多个铁电电容器116中的多个铁电材料层122的上视面积及/或厚度来使得多个铁电电容器116具有不同的阻抗(如，电容)。
在一些实施例中，如图3A与图3C所示，多个铁电电容器116可串联连接。举例来说，在图3A与图3C中，铁电电容器116a的导体层120a可电连接至铁电电容器116b的导体层118b，且铁电电容器116b的导体层120b可电连接至铁电电容器116c的导体层118c，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)串联连接，但本发明并不以此为限。在另一些实施例中，相邻的两个铁电电容器116可共用导体层，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)串联连接。举例来说，在省略导体层118b与导体层118c的情况下，铁电电容器116a与铁电电容器116b可共用电极导体层120a，且铁电电容器116b与铁电电容器116c可共用电极导体层120b，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)串联连接。
此外，在图3A与图3C中，铁电电容器116a的导体层118a可电连接至导线100，且铁电电容器116c的导体层120c可电连接至开关元件106的半导体层110。在一些实施例中，如图3A与图3C所示，铁电电容器116a的导体层118a可直接连接至导线100，且铁电电容器116c的导体层120c可直接连接至开关元件106的半导体层110，但本发明并不以此为限。在另一些实施例中，铁电电容器116a的导体层118a可通过导电件(如，接触窗)(未示出)来电连接至导线100。在另一些实施例中，铁电电容器116c的导体层120c可通过导电件(如，接触窗)(未示出)来电连接至开关元件106的半导体层110。
在一些实施例中，如图3B所示，多个铁电电容器116可并联连接。举例来说，如图3B所示，在多个铁电电容器116彼此分离的情况下，多个铁电电容器116的导体层118可分别电连接至同一个导线100，且多个铁电电容器116的导体层120可分别电连接至同一个开关元件106的半导体层110，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)并联连接，但本发明并不以此为限。在另一些实施例中，铁电电容器116a的导体层118a、铁电电容器116b的导体层118b与铁电电容器116c的导体层118c可彼此相连成单一个导体层，且铁电电容器116a的导体层120a、铁电电容器116b的导体层120b与铁电电容器116c的导体层120c可彼此相连成单一个导体层，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)并联连接。
在图3B中，多个铁电电容器116的多个导体层118可直接连接至同一个导线100，但本发明并不以此为限。此外，在图3B中，多个铁电电容器116的多个导体层120可直接连接至同一个开关元件106的半导体层110，但本发明并不以此为限。在另一些实施例中，多个铁电电容器116的多个导体层118可分别通过导电件(如，接触窗)(未示出)来电连接至同一个导线100。在另一些实施例中，多个铁电电容器116的多个导体层120可分别通过导电件(如，接触窗)(未示出)来电连接至同一个开关元件106的半导体层110。
在一些实施例中，如图3D所示，多个铁电电容器116可并联连接。举例来说，如图3D所示，在多个铁电电容器116彼此分离的情况下，多个铁电电容器116的导体层118可分别电连接至同一个导线100，且多个铁电电容器116的导体层120可分别电连接至同一个开关元件106的半导体层110，由此可将多个铁电电容器116(如，铁电电容器116a、铁电电容器116b与铁电电容器116c)并联连接，但本发明并不以此为限。在另一些实施例中，铁电电容器116a的导体层118a、铁电电容器116b的导体层118b与铁电电容器116c的导体层118c可彼此相连成单一个导体层。
在图3D中，多个铁电电容器116的多个导体层118可直接连接至同一个导线100，但本发明并不以此为限。在另一些实施例中，多个导体层118可分别通过导电件(如，接触窗)(未示出)来电连接至同一个导线100。此外，在图3D中，多个铁电电容器116的多个导体层120可直接连接至开关元件106的半导体层110或通过导电件(如，接触窗124)来电连接至开关元件106的半导体层110。如图3D所示，铁电电容器116a的导体层120a可直接连接至开关元件106的半导体层110，但本发明并不以此为限。在另一些实施例中，铁电电容器116a的导体层120a可通过导电件(如，接触窗)(未示出)来电连接至开关元件106的半导体层110。另外，如图3D所示，铁电电容器116b的导体层120b与铁电电容器116c的导体层120c可分别通过接触窗124来电连接至开关元件106的半导体层110。
另外，铁电存储器结构10还可包括其他所需的介电层(用以进行隔离)及/或其他所需的内连线结构(用于进行电连接)，于此省略其说明。
以下，通过表1来说明铁电存储器结构10的存储单元104的各种存储状态。通过控制施加在导线100与导线102的电压，可使得铁电电容器116具有“正(+)方向”的极化状态或“负(-)方向”的极化状态。当铁电电容器116具有“正(+)方向”的极化状态时，铁电电容器116可具有低阻抗ZL，且视为存储第一数据(如，数据“0”)。当铁电电容器116具有“负(-)方向”的极化状态时，铁电电容器116可具有高阻抗ZH，且视为存储第二数据(如，数据“1”)。在本实施例中，阻抗是以电容为例，但本发明并不以此为限。因此，在对存储单元104进行操作时，通过控制施加在导线100与导线102的电压，铁电电容器116a可具有低阻抗ZL1或高阻抗ZH1，铁电电容器116b可具有低阻抗ZL2或高阻抗ZH2，且铁电电容器116c可具有低阻抗ZL3或高阻抗ZH3。如此一来，单一个存储单元104可具有8种不同的存储状态(即，“000”、“001”、“010”、“011”、“100”、“101”、“110”与“111”)，亦即单一个存储单元104可存储3个位的数据。
表1
Figure BDA0003241036640000101
基于上述实施例可知，在铁电存储器结构10中，单一个存储单元104包括电连接的多个铁电电容器116，且多个铁电电容器116中的多个铁电材料层122具有不同上视面积或不同厚度。因此，单一个存储单元104可存储多个位的数据，由此可提升存储器元件的位密度。
图4为根据本发明另一些实施例的铁电存储器结构的立体示意图。图5A至图5D为根据本发明另一些实施例的图4中的铁电电容器结构与导线的立体示意图。图6A为沿着图5A中的IX-IX’剖面线的剖视图。图6B为沿着图5B中的X-X’剖面线与XI-XI’剖面线的剖视图。图6C为沿着图5C中的XII-XII’剖面线的剖视图。图6D为沿着图5D中的XIII-XIII’剖面线与XIV-XIV’剖面线的剖视图。此外，在图5A至图5D中，省略图6A至图6D中的部分构件，以清楚说明图5A至图5D中的各个构件之间的位置关系。
请参照图1至图6D，图4至图6D的铁电存储器结构20与图1至图3D的铁电存储器结构10的差异如下。在铁电存储器结构20中，铁电电容器结构208的铁电电容器116的数量为两个。举例来说，铁电电容器结构208可包括铁电电容器116a与铁电电容器116b。此外，在图6A与图6C中，由于铁电电容器结构208不包括图3A与图3C铁电电容器116c，因此铁电电容器116b的导体层120b可电连接至开关元件106的半导体层110。
此外，铁电存储器结构20与铁电存储器结构10中的相同或相似的构件使用相同或相似的符号表示，且铁电存储器结构20与铁电存储器结构10中相同或相似的内容，可参考上述实施例对铁电存储器结构10的说明，于此不再说明。另外，铁电存储器结构20还可包括其他所需的介电层(用以进行隔离)及/或其他所需的内连线结构(用于进行电连接)，于此省略其说明。
以下，通过表2来说明铁电存储器结构20的存储单元204的各种存储状态。通过控制施加在导线100与导线102的电压，可使得铁电电容器116具有“正(+)方向”的极化状态或“负(-)方向”的极化状态。当铁电电容器116具有“正(+)方向”的极化状态时，铁电电容器116可具有低阻抗ZL，且视为存储第一数据(如，数据“0”)。当铁电电容器116具有“负(-)方向”的极化状态时，铁电电容器116可具有高阻抗ZH，且视为存储第二数据(如，数据“1”)。在本实施例中，阻抗是以电容为例，但本发明并不以此为限。因此，在对存储单元104进行操作时，通过控制施加在导线100与导线102的电压，铁电电容器116a可具有低阻抗ZL1或高阻抗ZH1，且铁电电容器116b可具有低阻抗ZL2或高阻抗ZH2。如此一来，单一个存储单元104可具有4种不同的存储状态(即，“00”、“01”、“10”与“11”)，亦即单一个存储单元104可存储2个位的数据。
表2
Figure BDA0003241036640000121
基于上述实施例可知，在铁电存储器结构20中，单一个存储单元204包括电连接的多个铁电电容器116，且多个铁电电容器116中的多个铁电材料层122具有不同上视面积或不同厚度。因此，单一个存储单元104可存储多个位的数据，由此可提升存储器元件的位密度。
综上所述，在上述实施例的铁电存储器结构中，单一个存储单元包括电连接且具有不同阻抗(如，电容)的多个铁电电容器。因此，单一个存储单元可存储多个位的数据，由此可提升存储器元件的位密度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (24)

1.一种铁电存储器结构，包括：
第一导线；
第二导线，设置在所述第一导线上；以及
存储单元，设置在所述第一导线与所述第二导线之间，且包括：
开关元件，设置在所述第一导线与所述第二导线之间；以及
铁电电容器结构，设置在所述第一导线与所述开关元件之间，且包括电连接的多个铁电电容器，其中每个所述铁电电容器包括：
第一导体层；
第二导体层，设置在所述第一导体层上；以及
铁电材料层，设置在所述第一导体层与所述第二导体层之间，其中多个所述铁电电容器中的多个所述铁电材料层具有不同上视面积。
2.如权利要求1所述的铁电存储器结构，其中多个所述铁电电容器串联连接。
3.如权利要求1所述的铁电存储器结构，其中多个所述铁电电容器并联连接。
4.如权利要求1所述的铁电存储器结构，其中多个所述铁电电容器位于同一个所述第一导线与同一个所述开关元件之间。
5.如权利要求1所述的铁电存储器结构，其中所述铁电材料层的材料包括氧化铪锆、锆钛酸铅、钛酸锶、钛酸钡或铁酸铋。
6.如权利要求1所述的铁电存储器结构，其中所述开关元件包括双极结晶体管、二极管或金属氧化物半导体场效晶体管。
7.如权利要求6所述的铁电存储器结构，其中所述开关元件为所述双极结晶体管，且所述开关元件包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
第三半导体层，设置在所述第一半导体层与所述第二半导体层之间，其中所述第一半导体层与所述第二半导体层具有第一导电型，且所述第三半导体层具有第二导电型。
8.如权利要求7所述的铁电存储器结构，其中所述第一半导体层的材料与所述第二半导体层的材料包括P型氧化物半导体或N型氧化物半导体中的一者，且所述第三半导体层的材料包括所述P型氧化物半导体或所述N型氧化物半导体中的另一者。
9.如权利要求8所述的铁电存储器结构，其中所述P型氧化物半导体包括氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物。
10.如权利要求8所述的铁电存储器结构，其中所述N型氧化物半导体包括氧化铟镓锌、氧化锌或铟锌氧化物。
11.如权利要求1所述的铁电存储器结构，包括多个所述第一导线、多个所述第二导线与多个所述存储单元，而形成存储器阵列。
12.如权利要求11所述的铁电存储器结构，包括堆叠排列的多个所述存储器阵列。
13.一种铁电存储器结构，包括：
第一导线；
第二导线，设置在所述第一导线上；以及
存储单元，设置在所述第一导线与所述第二导线之间，且包括：
开关元件，设置所述第一导线与所述第二导线之间；以及
铁电电容器结构，设置在所述第一导线与所述开关元件之间，且包括电连接的多个铁电电容器，其中每个所述铁电电容器包括：
第一导体层；
第二导体层，设置在所述第一导体层上；以及
铁电材料层，设置在所述第一导体层与所述第二导体层之间，其中多个所述铁电电容器中的多个所述铁电材料层具有不同厚度。
14.如权利要求13所述的铁电存储器结构，其中多个所述铁电电容器串联连接。
15.如权利要求13所述的铁电存储器结构，其中多个所述铁电电容器并联连接。
16.如权利要求13所述的铁电存储器结构，其中多个所述铁电电容器位于同一个所述第一导线与同一个所述开关元件之间。
17.如权利要求13所述的铁电存储器结构，其中所述铁电材料层的材料包括氧化铪锆、锆钛酸铅、钛酸锶、钛酸钡或铁酸铋。
18.如权利要求13所述的铁电存储器结构，其中所述开关元件包括双极结晶体管、二极管或金属氧化物半导体场效晶体管。
19.如权利要求18所述的铁电存储器结构，其中所述开关元件为所述双极结晶体管，且所述开关元件包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
第三半导体层，设置在所述第一半导体层与所述第二半导体层之间，其中所述第一半导体层与所述第二半导体层具有第一导电型，且所述第三半导体层具有第二导电型。
20.如权利要求19所述的铁电存储器结构，其中所述第一半导体层的材料与所述第二半导体层的材料包括P型氧化物半导体或N型氧化物半导体中的一者，且所述第三半导体层的材料包括所述P型氧化物半导体或所述N型氧化物半导体中的另一者。
21.如权利要求20所述的铁电存储器结构，其中所述P型氧化物半导体包括氧化钴、氧化镍、锶铜氧化物、铜铝氧化物、铜铟氧化物或铜镓氧化物。
22.如权利要求20所述的铁电存储器结构，其中所述N型氧化物半导体包括氧化铟镓锌、氧化锌或铟锌氧化物。
23.如权利要求13所述的铁电存储器结构，包括多个所述第一导线、多个所述第二导线与多个所述存储单元，而形成存储器阵列。
24.如权利要求23所述的铁电存储器结构，包括堆叠排列的多个所述存储器阵列。
CN202111018905.8A 2021-07-29 2021-09-01 铁电存储器结构 Pending CN115692383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110127876 2021-07-29
TW110127876A TWI769031B (zh) 2021-07-29 2021-07-29 鐵電記憶體結構

Publications (1)

Publication Number Publication Date
CN115692383A true CN115692383A (zh) 2023-02-03

Family

ID=83104199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111018905.8A Pending CN115692383A (zh) 2021-07-29 2021-09-01 铁电存储器结构

Country Status (3)

Country Link
US (1) US11800721B2 (zh)
CN (1) CN115692383A (zh)
TW (1) TWI769031B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253077B1 (ko) * 1997-08-16 2000-04-15 윤종용 소이 구조를 갖는 반도체 메모리 장치 및 그의 제조방법
JP4329414B2 (ja) * 2003-06-06 2009-09-09 ソニー株式会社 磁気記憶装置の製造方法
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
KR101855169B1 (ko) 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
US8871621B2 (en) 2012-12-20 2014-10-28 Intermolecular, Inc. Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
JP6562321B2 (ja) * 2015-10-20 2019-08-21 国立研究開発法人産業技術総合研究所 酸化物半導体
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
US11114564B2 (en) * 2018-08-21 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric MFM inductor and related circuits
US11605624B2 (en) * 2019-01-02 2023-03-14 Intel Corporation Ferroelectric resonator
US11482528B2 (en) * 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector
US11387254B2 (en) * 2020-10-30 2022-07-12 Ferroelectric Memory Gmbh Memory cell and methods thereof
US11532349B2 (en) * 2021-04-02 2022-12-20 Micron Technology, Inc. Power distribution for stacked memory
KR20230014540A (ko) * 2021-07-21 2023-01-30 삼성전자주식회사 반도체 메모리 소자

Also Published As

Publication number Publication date
US20230038759A1 (en) 2023-02-09
TWI769031B (zh) 2022-06-21
US11800721B2 (en) 2023-10-24
TW202306122A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US11844212B2 (en) Semiconductor memory devices
KR100994868B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US8344345B2 (en) Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof
EP1858074A2 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
CN112956041A (zh) 可变低电阻线非易失性存储元件及其运转方法
WO2016140715A1 (en) Parallel bit line three-dimensional resistive random access memory
US11538859B2 (en) Semiconductor memory device including variable resistance layer
CN112913027A (zh) 高度上延伸的晶体管、包含高度上延伸的晶体管的装置及形成包含高度上延伸的晶体管的装置的方法
KR101935608B1 (ko) 가변 저항체 및 이를 이용한 전자 소자들
TWI769031B (zh) 鐵電記憶體結構
CN211404064U (zh) 一种铁电存储器
CN113964133A (zh) 竖直晶体管阵列和用于形成竖直晶体管阵列的方法
CN114141814A (zh) 复合型存储器结构
US20230137738A1 (en) Ferroelectric memory structure
WO2023035129A1 (en) Ferroelectric memory device and method for forming the same
TWI839315B (zh) 形成鐵電記憶體裝置的方法
TWI816372B (zh) 鐵電記憶體裝置及其形成方法
WO2023082221A1 (en) Ferroelectric memory device with stacked capacitors and manufacturing method thereof
US20230292484A1 (en) Semiconductor device including write transistor and read transistor
EP4216692A1 (en) Capacitor and semiconductor device including the capacitor
WO2022141020A1 (zh) 一种存储器件、电子设备
TW202410036A (zh) 形成鐵電記憶體裝置的方法
CN115802760A (zh) 基于氧化物半导体的铁电存储器
US20090267123A1 (en) Semiconductor device
KR20230133149A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination