CN115691437A - 显示面板的驱动方法、显示面板及显示装置 - Google Patents

Abstract

本公开提供的显示面板的驱动方法、显示面板及显示装置，包括：在一帧时间内包括交替设置的显示时间段和触控时间段，其中，触控时间段设置至少一个，显示时间段设置至少两个；在每个显示时间段内顺序扫描显示面板中的部分栅线；在每个触控时间段内暂停全部栅线的扫描，并进行触控识别；其中，在触控时间段后邻接的显示时间段内，对待补偿栅线进行电平补偿；待补偿栅线为在触控时间段后邻接的显示时间段内开始扫描的至少一条栅线。

Description

显示面板的驱动方法、显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板的驱动方法、显示面板及显示装置。

背景技术

内嵌式(Full In Cell，FIC)触控作为新型触控技术，具有触控效果好、成本低、重量轻、适合做窄边框产品的优点，有望成为显示器(TV)及电子白板下一个产品形态发展的新应用场景。

内嵌式触控技术包括主动笔(LHB)触控技术和被动笔(LVB)触控技术，其中，相比于被动笔触控技术，主动笔触控技术具有更好的触控效果，触控灵敏度高，能感知触控笔尖的粗细及书写力度。因此，主动笔触控技术具有更好的用户体验和应用场景。

主动笔触控技术和被动笔触控技术的驱动方式不一样：如图1所示，采用主动笔触控技术的显示面板在一帧时间内，触控和显示交替分时驱动，其中，触控时间段称为“坑”，在坑内，时钟信号(Clk)为低电平；如图2所示，采用被动笔触控技术的显示面板则在一帧时间内，先进行显示，待显示结束后再进行触控。

发明内容

本公开实施例提供的显示面板的驱动方法、显示面板及显示装置，具体方案如下：

一方面，本公开实施例提供的一种显示面板的驱动方法，包括：

在一帧时间内包括交替设置的显示时间段和触控时间段，其中，触控时间段设置至少一个，显示时间段设置至少两个；

在每个所述显示时间段内顺序扫描所述显示面板中的部分栅线；

在每个所述触控时间段内暂停全部所述栅线的扫描，并进行触控识别；其中，在所述触控时间段后邻接的所述显示时间段内，对待补偿栅线进行电平补偿；所述待补偿栅线为在所述触控时间段后邻接的显示时间段内开始扫描的至少一条所述栅线。

可选地，在本公开实施例提供的上述驱动方法中，所述对待补偿栅线进行电平补偿，具体包括：

通过栅极驱动电路为待补偿栅线提供包含电平补偿的栅极驱动信号。

可选地，在本公开实施例提供的上述驱动方法中，所述通过栅极驱动电路为待补偿栅线提供包含电平补偿的栅极驱动信号，具体包括：

对所述栅极驱动电路加载包含电平补偿的第一时钟信号，以使得所述栅极驱动电路根据包含电平补偿的所述第一时钟信号生成包含电平补偿的栅极驱动信号。

可选地，在本公开实施例提供的上述驱动方法中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

在第一时钟信号的有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将加载电平补偿后的所述第一时钟信号提供给所述栅极驱动电路。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值，大于所述触控时间段之前的显示时间段内最后至少一个第二时钟信号的有效电平脉冲的电压值。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值与所述第二时钟信号的有效电平脉冲的电压值之差，是所述第一时钟信号的有效电平脉冲补偿前的电压值的0.25％～7.5％。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值在27V～40V之间。

可选地，在本公开实施例提供的上述驱动方法中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

在第一时钟信号的有效电平脉冲之间1％～100％的脉冲间隔时间内加载电平补偿，并将加载电平补偿后的所述第一时钟信号提供给所述栅极驱动电路。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值，小于所述触控时间段之前的显示时间段内最后至少一个第二时钟信号在脉冲间隔时间内的电压值。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值与所述第二时钟信号在脉冲间隔时间内的电压值之差，是所述第一时钟信号在脉冲间隔时间内补偿前的电压值的10％～60％。

可选地，在本公开实施例提供的上述驱动方法中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值在-4V～-20V之间。

可选地，在本公开实施例提供的上述驱动方法中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条时钟信号线分别对应电连接，N为正整数；

在每个所述显示时间段内顺序扫描对应的所述部分栅线，具体包括：

在每个所述显示时间段内顺序扫描至与不同所述时钟信号线对应的所述栅线。

可选地，在本公开实施例提供的上述驱动方法中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过开始工作的前N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

可选地，在本公开实施例提供的上述驱动方法中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条所述时钟信号线分别对应电连接，N为正整数；

在每个所述显示时间段内顺序扫描对应的所述部分栅线，具体包括：

在每个所述显示时间段内顺序扫描至与同一条所述时钟信号线对应的所述栅线。

可选地，在本公开实施例提供的上述驱动方法中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过固定序号的N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

可选地，在本公开实施例提供的上述驱动方法中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过开始工作的前N个所述移位寄存器分别向上级联的移位寄存器电连接的N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

可选地，在本公开实施例提供的上述驱动方法中，所述对待补偿栅线进行电平补偿，具体包括：

通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号。

可选地，在本公开实施例提供的上述驱动方法中，所述通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号，具体包括：

在覆晶薄膜所提供第一有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将电平补偿后的所述第一有效电平脉冲作为栅极驱动信号。

可选地，在本公开实施例提供的上述驱动方法中，所述第一有效电平脉冲加载电平补偿后的电压值，小于所述触控时间段之前的显示时间段内最后至少一个第二有效电平脉冲的电压值。

可选地，在本公开实施例提供的上述驱动方法中，所述第二有效电平脉冲的电压值与所述第一有效电平脉冲加载电平补偿后的电压值之差，是所述第一有效电平脉冲补偿前的电压值的1.25％～20％。

可选地，在本公开实施例提供的上述驱动方法中，所述第一有效电平脉冲加载电平补偿后的电压值在20V～40V之间。

另一方面，本公开实施例还提供了一种显示面板，所述显示面板采用上述任一项所述的驱动方法进行驱动。

可选地，在本公开实施例提供的上述显示面板中，包括栅极驱动电路、多条栅线和2N条时钟信号线，其中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条所述时钟信号线分别对应电连接，N为正整数。

可选地，在本公开实施例提供的上述显示面板中，所述移位寄存器包括：输入晶体管、复位晶体管、第一输出晶体管、第二输出晶体管、电容和控制电路；

所述输入晶体管的栅极和第一极均与输入信号端电连接，所述输入晶体管的第二极与上拉节点电连接；

所述复位晶体管的栅极与复位信号端电连接，所述复位晶体管的第一极与电源信号端电连接，所述复位晶体管的第二极与所述上拉节点电连接；

所述第一输出晶体管的栅极与所述上拉节点电连接，所述第一输出晶体管的第一极与所述时钟信号线电连接，所述第一输出晶体管的第二极与第一输出信号端电连接，所述第一输出信号端与所述栅线电连接；

所述电容连接在所述第一输出晶体管的栅极与所述第一输出信号端之间；

所述第二输出晶体管的栅极与所述上拉节点电连接，所述第二输出晶体管的第一极与所述时钟信号线电连接，所述第二输出晶体管的第二极与第二输出信号端电连接，所述第二输出信号端与其下间隔N级的移位寄存器的输入信号端电连接；

所述控制电路与所述上拉节点、所述第一输出信号端、所述第二输出信号端和控制信号端分别电连接，所述控制电路被配置为响应于所述控制信号端的信号，控制所述上拉节点、所述第一输出信号端和所述第二输出信号端的电平。

可选地，在本公开实施例提供的上述显示面板中，包括覆晶薄膜和多条栅线，所述覆晶薄膜包括与各所述栅线分别对应电连接的多个端子。

另一方面，本公开实施例提供了一种显示装置，包括上述任一项所述的显示面板。

附图说明

图1为相关技术中主动笔触控技术的工作时序图；

图2为相关技术中被动笔触控技术的工作时序图；

图3为本公开实施例提供的移位寄存器暂停扫描后各节点电压的理想波形示意图；

图4为本公开实施例提供的移位寄存器暂停扫描后各节点电压的理想波形与实际波形的对比示意图；

图5为本公开实施例提供的采用栅极驱动电路对待补偿栅线进行电平补偿的一种示意图；

图6为图5中对时钟信号的有效电平脉冲补偿的放大示意图；

图7为本公开实施例提供的采用栅极驱动电路对待补偿栅线进行电平补偿的又一种示意图；

图8为本公开实施例提供的栅极驱动电路的结构示意图；

图9为本公开实施例提供的采用栅极驱动电路对待补偿栅线进行电平补偿的又一种示意图；

图10为本公开实施例提供的采用栅极驱动电路对待补偿栅线进行电平补偿的又一种示意图；

图11为本公开实施例提供的采用栅极驱动电路对待补偿栅线进行电平补偿的又一种示意图；

图12为本公开实施例提供的采用覆晶薄膜对待补偿栅线进行电平补偿的示意图；

图13为本公开实施例提供的包含栅极驱动电路的显示面板结构示意图；

图14为图8和图13中移位寄存器的结构示意图；

图15为图14所示移位寄存器的工作时序图；

图16为图8所示各时钟信号线的工作时序图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在显示面板采用主动笔触控技术时，由于显示时间段与触控时间段交替设置，因此，在扫描到某一行像素时会暂时停止(Holding)扫描，并进行触控识别，随后再从暂停的该行像素开始，继续进行扫描。如此显示和触控交替驱动多次，直至一帧画面显示结束。例如针对4K分辨率的显示面板，采用主动笔触控技术时，一帧时间会分为16个显示时间段和16个触控时间段，因此，每扫描135行像素就会停下来进行触控，待第一次触控结束后，再接着扫描第136行像素，如此循环下去，直至2160行像素完全扫描完。

然而，由于在触控时间段之前充电的像素行与在触控时间段之后充电的像素行暂停的时间不同，因此二者的漏电程度不同，导致二者的显示亮度不一致，显示画面会出现横纹或横向区域(block)不良。

为了至少解决相关技术中存在的上述技术问题，本公开实施例提供了一种显示面板的驱动方法，可以包括以下步骤：

在一帧时间内包括交替设置的显示时间段和触控时间段，其中，触控时间段设置至少一个，显示时间段设置至少两个；

在每个显示时间段内顺序扫描显示面板中的部分栅线；

在每个触控时间段内暂停全部栅线的扫描，并进行触控识别；其中，在触控时间段后邻接的显示时间段内，对待补偿栅线进行电平补偿，以使显示画面的亮度均一；待补偿栅线为在触控时间段后邻接的显示时间段内开始扫描的至少一条栅线。

在本公开实施例提供的上述驱动方法中，通过在触控时间段后显示时间段内顺序扫描栅线的过程中，对开始扫描的至少一条待补偿栅线进行电平补偿，使得在触控时间段前后两个显示时间段内扫描的栅线上电平大致相同，保证了显示画面的亮度均一性，有效改善了显示画面的横纹或block不良，增强了用户体验。

需要说明的是，在本公开提供的实施例中，由于工艺条件的限制或测量等其他因素的影响，上述“大致”可能会完全等同，也可能会有一些偏差，因此上述特征之间“大致”的关系只要满足误差(例如上下5％的浮动)允许，均属于本公开的保护范围。

在一些实施例中，在本公开实施例提供的上述驱动方法中，对待补偿栅线进行电平补偿，具体可以通过栅极驱动电路(Gate On Array，GOA)为待补偿栅线提供包含电平补偿的栅极驱动信号。采用GOA驱动技术可以省去覆晶薄膜(COF)，降低制作成本，同时利于实现显示面板的窄边框设计，提高产品的竞争力。

在一些实施例中，如图3所示，在每次进入触控时间段(即触控信号T_EN为高电平)时，栅极驱动电路的移位寄存器需要暂停扫描，在此触控时间段内时钟信号CLK为低电平，移位寄存器中的上拉节点PU为高电平，且上拉节点PU需要在该触控时间段内均维持高电平。

然而，如图4所示，触控时间段内，由于影响上拉节点PU电平的晶体管漏电，致使上拉节点PU的电平会随着暂停时间的增加而降低；具体地，图4中虚线表示上拉节点PU和第一输出信号端Gout的理想波形，实线表示上拉节点PU和第一输出信号端Gout的实际波形。因此，在重新开始扫描时，受上拉节点PU的电平控制的输出晶体管的打开程度不一样，使得输出晶体管为重新开始扫描的第一行像素提供的时钟信号CLK的有效电平脉冲与其他像素行所加载的时钟信号CLK的有效电平脉冲之间会有幅值和延迟(delay)差异，导致重新开始扫描的第一行像素的充电效果变差，最终导致显示画面出现暗线(即横纹)。

基于此，为了改善横纹不良，在本公开实施例提供的上述驱动方法中，通过栅极驱动电路为待补偿栅线提供包含电平补偿的栅极驱动信号，具体可以通过对栅极驱动电路加载包含电平补偿的时钟信号CLK，以使得栅极驱动电路根据包含电平补偿的时钟信号CLK生成包含电平补偿的栅极驱动信号。

示例性地，如图5和图6所示，对栅极驱动电路加载包含电平补偿的第一时钟信号，具体可以通过以下方式进行实现：

在第一时钟信号的有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将加载电平补偿后的第一时钟信号提供给栅极驱动电路。具体地，在图5中示出了在第一时钟信号CLK N+1～N+6的有效电平脉冲的100％脉宽时间内加载电平补偿；在图6中示出了在时钟信号CLK的有效电平脉冲的约17％的脉宽时间内加载电平补偿，即加载补偿电平的时间t与脉宽时间T之比约为17％。在具体实施时，补偿时间的长短可根据横纹的严重程度和补偿后的电压值进行选择。在一些实施例中，补偿后的电压值固定的情况下，横纹越严重，补偿时间越长，例如补偿时间可能占脉宽时间的50％以上；反之，补偿后的电压值固定的情况下，横纹越轻微，补偿时间越短，例如补偿时间可能占脉宽时间的50％以下。

在一些实施例中，如图5所示，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1，可以大于触控时间段之前的显示时间段内最后至少一个第二时钟信号CLK N-5～N的有效电平脉冲的电压值V2。可选地，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1与第二时钟信号CLK N-5～N的有效电平脉冲的电压值V2之差V1-V2，可以是第一时钟信号CLK N+1～N+6的有效电平脉冲补偿前的电压值V3的0.25％～7.5％，即(V1-V2)/V3的取值范围是0.25％～7.5％。一般地，第一时钟信号CLK N+1～N+6的有效电平脉冲补偿前的电压值V3，可以与第二时钟信号CLK N-5～N的有效电平脉冲的电压值V2相等，即V3＝V2。

在具体实施时，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1可根据横纹的严重程度和补偿时间的长短进行选择。在一些实施例中，补偿时间固定的情况下，横纹越严重，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1越大，相应地，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1与第二时钟信号CLK N-5～N的有效电平脉冲的电压值V2之差V1-V2越大，例如(V1-V2)/V3的取值范围可以是2.5％～7.5％；反之，补偿时间固定的情况下，横纹越轻微，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1越小，相应地，第一时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1与第二时钟信号CLK N-5～N的有效电平脉冲的电压值V2之差V1-V2越小，例如(V1-V2)/V3的取值范围可以是0.25％～2.5％。

在一些实施例中，时钟信号CLK N+1～N+6的有效电平脉冲加载电平补偿后的电压值V1的取值范围可以在27V～40V之间。例如时钟信号CLK N+1～N+6的有效电平脉冲补偿前的电压值V3为32V，优选时钟信号CLK N+1～N+6的有效电平脉冲补偿后的电压值V1在32.1V～34V的范围内。

由上述内容可知，对第一时钟信号的有效电平脉冲进行电平补偿后的有效电平脉冲的幅值增大，一方面使得栅极驱动电路中输出晶体管输出的栅极驱动信号增大，另一方面可通过电容的自举作用拉高上拉节点PU的电平，从而增大输出晶体管的打开程度，进一步增大输出晶体管提供的栅极驱动信号。在以上两个方面因素的作用下，显示画面中补偿前的暗线在补偿后亮度增大，从而有效改善了画面的横纹不良。

在一些实施例中，时钟信号所含有效电平脉冲的下降沿太大，致使不能及时拉低上拉节点PU的电平，而影响输出晶体管的及时关断。可能会因此导致本应停止扫描的像素行的数据信号与下一行扫描的像素行的数据信号相互写入，造成串行显示不良。

基于此，为了改善串行显示不良，在本公开实施例提供的上述驱动方法中，对栅极驱动电路加载包含电平补偿的第一时钟信号，具体可以通过以下方式进行实现：

如图7所示，可以在第一时钟信号的有效电平脉冲之间1％～100％的脉冲间隔时间T’内加载电平补偿，并将加载电平补偿后的第一时钟信号提供给栅极驱动电路。在具体实施时，补偿时间的长短可根据串行显示的严重程度和补偿后的电压值进行选择。在一些实施例中，补偿后的电压值固定的情况下，串行显示越严重，补偿时间越长，例如补偿时间可能占脉冲间隔时间T’的50％以上；反之，补偿后的电压值固定的情况下，串行显示越轻微，补偿时间越短，例如补偿时间可能占脉冲间隔时间T’的50％以下。

在一些实施例中，如图7所示，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内加载电平补偿后的电压值V4，小于触控时间段之前的显示时间段内最后至少一个第二时钟信号CLK N-5～N在脉冲间隔时间T’内的电压值V5。可选地，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内加载电平补偿后的电压值V4与第二时钟信号CLK N-5～N在脉冲间隔时间T’内的电压值V5之差V4-V5，是第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿前的电压值V6的10％～60％，即(V5-V4)/V6的取值范围是10％～60％。一般地，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿前的电压值V6，可以与第二时钟信号CLK N-5～N在脉冲间隔时间T’内的电压值V5相等，即V5＝V6。

在具体实施时，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿后的电压值V4可根据串行显示的严重程度和补偿时间的长短进行选择。在一些实施例中，补偿时间固定的情况下，串行显示越严重，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿后的电压值V4越小，相应地，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿后的电压值V4与第二时钟信号CLK N-5～N在脉冲间隔时间T’内的电压值V5的差值的绝对值│V4-V5│越大，例如(V4-V5)/V6的取值范围是30％～60％；反之，补偿时间固定的情况下，串行显示越轻微，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿后的电压值V4越大，相应地，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内补偿后的电压值V4与第二时钟信号CLK N-5～N在脉冲间隔时间T’内的电压值V5的差值的绝对值│V4-V5│越小，例如(V5-V4)/V6的取值范围是10％～30％。

在一些实施例中，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内加载电平补偿后的电压值V4的取值范围可以在-4V～-20V之间。例如，第一时钟信号CLK N+1～N+6在脉冲间隔时间T’内加载电平补偿前的电压值V6(等于电压值V5)为-10V，优选第一时钟信号CLKN+1～N+6在脉冲间隔时间T’内加载电平补偿后的电压值V4为-15V。

上述对第一时钟信号CLK N+1～N+6的有效电平脉冲之间的脉冲间隔时间T’内加载电平补偿的方式，可以迅速拉低第一时钟信号CLK N+1～N+6所含有效电平脉冲的下降沿，进而通过电容的自举作用及时拉低上拉节点PU的电平，并通过PU节点控制输出晶体管及时关断，从而有效避免了串行显示不良。

在一些实施例中，在本公开实施例提供的上述驱动方法中，如图8所示，栅极驱动电路可以包括级联设置的多个移位寄存器GOAm(m为正整数)，其中，第一级至第N级移位寄存器的输入信号端In，例如In(1)～In(6)，与帧触发信号端STV相连，除第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端In，例如In(7)～In(12)，分别与其上间隔N级的移位寄存器的第二输出信号端OutC，例如Out(1)～Out(6)，相连，每一级移位寄存器的第一输出信号端Gout与一条栅线对应电连接，每相邻2N级移位寄存器GOAm与2N条时钟信号线Clk分别对应电连接，N为正整数；

在每个显示时间段内顺序扫描对应的部分栅线，具体可以包括：

在每个显示时间段内可以顺序扫描至与不同时钟信号线对应的栅线。在此情况下，由于第m级移位寄存器的输出控制其下第m+N级移位寄存器的输入，所以需要对触控时间结束后的开始工作的前N条时钟信号线的有效电平脉冲进行补偿。换言之，对栅极驱动电路加载包含电平补偿的第一时钟信号，具体可以通过开始工作的前N条(例如图5中的CLK N+1～N+6、以及图9中的CLK N+1～N+4)时钟信号线，对开始工作的前N个移位寄存器加载包含电平补偿的第一时钟信号。并且，应当理解的是，由于暂停后开始扫描的第一条时钟信号线的序号不同，因此，每次触控时间段结束后进行电平补偿的N条时钟信号线不固定。

可选地，在每个显示时间段内还可以顺序扫描至与同一条时钟信号线对应的栅线。这种情况下，即可以通过固定序号的N条时钟信号线，对开始工作的前N个移位寄存器加载包含电平补偿的时钟信号。例如图10所示，可以固定每次扫描至与第一时钟信号线Clk1对应的栅线时暂停，则在触控时间段结束后，则需要对第二时钟信号线Clk2至第七时钟信号线Clk7进行电平补偿。

在一些实施例中，在本公开实施例提供的上述驱动方法中，考虑到一个移位寄存器的输出会影响其下级联移位寄存器的输入，进而可控制其下级联移位寄存器中上拉节点的电平，从而消除上拉节点漏电导致的横纹不良。因此，如图11所示，对栅极驱动电路加载包含电平补偿的第一时钟信号，具体还可以通过开始工作的前N个移位寄存器分别向上级联的移位寄存器电连接的N条时钟信号线，对开始工作的前N个移位寄存器加载包含电平补偿的第一时钟信号。也就是说，开始工作的前N个移位寄存器的时钟信号线正常拉高上拉节点PU的电平，与此同时，先恢复工作的前N个移位寄存器加载包含电平补偿的第一时钟信号，以实现对上拉节点PU的二次充电，从而可有效消除上拉节点PU漏电导致的横纹不良。具体地，在图11中示出了第N时钟信号线ClkN对应栅线被扫描的时间为显示时间段结束的时间点，触控时间段结束后，第N-5时钟信号线Clk N-5至第N时钟信号线Clk N重复给出高电平，如此可实现对第N+1时钟信号线Clk N+1至第N+6时钟信号线Clk N+6对应的移位寄存器中上拉节点PU的二次充电，从而消除上拉节点PU漏电导致的显示画面的横纹不良。

对于覆晶薄膜(COF)产品，由于显示结束后进入触控时间段，像素充电完成后需要暂停一段时间进行触控识别，显示区(AA)由于像素电路漏电导致亮度下降。触控结束进入显示时间段后，像素充电后即显示的亮度比像素暂停一段时间后显示的亮度大，从而导致画面出现横纹或Block不良。

基于此，在本公开实施例提供的上述驱动方法中，对待补偿栅线进行电平补偿，具体还可以通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号。

在一些实施例中，在本公开实施例提供的上述驱动方法中，如图12所示，通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号，具体可以在覆晶薄膜所提供第一有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将电平补偿后的第一有效电平脉冲作为待补偿栅线(例如第n+1条栅线Gn+1至第m+1条栅线Gm+1)所需的栅极驱动信号。

在具体实施时，补偿时间的长短可根据横纹的严重程度和补偿后的电压值进行选择。在一些实施例中，补偿后的电压值固定的情况下，横纹越严重，补偿时间越长，例如补偿时间可能占脉宽时间的50％以上；反之，补偿后的电压值固定的情况下，横纹越轻微，补偿时间越短，例如补偿时间可能占脉宽时间的50％以下。

在一些实施例中，如图12所示，覆晶薄膜为待补偿栅线(例如栅线Gn+1～m+1)提供的第一有效电平脉冲加载电平补偿后的电压值V7，小于触控时间段之前的显示时间段内最后至少一个第二有效电平脉冲(例如提供给栅线G1～n)的电压值V8。可选地，第一有效电平脉冲加载电平补偿后的电压值V7与第二有效电平脉冲(例如提供给栅线G1～n)的电压值V8之差V7-V8，是第一有效电平脉冲(例如提供给栅线Gn+1～m+1)补偿前的电压值(一般等于电压值V8)的1.25％～20％。

在具体实施时，第一有效电平脉冲补偿后的电压值V7可根据横纹的严重程度和补偿时间的长短进行选择。在一些实施例中，补偿时间固定的情况下，横纹越严重，第一有效电平脉冲(例如提供给栅线Gn+1～m+1)补偿后的电压值V7越小，相应地，第二有效电平脉冲(例如提供给栅线G1～n)的电压值V8与第一有效电平脉冲(例如提供给栅线Gn+1～m+1)补偿后的电压值V7之差V8-V7越大，例如(V8-V7)/V8的取值范围可以是10％～20％；反之，补偿时间固定的情况下，横纹越轻微，第一有效电平脉冲(例如提供给栅线Gn+1～m+1)补偿后的电压值V7越小，相应地，第二有效电平脉冲(例如提供给栅线G1～n)的电压值V8与第一有效电平脉冲(例如提供给栅线Gn+1～m+1)补偿后的电压值V7之差V8-V7越小，例如(V8-V7)/V8的取值范围可以是1.25％～10％。

在一些实施例中，覆晶薄膜为待补偿栅线(例如栅线Gn+1～m+1)提供的第一有效电平脉冲加载电平补偿后的电压值V7的取值范围可以在20V～40V之间。例如第二有效电平脉冲(例如提供给栅线G1～n)的电压值V8为32V，优选覆晶薄膜为待补偿栅线(例如栅线Gn+1～m+1)提供的第一有效电平脉冲加载电平补偿后的电压值在28V～31.5V的范围内。

基于同一发明构思，本公开实施例提供了一种显示面板，该显示面板采用本公开实施例提供的上述驱动方法进行驱动。可选地，该显示面板可以为液晶显示面板。由于该显示面板解决问题的原理与上述驱动方法解决问题的原理相似，因此，本公开实施例提供的该显示面板的实施可以参见本公开实施例提供的上述驱动方法的实施，重复之处不再赘述。

在一些实施例中，如图8和图13所示，本公开实施例提供的上述显示面板可以包括栅极驱动电路、多条栅线和2N条时钟信号线，其中，栅极驱动电路包括级联设置的多个移位寄存器GOAm(m为正整数)，其中，第一级至第N级移位寄存器的输入信号端In与帧触发信号端STV相连，除第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端In分别与其上间隔N级的移位寄存器的第二输出信号端OutC相连，每一级移位寄存器的第一输出信号端Gout与一条栅线对应电连接，每相邻2N级移位寄存器GOAm与2N条时钟信号线Clk分别对应电连接，N为正整数。

在一些实施例中，如图14所示，本公开实施例提供的移位寄存器可以包括：输入晶体管M1、复位晶体管M2、第一输出晶体管M3、第二输出晶体管M4、电容C和控制电路；其中，

输入晶体管M1的栅极和第一极均与输入信号端In电连接，输入晶体管M1的第二极与上拉节点PU电连接；

复位晶体管M2的栅极与复位信号端Rst电连接，复位晶体管M2的第一极与低电平电源端LVGL电连接，复位晶体管M2的第二极与上拉节点PU电连接；

第一输出晶体管M3的栅极与上拉节点PU电连接，第一输出晶体管M3的第一极与时钟信号线Clk电连接，第一输出晶体管M3的第二极与第一输出信号端Gout电连接，第一输出信号端Gout与栅线电连接；

电容C连接在第一输出晶体管M3的栅极与第一输出信号端Gout之间；

第二输出晶体管M4的栅极与上拉节点PU电连接，第二输出晶体管M4的第一极与时钟信号线Clk电连接，第二输出晶体管M4的第二极与第二输出信号端OutC电连接，第二输出信号端OutC与其下间隔N级的移位寄存器的输入信号端In电连接；

控制电路与上拉节点PU、第一输出信号端Gout、第二输出信号端OutC和控制信号端分别电连接，控制电路被配置为响应于控制信号端的信号，控制上拉节点PU、第一输出信号端Gout和第二输出信号端OutC的电平。可选地，控制可电路以包括第五晶体管M5、第六晶体管M6/M6’至第十三晶体管M13/M13’；控制信号端可以包括重置信号端STV’、输入信号端In和高电平电源端VDDO/VDDE；其中，在下拉阶段，高电平电源端VDDO与高电平电源端VDDE交替工作，第六晶体管M6至第十三晶体管M13与第六晶体管M6’至第十三晶体管M13’交替工作，换言之，第六晶体管M6至第十三晶体管M13在高电平电源端VDDO的控制下，在下拉阶段的一半时间内工作，第六晶体管M6’至第十三晶体管M13’在高电平电源端VDDE的控制下，在下拉阶段的另一半时间内工作，从而可延长的第六晶体管M6/M6’至第十三晶体管M13/M13’的使用寿命。在一帧时间开始时，第五晶体管M5在重置信号端STV’的控制下，对全部移位寄存器的上拉节点PU重置复位。

下面以图8和图14所示的移位寄存器的结构为例，结合图15和图16所示的工作时序图，简单说明移位寄存器的工作过程。

首先，第五晶体管M5在重置信号端STV’的控制下，对全部移位寄存器的上拉节点PU重置复位。之后，以第一级移位寄存器为例：

在输入阶段t1，帧触发信号端STV为输入信号端In(1)加载信号导通第一晶体管M1、第八晶体管M8、第九晶体管M9和第十晶体管M10，其中，通过第一晶体管M1拉高第一级位寄存器GOA1的上拉节点PU电平，通过第八晶体管M8和第十晶体管M10拉低下拉节点PD1，通过第九晶体管M9拉低第七晶体管M7的栅极电平。

在输出阶段t2，第一时钟信号线Clk1加载的时钟信号处于高电平，受电容C的自举作用，上拉节点PU的电平进一步拉高，高电平的上拉节点PU导通第一输出晶体管M3和第二输出晶体管M4，使得第一输出信号端Gout(1)和第二输出信号端Out(1)输出高电平。其中，第一输出信号端Gout(1)的高电平提供给对应栅线作为栅极驱动信号，第二输出信号端Out(1)的高电平提供给第七级移位寄存器GOA7的输入信号端In(7)。

在复位阶段t3，第一级移位寄存器GOA1的复位晶体管M2导通，拉低上拉节点PU；第六晶体管T6和第七晶体管T7导通，拉高下拉节点PD1，使得第十一晶体管T11、第十二晶体管M12和第十三晶体管M13导通，分别拉低上拉节点PU、第二输出信号端Out(1)和第一输出信号端Gout(1)。

在一些实施例中，在本公开实施例提供的上述显示面板中，可以包括覆晶薄膜和多条栅线，覆晶薄膜包括与各栅线分别对应电连接的多个端子，以通过覆晶薄膜的端子为栅线提供栅极驱动信号。

基于同一发明构思，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示面板。由于该显示装置解决问题的原理与上述显示面板解决问题的原理相似，因此，本公开实施例提供的该显示装置的实施可以参见本公开实施例提供的上述显示面板的实施，重复之处不再赘述。

在一些实施例中，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。

显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (26)

1.一种显示面板的驱动方法，其中，包括：

在一帧时间内包括交替设置的显示时间段和触控时间段，其中，触控时间段设置至少一个，显示时间段设置至少两个；

在每个所述显示时间段内顺序扫描所述显示面板中的部分栅线；

在每个所述触控时间段内暂停全部所述栅线的扫描，并进行触控识别；其中，在所述触控时间段后邻接的所述显示时间段内，对待补偿栅线进行电平补偿；所述待补偿栅线为在所述触控时间段后邻接的显示时间段内开始扫描的至少一条所述栅线。

2.如权利要求1所述的驱动方法，其中，所述对待补偿栅线进行电平补偿，具体包括：

通过栅极驱动电路为待补偿栅线提供包含电平补偿的栅极驱动信号。

3.如权利要求2所述的驱动方法，其中，所述通过栅极驱动电路为待补偿栅线提供包含电平补偿的栅极驱动信号，具体包括：

对所述栅极驱动电路加载包含电平补偿的第一时钟信号，以使得所述栅极驱动电路根据包含电平补偿的所述第一时钟信号生成包含电平补偿的栅极驱动信号。

4.如权利要求3所述的驱动方法，其中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

在第一时钟信号的有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将加载电平补偿后的所述第一时钟信号提供给所述栅极驱动电路。

5.如权利要求4所述的驱动方法，其中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值，大于所述触控时间段之前的显示时间段内最后至少一个第二时钟信号的有效电平脉冲的电压值。

6.如权利要求5所述的驱动方法，其中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值与所述第二时钟信号的有效电平脉冲的电压值之差，是所述第一时钟信号的有效电平脉冲补偿前的电压值的0.25％～7.5％。

7.如权利要求6所述的驱动方法，其中，所述第一时钟信号的有效电平脉冲加载电平补偿后的电压值在27V～40V之间。

8.如权利要求3所述的驱动方法，其中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

在第一时钟信号的有效电平脉冲之间1％～100％的脉冲间隔时间内加载电平补偿，并将加载电平补偿后的所述第一时钟信号提供给所述栅极驱动电路。

9.如权利要求8所述的驱动方法，其中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值，小于所述触控时间段之前的显示时间段内最后至少一个第二时钟信号在脉冲间隔时间内的电压值。

10.如权利要求9所述的驱动方法，其中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值与所述第二时钟信号在脉冲间隔时间内的电压值之差，是所述第一时钟信号在脉冲间隔时间内补偿前的电压值的10％～60％。

11.如权利要求10所述的驱动方法，其中，所述第一时钟信号在脉冲间隔时间内加载电平补偿后的电压值在-4V～-20V之间。

12.如权利要求3-11任一项所述的驱动方法，其中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条时钟信号线分别对应电连接，N为正整数；

在每个所述显示时间段内顺序扫描对应的所述部分栅线，具体包括：

在每个所述显示时间段内顺序扫描至与不同所述时钟信号线对应的所述栅线。

13.如权利要求12所述的驱动方法，其中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过开始工作的前N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

14.如权利要求3-11任一项所述的驱动方法，其中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条所述时钟信号线分别对应电连接，N为正整数；

在每个所述显示时间段内顺序扫描对应的所述部分栅线，具体包括：

在每个所述显示时间段内顺序扫描至与同一条所述时钟信号线对应的所述栅线。

15.如权利要求14所述的驱动方法，其中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过固定序号的N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

16.如权利要求12或14所述的驱动方法，其中，所述对所述栅极驱动电路加载包含电平补偿的第一时钟信号，具体包括：

通过开始工作的前N个所述移位寄存器分别向上级联的移位寄存器电连接的N条所述时钟信号线，对开始工作的前N个所述移位寄存器加载包含电平补偿的第一时钟信号。

17.如权利要求1所述的驱动方法，其中，所述对待补偿栅线进行电平补偿，具体包括：

通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号。

18.如权利要求17所述的驱动方法，其中，所述通过覆晶薄膜对待补偿栅线提供包含电平补偿的栅极驱动信号，具体包括：

在覆晶薄膜所提供第一有效电平脉冲的1％～100％脉宽时间内加载电平补偿，并将电平补偿后的所述第一有效电平脉冲作为栅极驱动信号。

19.如权利要求18所述的驱动方法，其中，所述第一有效电平脉冲加载电平补偿后的电压值，小于所述触控时间段之前的显示时间段内最后至少一个第二有效电平脉冲的电压值。

20.如权利要求18所述的驱动方法，其中，所述第二有效电平脉冲的电压值与所述第一有效电平脉冲加载电平补偿后的电压值之差，是所述第一有效电平脉冲补偿前的电压值的1.25％～20％。

21.如权利要求20所述的驱动方法，其中，所述第一有效电平脉冲加载电平补偿后的电压值在20V～40V之间。

22.一种显示面板，其中，所述显示面板采用如权利要求1～21任一项所述的驱动方法进行驱动。

23.如权利要求22所述的显示面板，其中，包括栅极驱动电路、多条栅线和2N条时钟信号线，其中，所述栅极驱动电路包括级联设置的多个移位寄存器，其中，第一级至第N级移位寄存器的输入信号端与帧触发信号端相连，除所述第一级至第N级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其上间隔N级的移位寄存器的第二输出信号端相连，每一级所述移位寄存器的第一输出信号端与一条所述栅线对应电连接，每相邻2N级所述移位寄存器与2N条所述时钟信号线分别对应电连接，N为正整数。

24.如权利要求23所述的显示面板，其中，所述移位寄存器包括：输入晶体管、复位晶体管、第一输出晶体管、第二输出晶体管、电容和控制电路；

所述输入晶体管的栅极和第一极均与输入信号端电连接，所述输入晶体管的第二极与上拉节点电连接；

所述复位晶体管的栅极与复位信号端电连接，所述复位晶体管的第一极与低电平电源端电连接，所述复位晶体管的第二极与所述上拉节点电连接；

所述第一输出晶体管的栅极与所述上拉节点电连接，所述第一输出晶体管的第一极与所述时钟信号线电连接，所述第一输出晶体管的第二极与第一输出信号端电连接，所述第一输出信号端与所述栅线电连接；

所述电容连接在所述第一输出晶体管的栅极与所述第一输出信号端之间；

所述第二输出晶体管的栅极与所述上拉节点电连接，所述第二输出晶体管的第一极与所述时钟信号线电连接，所述第二输出晶体管的第二极与第二输出信号端电连接，所述第二输出信号端与其下间隔N级的移位寄存器的输入信号端电连接；

所述控制电路与所述上拉节点、所述第一输出信号端、所述第二输出信号端和控制信号端分别电连接，所述控制电路被配置为响应于所述控制信号端的信号，控制所述上拉节点、所述第一输出信号端和所述第二输出信号端的电平。

25.如权利要求22所述的显示面板，其中，包括覆晶薄膜和多条栅线，所述覆晶薄膜包括与各所述栅线分别对应电连接的多个端子。

26.一种显示装置，其中，包括如权利要求22-25任一项所述的显示面板。

Images